JPH0353672B2

JPH0353672B2 -

Info

Publication number: JPH0353672B2
Application number: JP56010718A
Authority: JP
Inventors: Shii Sukotsuto Waanaa
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1980-01-28
Filing date: 1981-01-27
Publication date: 1991-08-15
Also published as: EP0033076A3; DE3176432D1; EP0033076B1; EP0033076A2; JPS56155477A; US4415880A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は文字認識に関し、特にメモリ内に形成
された文字認識に関する。

（従来の技術）従来の文字認識装置は、一般に文字の認識にい
わゆるブルートタイプ（“burute type”）のハー
ドウエア解法を含んでいる。これは、例えば、一
度に１文字を読み取り、プログラム論理アレイ
（PLA）を介して解読するようなものである。こ
のPLAは、光学式文字認識装置の製造者によつ
て現在使用されている。

しかしながら、PLAは小切手などの磁気イン
ク文字を読み取り、認識するのに適した速度を有
しているが、その反面、価格が非常に高いという
欠点がある。また、食食料雑貨店などで用いられ
るバーコードの読み取りも非常に高速であるが、
これも高価であるという欠点がある。

本発明は、上記欠点を解決し、効率の良い経済
的な方法で複数個の文字の認識を行うことが可能
な文字認識方法を提供することを目的とする。

本発明の好適な実施態様としては、約40文字か
ら構成される全国小売商組合小札を１秒以内に読
むことである。また、本発明のマイクロプロセツ
サ及びマイクロコントローラシステムは低価格
で、適当な文字認識速度を可能とする。

（発明の概要）中央処理装置として作用するマイクロプロセツ
サはマイクロコントローラを制御し、このマイク
ロコントローラはCCD映像器の面上で受信した
像を格納したランダム・アクセス・メモリ
（RAM）の内容を検査する。RAMは行と列のビ
ツトに配置され、このビツトはピクセルとして任
意に指定することができる。白のピクセル２進数
で『０』であり、黒のピクセル『１』である。

読み取り専用メモリ（ROM）はマイクロプロ
セツサを制御する命令を含む。また、マイクロプ
ロセツサは計算動作時の記憶用のRAM作業メモ
リを含む。

マイクロコントローラはピクセルのカウント、
ピクセル・パターンのサーチ、映像RAMのロー
ドを行うような特定機能を実行するように設計さ
れている。このようなマイクロコントローラは、
特定機能のみを実行するため既知のマイクロプロ
セツサよりも動作が速い。それゆえ、マイクロプ
ロセツサはマイクロコントローラの命令ラツチを
介してマイクロコントローラの動作を開始させ
る。いつたん、命令が成されると、マイクロコン
トローラはその割り当てタスクを実行し、タスク
が終了したとき、マイクロプロセツサに信号を送
る。例えば、商札に記載された文字を認識する
際、先ず、最初の未知文字を決めようとする。こ
の場合、マイクロプロセツサはマイクロコントロ
ーラに対し、垂直方向にピクセルをカウントして
映像メモリのサーチを開始するように命令する。
おそらく、このカウントは映像の半分まで行わ
れ、そして次の列でのピクセルのカウントが開始
される。ピクセルが白から黒に変わつた場合、そ
こに未知文字があることを確認するためには、パ
ターンサーチ機構により８ピクセル（８ピクセル
が標準タイプ）のカウントのうちに引き続き次の
黒のピクセルがカウントされなければならない。
もし、これらのピクセルのうち４つ又はそれ以上
のピクセルが黒であるならば、そこに文字がある
と決定される。

次に、最初の未知文字の右側の文字が決定さ
れ、同様にして順次認識文字の決定を行う。これ
らの動作は、各文字の行方向の基線を決める。も
し、文字を記載した商札が傾いていたならば、す
べての文字（さらに、各文字の基線）は傾いてい
る。これらの下げ札の工業形式は、文字から文字
への傾きがプラス・マイナス２度以内であること
を必要とするため、１つの基線の傾きが決まると
全ての基線の傾きは同一角であると考えられる。

傾斜の角が決定されると、商札上のデータはこ
の角度だけ回転される。この動作は、簡単な行と
列のシフトで十分である。もし、傾き角が
tan^-1N／Ｍの場合、Ｋ番目の行は、KNをＭで割
つた値に等しい数のピクセル数だけシフトされ
る。列の場合も同様である。操作結果は、一方の
軸に沿つた文字がわずかに拡大され、他方の軸に
沿つて縮小される。しかしながら、この影響は通
常その大きさが１ユニツト・セル以下であるた
め、データの２進量子化が完全にこの影響を押さ
える。

最初の未知文字の周囲に『窓』が形成され、そ
して、窓の上下と左右側面から未知文字のペニト
レータ（浸透）が行われ、未知文字の黒いピクセ
ルに出会うまで白いピクセルがいくつあつたかを
求める。窓の中の白いピクセルは全て重み付けら
れ、両側面及び上下面からの白いピクセルの加算
が行われる。更に、各側面の上下半分と、各上下
面の左右半分とが別々に考慮され、未知文字を分
類するために加算を行う。最後に、文字の黒いピ
クセル内に形成された白いピクセルがカウントさ
れこれらのすべての加算が行われ、そして組み合
せが行われる。この様な組み合わせは、文字集合
から考えられる文字を与える。この時点で、パタ
ーン文字とのビツト対ビツトの実際の比較が行わ
れ、未知文字の識別がなされる。

本発明の好適な実施態様としての文字認識方法
において、重要なことはゴミの除去である。例え
ば、もし、１つの黒いピクセルが白いピクセルに
周囲を囲まれてとわかつたならば、この黒いピク
セルは除去される。また、文字の傾斜角に応じて
データを回転シフトした後、文字のこぶを捜し、
これを除去する。最終結果は、不完全ではある
が、認識可能な文字である。

（実施例）以下、本発明の実施例を図面を参照して詳細に
説明する。

第１図ａ，ｂは本発明の実施例による文字認識
装置の構成を示すブロツク図である。

同図において、マイクロプロセツサ１１はクロ
ツク１２によりクロツクされ、クロツク１２は６
分周されたクロツク出力をするためデバイダ１３
に接続される。

本発明の好適な実施例として、マイクロプロセ
ツサ１１はテキサス・インスツルメンツ社タイプ
9900マイクロプロセツサであり、これは1977年１
月付けの『設計技術者のためのバイポーラ・マイ
クロコンピユータ部品データ・ブツク』という名
称でテキサス・インスツルメンツ社マニユアルの
第３章頁に詳細に記載されている。また、クロ
ツク１２は『設計技術者のためのTTLデータ・
ブツク』1976年版権、第２版のテキスト・インス
ツルメンツ社ハンドブツクの７−460頁に記載さ
れているテキサス・インスツルメンツ社・タイプ
SN74L362 ４相クロツク発生器／ドライバであ
る。デバイダ１３はTTLデータ・ブツクの７−
226頁に記載されているテキスト・インスツルメ
ンツ社・タイプSN74S169である。

ROM１５はデータ・バス１８とアドレス・バ
ス１９を介してマイクロプロセツサ１１に接続さ
れ、マイクロプロセツサ１１を制御するための命
令を含んでいる。作業RAM１６もデータ・バス
１８とアドレス・バス１９を介してマイクロプロ
セツサ１１に接続され、計算記憶時等における記
憶用メモリとして働く。映像RAM１７はバツフ
ア付きアドレス・バス２２とトランシーバ２０と
を介してアドレス・バス１９へ接続され、最後に
マイクロプロセツサ１１に接続される。映像
RAM１７はまたデータ・バス１８を介してマイ
クロプロセツサ１１に接続される。映像RAM１
７は行と列のビツトに配置され、このビツトはマ
イクロコントローラ２５によりピクセルとして任
意に指定される。本実施例における白のピクセル
は２進数で『０』であり、黒のピクセルは『１』
である。

デコード１４はマイクロプロセツサ１１の命令
（ROM１５）をデコードし、アドレス・バス１
９をマイクロプロセツサ１１に接続する。ラツチ
３０はマイクロコントローラ２５に接続され、デ
ータ・バス１８、トランシーバ２１、バツフア付
きアドレス・バス２２を介してマイクロプロセツ
サ１１から送られてくるマイクロコントローラ用
の命令を保持する。事象カウンタ３１は上述と同
一路を用いてマイクロプロセツサ１１に接続さ
れ、マイクロプロセツサ１１からデータをカウン
トする。アドレス制御２７はバツフア付きアドレ
ス・バス２２に接続され、またバイアス２６を介
してマイクロコントローラ２５に接続される。こ
のアドレス制御は映像RAM１７のデータをロー
ドし検索するためのアドレス手段として働く。

文字が記載された商札の読み取りを行い、映像
RAM１７へ像を供給するCCD映像機は、例え
ば、1979年５月29日出願の『ブロツク出力映像
機』という名称の米国特許出願第42749号に記載
されている。棒インタ・フエース３２はストロー
ブ及びバツフア信号出力によりバツフア付きアド
レス・バス２２に利用可能な棒データ、トリガ信
号入力を通信する。

マイクロコントローラ２５はマイクロプロセツ
サ１１の制御によりCCD映像器の面上で受信し
た像を格納したランダム・アクセス・メモリ
（RAM）１７の内容を検査する。即ち、マイク
ロコントローラ２５はマイクロプロセツサ１１に
制御されてピクセルのカウント、ピクセル・パタ
ーンのサーチ、映像RAM１７のロードを行うよ
うな特定機能を実行するように設計されている。
このようなマイクロコントローラ２５は、特定機
能のみを実行するための既知のマイクロプロセツ
サよりも動作が速い。それゆえ、マイクロプロセ
ツサ１１はマイクロコントローラの命令ラツチを
介してマイクロコントローラ２５の動作を開始す
る。いつたん、命令が成されると、マイクロコン
トローラ２５はその割り当てタスクを実行し、タ
スクが終了したとき、マイクロプロセツサ１１に
信号を送る。

OCRバツフアは棒インターフエース３２から
トリガ及びストローブ信号を受信し、アドレス・
バス１９を介してマイクロプロセツサ１１に接続
され、そしてマイクロコントローラ２５からの
『パターン発見』信号を受信する。OCRバツフア
３３はTRUバツフア３４に接続される。本実施
例におけるTRUバツフア３４は業務レジスタ装
置と通信するバツフアであり、認識された文字を
この装置に出力する。

第２ａ図および第２ｂ図に戻ると、マイクロプ
ロセツサ１１と付随回路が詳細に示されている。
以下の説明では、ある機能の逆は機能に続くダツ
シユにより示される。例えば、信号ITRIGの逆
はITRIG−として示される。信号ITRIG−はマ
イクロプロセツサ１１の端子IC3に印加され、第
３ａ図および第３ｂ図示したTRUバツフア３４
のセレクタ３３０の端子D0から来る。入力がバ
ツフア３３（第６ａ図および第６ｂ図）のラツチ
３４２から来るインバータ３３５の出力からの信
号IRTY−はマイクロプロセツサ１１の端子IC2
に印加される。信号ITRIG−とIRTY−はOR回
路４５への入力を与え、このOR回路の出力はイ
ンバータ４６を介して反転されてマイクロプロセ
ツサ１１の端子INTREQ−に印加される。クロ
ツク１２は抵抗４４を介してマイクロプロセツサ
１１への４相クロツクを与える。コンデンサ４２
と導線４１から成るタンク回路がクロツク１２の
端子T1，T2上に与えられ、周波数設定水晶４３
はクロツク１２の端子X1，X2に接続される。ク
ロツク１２からの12MHzクロツクはカウンタ１３
に送られ、このカウンタ１３は６分割して2MHz
出力を与え、この2MHz出力は出力信号CLK−を
与えるインバータ５０を介して反転される。

マイクロプロセツサ１１からのアドレスA0−
A14はアドレス・バス１９を形成する導線上の信
号として運ばれ、マイクロプロセツサ１１からの
データ線D0−D15はデータ・バス１８を形成す
る。

マイクロコントローラ・ラツチ、特に第６図の
３状態出力バツフア３０８からの信号MEMEN
−はマイクロプロセツサ１１の端子MEM−への
入力を与え、マイクロコントローラがデータ及び
アドレス・バスを要求していることを信号する。
信号MEMEL−も又インバータ４８を介して反
転され、抵抗R1を介してNANDゲート４９の一
方の入力へ、そしてインバータ４８の出力から直
接NANDゲート４９の他方の入力へ印加される。
抵抗R1の接合部からアースへフイルタ・コンデ
ンサC1が接続される。NANDゲート４９の出力
はデコーダ１４１，１４２の各々の端子G1への
付勢入力として印加される信号ME−である。本
望ましい実施例のデコーダ１４１，１４２はテキ
サス・インスツルメンツ・タイプSN74LS138 ３
対８線路デコーダで、デコーダ１４３，１４４は
テキスト・インスツルメンツ・タイプ
SN74LS139で、両方共TTLデータ・ブツクの７
−134頁から記載されている。選択信号UA15が
インバータ５２の入力とNANDゲート５４の一
方の入力に印加されれる。選択信号UBSYは
NANDゲート５４の他方の入力とインバータ５
２の出力により他方の入力が与えられるNAND
ゲート５３の一方の入力に印加される。NAND
ゲート５３からの出力信号CDEはデコーダ１４
１への付勢入力を与え、一方NANDゲート５４
からの出力EVEはデコーダ１４２への付勢信号
入力を与える。

マイクロプロセツサ１１からの信号DBINは出
力がANDゲート５６への一方の入力を与えるイ
ンバータ５５への入力を与える。ANDゲート５
６への他方の入力はマイクロプロセツサ１１の端
子WE−からの出力であるバツフア４７からの信
号BWE−により与えられる。ANDゲート５６の
出力は信号WBIN−を与える。

アドレス線路A0，A1，A2は各々デコーダ１４
１，１４２の各々のＣ，Ｂ，Ａ選択入力を与え
る。アドレス線A3，A4，A13，A14はデコーダ
１４３の選択入力1B，1A，2B，2Aにそれぞれ
接続される。アドレス線A2，A3，A10，A11は
デコーダ１４４の選択入力1B，1A，2B，2Aに
それぞれ接続される。デコーダ１４１の出力Y2
−Y5はそれぞれ出力信号IRE1−，IRE3−，
IRE5−，IRE7−を与える。デコーダ１４２の出
力Y2−Y5はそれぞれ信号IRE0−，IRE2−，
IRE4−，IRE6−を与える。デコーダ１３８の出
力端子Y6はデコーダ１４３の端子1Gへの付勢入
力として接続される。デコーダ１４３の端子1Y3
は付勢信号としてデコーダ１４３の付勢入力2G
に印加される信号UCE−を与える。デコーダ１
４３の出力端子1Y0は信号RE0−を与える。

デコーダ１４２からの出力Y0とY1は、出力が
デコーダ１４４の付勢端子1Gに接続されている
ANDゲート１４５への入力を与える。デコーダ
１４４の出力1Y0−1Y2は各々プログラム・デコ
ーダ信号PE0−からPE2−を与える。デコーダ１
４４の出力端子2Y0，2Y1は各々CRUデコーダ信
号CRE0−，CRE1−を与える。CRUデコードは
単に取引レジスタ装置出力のデコード操作であ
る。

第３ａ図および第３ｂ図はTRUバツフア３４
とOCRバツフア３３を図示する。セレクタ３３
０，３４１はTTLデータ・ブツクの７−362頁か
ら始めて記載されているテキサス・インスツルメ
ンツ・タイプSN74LS251データ・セレクタであ
る。ラツチ組立体３３１，３３７，３４２は全て
TTLデータ・ブツクの７−376頁から始めて記載
されているテキサス・インスツルメンツ・タイプ
SN74LS259である。ラツチ３４２、セレクタ３
４１と付随回路がOCRバツフア３３を形成し、
一方セレクタ３３０、ラツチ３３１，３３７、付
随回路がTRUバツフア３４を形成する。バツフ
ア付アドレス線A12，A13，A14は各々セレクタ
３３０の選択入力Ｃ，Ｂ，Ａに接続される。これ
らは又ラツチ３３７の選択入力Ｃ，Ｂ，Ａにも接
続される。信号CRE0−はセレクタ３３０へのス
トロープ入力を与え、デコーダ１４４からの信号
CRE1−は、他方の入力がマイクロプロセツサ１
１からの信号CRUCLK−であるOR回路３３２へ
の一方の入力を与える。OR回路３３２からの出
力はラツチ３３１への付勢入力を与える。棒イン
ターフエースからのTRIG信号は、他方の入力が
ラツチ３４２のQ1出力から来るNANDゲート３
３３への一方の入力として印加される。NAND
ゲート３３３の出力はセレクタ３３０へのD0入
力を与え、又前述したようにマイクロプロセツサ
１１の入力も与える。セレクタ３３０への他方の
入力は入力端子D3に印加されたNANDゲート３
４７，３４８からの信号DARと、ラツチ３４２
のQ2出力と入力端子D2からの信号ONELNと、
端子D1に印加されたインバータ３３５の出力か
らのIRTY−信号、そして最後に第５図の事象カ
ウンタ上下カウンタ３３１からのキヤリ出力信号
である信号CNTEQ0−である。信号CRE0−は、
他方の入力がマイクロプロセツサ１１からの信号
CRUCLK−により与えられ、出力がラツチ３３
７が端子Ｇへの付勢入力を与えるOR回路３３４
への一方の入力を与える。

ラツチ３３１は各々棒インターフエース３２へ
行く端子Q7，Q6からの出力信号STROBEと
PCLKを与える。ラツチ３３１の端子Q0からの
出力信号DAREN−は、他方の入力がNANDゲ
ート３４７の出力により与えられるANDゲート
３４８への一方の入力を与える。NANDゲート
３４８の出力は、他方の入力がインバータ３３６
の出力により与えられるNANDゲート３４７へ
の一方の入力を与える。NANDゲート３４７，
３４８は、出力信号DARがインバータ３４６を
介して反転されTRUインターフエース３５に与
えられるラツチ回路を形成する。

ラツチ３３７の出力Q0からQ7は各々セレクタ
３４１の入力00から07を与える。TRUインター
フエースからの信号MSOCR−はセレクタ３４１
へのストロープ入力を与え、又OR回路３４３へ
の一方の入力を与える。このOR回路３４３の他
方の入力はTRUインターフエースからの信号
OCRUCLKを反転するインバータ３４４の出力
により与えられる。セレクタ２５１のデータ選択
入力Ｃ，Ｂ，Ａは、ラツチ３４２の端子Ｃ，Ｂ，
Ａへラツチ選択信号を各々与えるTRUインター
フエースからの信号OADDR12，OADDR13，
OADDR14によりそれぞれ与えられる。出力信号
OCRINはセレクタ３４１によりTRUインターフ
エースに与えられる。ラツチ３４２は端子Ｄへの
信号OCRUにより表わされるようなデータの入
力を与え、OR回路３４３の出力は端子Ｇへの付
勢信号を与える。クリア信号はバツフア３４５か
らの信号SYSRST−により与えられる。出力端
子Q0はインバータ３３６への入力を与え、出力
ピンQ3は出力が信号IRTY−であるインバータ
３３５への入力を与える。端子Q4からQ7は棒イ
ンターフエースに与えられる信号XL1からXL4を
それぞれ与える。これら後者の信号は操作員用
で、全ての行が棒から適正に読取られたかどうか
を決定する。

棒からのTRIG信号は操作員が棒のトリガを付
勢し、これは映像RAM１７のローデイングを要
求し、マイクロプロセツサ１１はこれに従つてマ
イクロコントローラ２５に命令を与える。

第４ａ図および第４ｂ図を参照すると、アドレ
ス制御２７とバイアス２６が図示されている。バ
イアス２６は単にROMで、そのADA，ADB，
ADC入力は第６図に示したマイクロコントロー
ラ・ラツチ３０１の端子Q8，Q7，Q6の各々から
の信号バイアス２，バイアス１，バイアス０によ
り与えられる。バイアス０信号は加算器２７３お
よび２７４の端子B1〜B4上に入力も与える。加
算器２７６の端子B1〜B4上の入力はROM２６
の端子D1〜D4からの出力によりそれぞれ与えら
れ、加算器２７５の入力B1〜B4はそれぞれ
ROM２６の端子D5〜D8の出力により与えられ
る。加算器２７３〜２７６はTTLデータ・ブツ
クの７−415頁から始めて記載されているテキサ
ス・インスツルメンツ・タイプSN74LS283であ
る。バツフア付アドレス・バス２２からの信号線
BA0〜BA3は加算器２７３へのA4〜A1入力を与
え、線路BA4〜BA7は加算器２７４の入力端子
A4〜A1への入力を与え、線路BA8〜BA11は加
算器２７５の端子A4〜A1への入力を与え、線路
BA12〜BA15は加算器２７６の端子A4−A1への
入力を与える。加算器２７３〜２７６はTTLデ
ータ・ブツクの７−415頁から始めて記載してあ
るテキサス・インスツルメンツ・タイプ
SN74LS283 ４ビツト２進全加算器である。これ
らの加算器は一方のC0端子を次のC4端子へ共に
接続することにより縦列化される。フリツプフロ
ツプ・アレイ２７１は加算器２７４，２７３の各
各の出力Σ1からΣ4によりそれぞれ与えられる入
力線D1〜D8を有する。フリツプ・フロツプ・ア
レイ２７２は加算器２７６，２７５の各々の出力
Σ1〜Σ4により与えられる入力D1〜D8を有する。
フリツプ・フロツプ・アレイ２７１，２７２から
の出力BA0〜BA7とBA8〜BA15はそれぞれバス
２２に出力される。

マイクロプロセツサ１１からの信号DBIN−と
デコーダ１４３からの信号UCE1−は、出力が
ANDゲート６１への一方の入力を与えるOR回路
２７８への入力を与える。マイクロプロセツサか
らの信号BWE−は、他方の入力が信号UCE1−
により与えられるORゲート２７９への一方の入
力を与える。ORゲート２７９の出力はORゲー
ト６２への一方の入力を与える。マイクロコント
ローラ２７からの信号UBSY−は、出力信号
ADE−がフリツプフロツプ・アレイ２７１，２
７２の両方の端子OEへの入力を与えるANDゲー
ト６１への他方の入力を与える。マイクロコント
ローラ２６のNANDゲート２６１の出力からの
信号CLKB−は、出力信号ADCLKがフリツプ・
フロツプ・アレイ２７１，２７２の各々へのクロ
ツク入力を与えるANDゲート６２への他方の入
力を与える。

第５ａ図および第５ｂ図は事象カウンタ３１，
ピクセル・カウンタ２８，パターン・サーチ２９
を概略的に図示する。事象カウンタ３１はTTL
データ・ブツクの７−226頁に始まつて記載され
ている上下カウンタ３３１，３３２から構成され
る。線路BA8〜BA11はカウンタ３３１の端子Ｄ
〜Ａに入力を与え、線路BA12〜BA15はカウン
タ３３２の端子Ｄ〜Ａに入力を与える。カウンタ
３３２のキヤリ出力端子はカウンタ３３１へのキ
ヤリ信号を与え、このカウンタ３３１のキヤリ出
力信号は前述したようにOCRバツフア３３への
入力を与え、又マイクロコントローラ２７への入
力、特に第６図のOR回路２５６への一方の入力
としても与える。信号UCE0−はカウンタ３３１
とカウンタ３３２へのロード信号を与える。カウ
ンタ３３１，３２のクロツク入力は、入力がマイ
クロプロセツサ２７からの信号WED−とCLKD
−であるANDゲート３３３の出力により与えら
れる。

マイクロプロセツサ・ラツチ３０からの信号
PATSEL0とPATSEL1は、出力信号PATSELが
インバータ３３７を介して反転され、NANDゲ
ート２９２への一方の入力を与える排他ORゲー
ト３３６への入力を与える。各々信号BA15−と
BA15によりゲートされるバツフア３３４又は３
３５はORゲート３３８への一方の入力を与え、
ORゲート３３８の他方の入力はインバータ３３
７からの出力により与えられる。バツフア３３
４，３３５からの出力は又直列入力シフトレジス
タ２９１へのＡ，Ｂ入力を与える。シフトレジス
タ２９１はTTLデータ・ブツクの７−206頁に始
まつて記載されているテキサス・イルスツルメン
ツ・タイプSN74LS164 ８ビツト並列出力直列シ
フトレジスタである。シフトレジスタ２９１は黒
白を決定するため検査される８個のピクセルを表
わす８ビツトを記憶する。バツフア３３４，３３
５の出力は又NANDゲート２９２の他方の入力
を与え、このNANDゲート２９２の出力は
NANDゲート２９３の一方のへの一方の出力を
与える。ORゲート３３９への他方の入力は信号
CLKD−により与えられ、出力信号PCNTCLK
がカウンタ組立体２８１中のカウンタの１つを始
動する。カウンタ２８１はTTLデータ・ブツク
の７−489頁から始めて記載されているテキサ
ス・インスツルメンツ・タイプSN74LS393から
の２連４ビツト２進カウンタである。これらのカ
ウンタのクリア信号は、インバータ２８２で反転
されてカウンタ２８１の端子2Cと1Cに印加され
るマイクロプロセツサ２７からの信号PCLR−に
より与えられる。カウンタ２８１からの出力
1QD〜1QAは線ドライバ２８３の端子2A1〜2A4
への入力を与える。カウンタ２８１の出力2QD
〜2QAは各々線ドライバ２８３の端子1A1〜1A4
への入力を与える。出力端子1QDは又カウンタ
２８１の端子2A上の始動カウント入力を与える。
線ドライバ２８３からの出力1Y1〜1Y4は出力信
号D8〜D11を与える。出力2Y1〜2Y4は出力信号
D12〜D15を与える。信号DBIN−とUCE0はOR
ゲート２８４への入力を与え、このORゲート２
８４の出力は線ドライバ２８３の出力制御を与え
る。従つてピクセル・カウンタはカウンタ２８
１、線ドライバ２８３及び上述の他の回路を含
む。

パターン・サーチは上述の支持回路と共に
PROM２９０とシフトレジスタ２９１を含む。
PROMはシフトレジスタ２９１の出力端子QA〜
QHに接続された端子ADA〜ADMによりアドレ
スされる。適当な数の黒(1)ピクセルがシフトレジ
スタ２９１にある場合、PROM２９０の出力D01
は「１」である。出力D01は排他ORゲート３３
６からの第３入力、すなわち信号PATSELを有
するNANDゲート２９３に接続される。NAND
ゲート２９３からの出力は信号PATFNDで、こ
の信号はインバータ２９４を介して反転されて信
号PATFND−を与え、この両者がマイクロコン
トローラ２５へ入力される。

命令ラツチ３０と付随回路と共にマイクロコン
トローラ２５は第６図に示されている。フリツ
プ・フロツプ・アレイ３０１はマイクロコントロ
ーラ２５の命令ラツチ３０である。端子1D〜8D
の入力はバツフア付アドレス線の線路BA0〜
BA7により与えられる。出力端子Q1はインバー
タ３０４への入力を与え、又このインバータ３０
４はORゲート３０６への一方の入力を与える。
アレイ３０１の出力端子Q3，Q4は上述の信号
PATSEL0，PATSEL1を与える。出力端子Q5は
ANDゲート３０５への一方の入力としての役割
を果たす信号を与え、このANDゲート３０５の
他方の入力は信号CLKD−により与えられ、その
出力は棒インターフエース３２へ信号を与える信
号SCLK−である。

出力端子Q6〜Q8は上述したバイアスPROMの
それぞれバイアス０〜バイアス２を与える。

ORゲート３０６の出力はバツフア３０７を介
してバツフアされ、信号WE−を与える。バツフ
ア３０８は出力信号MEMEN−を与え、バツフ
ア３０７，３０８はその出力を信号UBSYによ
り制御される。信号WE−とMEMEN−はマイク
ロプロセツサ１１へ入力される。

NANDゲート２５２，２５３はラツチを形成
し、信号WED−はNANDゲート２７２への一方
の入力を与え、信号URSTはNANDゲート２５
３への一方の入力を与え、これらのNANDゲー
トの各出力が他方の入力が与える。ANDゲート
２５１は一方の入力としてマイクロプロセツサ１
１からの信号ＨLDAを有し、又他方の入力を
与えるNANDゲート２５２からの出力を有する。
ANDゲート２５１の出力はフリツプフロツプ２
５４の端子Ｄ上のセツト入力を与える。フリツプ
フロツプ２５５のＱ出力はNANDゲート２６１
への一方の入力を与える。NANDゲート２６１
への他方の入力は信号PATFND−である。フリ
ツプフロツプ２５４，２５５の両方の信号CLK
−クロツクはインバータ２６０を介して反転され
てNANDゲート２６１への入力とNANDゲート
２５９への入力を与える。NANDゲート２６１
の出力は上述の信号CLKD−を与える。NAND
ゲート２５９はフリツプフロツプ２５５のＱ出力
により与えられる他方の入力を有し、さらに信号
PATFNDにより与えられる他の入力も有する。
NANDゲート２５９の出力はNANDゲート２５
７への一方の入力を与える。ORゲート２５６は
一方の入力がフリツプフロツプ２５５のＱ−出力
により与えられ、他方の入力が上述の信号
CNTEQ0−１により与えられる。ORゲート２５
６からの出力はNANDゲート２５７への第３入
力を与え、このNANDゲート２５７の出力信号
URSTはインバータ２５８を介して反転されて
これも前述した出力信号URST−を与える。

第７ａ図〜第７ｋ図はマイクロプロセツサ１１
を制御するプログラムROM１５の内容のマツプ
である。マツプは16進法でコード化され、ROM
中の各ビツトがどうなつているか、すなわち
「１」又は「０」のどちらであるかを図示する。
従つて、マイクロプロセツサ１１の全動作はこれ
らの第７ａ図〜第７ｋ図に示したコードにより定
められる。

以上回路を説明したので、以下にその動作を説
明する。

動作モード第８ａ図乃至第８ｃ図は全国小売商組合により
用いられている読取商札の文字の組を示す図であ
る。第９図は本実施例による文字認識方法を示す
フローチヤートである。

第１図を参照すると、操作者がCCD映像器を
商札に対して配置し、トリガを引くと、トリガ信
号がOCRバツフア３３に加えられ、マイクロプ
ロセツサ１１はOCRバツフア３３からの制御信
号により商札がCCD映像器によつて読まれてい
ること認識し、そして、CCD映像器の内容を映
像RAM１７にダウンロードするようにマイクロ
コントローラ２５に命令を送る。

CCD映像器からのデータはバツフア付きアド
レス・バス２２からトランシーバ２１、データバ
ス１８を介して映像RAM１７に供給される。な
お、このダウンロードは非常に迅速に行われる。

次に、読み込された文字の『汚点』清掃が成さ
れる。

第９図において、ブロツク７０は『汚点』清掃
を示し、ブロツク７１はこの清掃処理がどの様な
ものかを示している。『汚点』清掃とはゴミの除
去のことであり、例えばブロツク７１に示すよう
に、もし、１つの黒いピクセルが白いピクセルに
周囲を囲まれてとわかつたならば、この黒いピク
セルは除去される。この処理は、マイクロプロセ
ツサ１１の制御によりマイクロコントローラ２５
とその付随回路が映像RAM１７の内容を走査
し、ブロツク７１の矢印で示すような弧立した黒
いピクセルを捜しだす。黒のピクセルのカウント
はマイクロコントローラ２５の制御の下でピクセ
ル・カウンタ２８によつてなされる。ここで、上
述したように、１つの黒ピクセルしかない場合、
マイクロコントローラ２５は映像RAM１７のデ
ータを『１』から『０』へ変更し、余分なゴミを
除去する。

次に、第１行における最初の未知文字の決定が
なされる。この場合、マイクロプロセツサ１１は
マイクロコントローラ２５に対し、垂直方向にピ
クセルをカウントして映像メモリ１７のサーチを
開始するよう命令する。このとき、マイクロプロ
セツサ１１の制御によりピクセルカウントを50に
セツトし、これによつて全体像は走査されること
なく映像の約下半分の走査が行われる。即ち、像
の左下隅のアドレス０から走査を開始して、アド
レス４９までピクセルがカウントされる。走査は
再びアドレス１１２から50ピクセル開始され、次
いでアドレス２２４から再始動され以下同様であ
る。白から黒への変移が起こると、黒ピクセルが
カウントされる。このカウント結果により、８個
のピクセルの内４個のピクセルが黒の場合、マイ
クロコントローラ２５はその結果をマイクロプロ
セツサ１１へ送り、マイクロプロセツサ１１はそ
こに文字が検出されたものと推定する。同様にし
て、すべての文字を検出するまで行の次の文字が
検出される。実際には文字は未知で、この時点で
は上記走査により文字の底部のみが検出される。

次にブロツク７２で文字の傾きが決定される。
商札の工業規格を第１１図に示す。この規格で
は、絶対最大情報内容は１−1/6インチ高×１イ
ンチ幅（29.6cm×2.54cm）のところに表示される
40文字である。各文字の単位セルは1/6インチ高
さ×1/10インチ幅（0.42cm×0.25cm）で、５：３
のアスペクト比を生じる。

CCD映像器アレイの寸法をピクセル・アスペ
クト比の選択はいくつかの考慮により定められ
る。第１に、全ピクセル・カウントを16384以下
とし、 16KRAM、すなわち映像RAM１７に適合する
ことが望ましい。112垂直×144水平ピクセル
（16128ピクセル）のCCDアレイで、３：２の単
一セル・アスペクト比が選択された。

傾きパラメータの工業仕様は文字から文字へ±
2゜で、これは９×９マトリクスに対しては基本的
には０である。商札が映像器の視界内で傾いてい
る場合、文字の全て（とさらに文字の各行の基
線）が同一角度だけ傾いている。傾き角はある文
字から次へ移ることにより容易に決定できる。簡
単な行及び列シフト操作が傾きをとるのに必要な
全てである。すなわち、傾き角がtan^-1N／Ｍの
場合、Ｋ番目の行をKNをＭで割つた整数商に等
しいセルの数だけシフトし、同様に列にも実行す
る。この操作の最終結果は一方の軸に沿つて文字
がわずかに拡大され、他方の軸に沿つて縮少され
る。しかしながら、この効果は１単位セル以下で
あり（非常に厳しい傾き角を除いた通常の場合
は）、データの２進量子化がこの効果を完全に除
去する。傾きを取る操作はブロツク７３で指示さ
れる。

以上の処理は、マイクロプロセツサ１１の制御
の下でマイクロコントローラ２５により傾き求
め、これによつて映像RAM１７のデータを垂
直、水平にシフトする。第１０図は傾いた『Ｒ』
と、水平垂直シフトにより傾きを修正された
『Ｒ』を示すものである。

ブロツク７４は『こぶ』清掃を示し、ブロツク
７５はこの清掃処理がどの様なものかを示してい
る。映像RAM１７を走査することにより、ブロ
ツク７５に示すように文字に突出部、すなわち
『こぶ』があつた場合には、マイクロコントロー
ラ２５は映像RAM１７のデータを『１』から
『０』に変更し、『こぶ』を除去する。

次に実際の文字を完全に検出し識別しなければ
ならない、これは、ある文字を示す８個の黒ピク
セルの内から４個の黒ピクセルを再度走査するこ
とにより行われる。文字の各コーナをアドレス
し、どのくらいの大きさの文字かを知り、そして
必要に応じてパターンサーチピクセルカウンタ及
び事象カウンタを用いることにより、未知文字を
箱に入れる。文字を『窓』という箱に入れた後、
ペニトレータ（浸透技術）が開始される。

ブロツク７６に示すように、ペニトレータを用
いて未知文字の分類を行う。

第１２図を参照すると、様々なペニトレータが
示され、右及び左の全寸法はペニトレータP3，
P9として示され、底部はP6、上部はP12で示さ
れる。さらに切断すると、右側の上部及び下部ペ
ニトレータはペニトレータP2，P4で、左側の上
部及び下部ペニトレータはペニトレータP10，P8
である。上側の右及び左ペニトレータはP1，P11
で下側の右及び左ペニトレータはペニトレータ
P5，P7である。

第１３図は未知文字を含む窓内のピクセルの重
みづけを図示する。重みづけは文字の外側から内
側へ漸近的に増す。浸透が行なわれない場合、左
側にP9＝０として示すように和＝「０」である。
他の場合、下から「Ｒ」の浸透は１＋２＋３＋４
＋１＋２＋３＋４＋１＋２＋１＝24としてP6の
全カウントを示している。黒ピクセル内にカウン
トされる穴は８個の白ピクセルを含む。それ故、
数字又は容易に識別可能である。例えば、＃３は
大きなP9とP3を有し、又実質的に０のP6とP12
を有する。事実、広い窓値P3，P6，P9，P12の
みを基にした簡単な16方向分岐は可能性を24から
２（最良ケース）と９（最悪ケース）文字に狭くす
る。

第９図に戻ると、ブロツク７７で示す「穴」カ
ウントは黒の文字ピクセル内の白ピクセルのカウ
ントである。ブロツク７８の決定木は次のステツ
プで、ブロツク７９のテンプレート確認、すなわ
ち特定の未知文字がその分類内で特定の既知文字
に整合することを確認する段階が続く。

映像RAM１７で処理された文字情報はRAM
１６に送られ、マイクロプロセツサ１１はROM
１５のプログラムのものと、比較が成立するまで
分類された未知文字をそうであろう文字と比較す
る。次いで、RAM１６の内容はOCRバツフア３
３へ、TRUバツフア３４へ、そしてインターフ
エース３５を介して指令によりTRUに送られる。

当業者は添附した特許請求の範囲に定める本発
明の要旨と範囲から逸増することなく論理アレイ
に変更を加えることができる。

以上の説明に関連して更に次の項を開示する。

(1) ピクセルの行と列に配置されたメモリ装置か
らの文字認識の方法において、 (イ) 少なくとも２つの隅のメモリ・アドレスに
より定められる窓を未知文字の周囲に形成す
る段階と、 (ロ) 窓内の各ピクセルに重み数を割当てる段階
と、 (ハ) 白（０）から黒(1)への転移が生じるまで所
定の行の各辺から、そして所定の列の窓の上
と下から内方へピクセルをカウントすること
により窓を浸透する段階と、 (ニ) 転移が生じるまで各浸透の白ピクセル重み
数を加算して、窓の各辺からそして上下から
の浸透の全数の和を形成する段階と、 (ホ) 和を組合せる段階と、 (ヘ) 組合せを分類する段階と、 (ト) 分類から可能な文字を識別する段階と、を含むピクセルの行と列に配置されたメモリ装
置からの文字の文字認識の方法。

(2) 第１項の方法において、段階(ニ)の後に窓の各
側面の上下部分の和を形成し、窓の上下の左右
部の和を形成する段階を含む方法。

(3) 第１項記載の方法において、段階(ト)の後に、
整合が生じるまで分類からの可能な文字と未知
文字を比較する段階をさらに含む方法。

(4) 第２項記載の方法において、段階(ト)の後に、
整合が生じるまで分類からの可能な文字と未知
文字を比較する段階をさらに含む方法。

(5) 第１項記載の方法において、段階(ハ)の後に、
白から黒への転移が生じる時まで白から黒へそ
して白への転移に続く白ピクセルをカウントす
る段階をさらに含む方法。

(6) 第２項記載の方法において、段階(ハ)の後に、
白から黒への転移が生じる時まで白から黒へそ
して白への転移に続く白ピクセルをカウントす
る段階をさらに含む方法。

(7) 第６項記載の方法において、段階(ト)の後に、
整合が生じるまで分類からの可能な文字と未知
文字を比較する段階をさらに含む方法。

(8) 列と行のピクセルに配置したメモリ装置から
未知文字の並列複数行の文字認識の方法におい
て、 (イ) 未知文字の第１行に位置決めする段階と、 (ロ) 行の傾きを決定する段階と、 (ハ) 行の傾きを取る段階と、 (ニ) 行中の第１の未知文字に位置決めする段階
と、 (ホ) 少なくとも２個の隅のメモリ・アドレスに
よつて定まる窓を未知文字の周囲に形成する
段階と、 (ヘ) 窓内の各ピクセルに重み数を割当てる段階
と、 (ト) 白（０）から黒(1)への転移が生じるまで所
定行の各側面から、又所定列の窓の上下から
内方にピクセルをカウントすることにより窓
を浸透する段階と、 (チ) 転移が生じて各側面から、そして窓の上下
から浸透の全数の和を形成するまで各浸透の
白ピクセル重み数を加算する段階と、 (リ) 和を組合せる段階と、 (ヌ) 組合せを分類する段階と、 (ル) 分類から可能な文字を識別する段階と、 (オ) 行中の次の未知文字に位置決めする段階
と、 (ワ) 行の最終未知文字まで段階(ホ)から(オ)を繰
返す段階と、を含む列と行のピクセルに配置したメモリ装置
から未知文字の並列複数行の文字認識の文字認
識の方法。

(9) 第８項記載の方法において、段階（ワ）の後
に、 (カ) 未知文字の次の行に位置決めする段階と、 (ヨ) 未知文字の最終行まで段階(ハ)から段階
（ワ）を繰返す段階と、をさらに含む方法。

(10) 第８項の方法において、段階(チ)の後に窓の各
側の上下の和を形成し、窓の上下の左右部分の
和を形成する段階をさらに含む方法。

(11) 第８項記載の方法において、段階（ル）の後
に整合が生じるまで分類からの可能な文字を未
知文字と比較する段階とさらに含む方法。

(12) 第８項記載の方法において、段階(ト)の後に白
から黒への転移が生じるまで白から黒そして白
への転移に続く白ピクセルをカウントする段階
をさらに含む方法。

(13) 第10項の方法において、段階（ル）の後に
整合が生じるまで分類からの可能な文字を未知
文字と比較する段階をさらに含む方法。

(14) 第13項記載の方法において、段階(ト)の後に
白から黒への転移が生じるまで白から黒そして
白への転移に続く白ピクセルをカウントする段
階をさらに含む方法。

(15) 第９項記載の方法において、段階(チ)の後に
窓の各側の上下の和を形成し、窓の上下の左右
部分の和を形成する段階をさらに含む方法。

(16) 第９項記載の方法において、段階（ル）の
後に整合が生じるまで分類からの可能な文字を
未知文字と比較する段階をさらに含む方法。

(17) 第９項記載の方法において、段階(ト)の後に
白から黒への転移が生じるまで白から黒そして
白への転移に続く白ピクセルをカウントする段
階をさらに含む方法。

(18) 第15項記載の方法において、段階（ル）の
後に整合が生じるまで分類からの可能な文字を
未知文字と比較する段階をさらに含む方法。

(19) 第18項記載の方法において、段階(ト)の後に
白から黒への転移が生じるまで白から黒そして
白への転移に続く白ピクセルをカウントする段
階をさらに含む方法。

(20) 列と行のピクセルに配置された記憶装置か
らの文字の文字認識用電子回路装置において、 (イ) 中央処理装置（CPU）と、 (ロ) CPUを制御するためCPUに接続された読
取専用メモリと、 (ハ) 記憶装置とCPUに接続され、記憶装置に
アクセスし、ピクセルをカウントし、白
（０）から黒(1)への転移を指示し、CPUによ
り指令されるように事象をカウントするコン
トローラ装置と、を含む列と行のピクセルに配置された記憶装置
からの文字の文字認識用電子回路装置。

(21) 第20項記載の装置において、CPUがマイク
ロプロセツサである装置。

(22) 第21項記載の装置において、コントローラ
装置は、 (ハ) (i) マイクロコントーラと、 (ii) マイクロコントローラと記憶装置に接続
されて記憶装置をアドレスするアドレス・
コントローラと、を含む装置。

(23) 第22項記載の装置において、コントローラ
装置は、 (ハ) (iii) マイクロプロセツサに接続されて、マ
イクロプロセツサからのマイクロコントロ
ーラの命令を受取りラツチするラツチ装置
と、 (iv) マイクロプロセツサに接続され、マイク
ロプロセツサにより指定された数に対して
実行される事象を制限する事象カウンタ
と、をさらに含む装置。

(24) 第23項記載の装置において、コントローラ
装置は、 (ハ) (v) マイクロコントローラに接続され、記
憶装置からのピクセルをカウントするよう
にされたピクセル・カウンタと、 (vi) 転移を認識し、未知文字が存在すること
を決決定するためのパターン・サーチ装置
と、をさらに含む装置。

(25) 第24項記載の装置において、アドレス・コ
ントローラはラツチ装置に接続された加算器と
バイアス回路を含み、メモリ装置の次のアドレ
スを指令する装置。

(26) ピクセルを表わすビツト列と行に配置され
た記憶装置からの未知文字の認識用回路装置に
おいて、 (イ) 中央処理装置（CPU）と、 (ロ) CPUを制御し、文字組織別子を記憶する
読取専用メモリ（ROM）と、 (ハ) CPUに接続されたランダム・アクセス・
メモリ（RAM）と、 (ニ) CPUと記憶装置とに接続され、記憶装置
をアクセスし、ピクセルをカウントし、白（０）
から黒(1)への転移を指示し、事象をカウントし、
結果の情報をCPUへ送つてRAMに入れる。これ
ら全てがCPUにより指令されるようなコントロ
ーラ装置と、 (ホ) CPUとRAMに接続され、CPUにより指令
される最終伝送用にRAMから識別文字を受
取り記憶するバツフア装置と、を含むピクセルを表わすビツト列と行に配置さ
れた記憶装置からの未知文字の認識用回路装
置。

(27) 第26項記載の装置において、CPUがマイク
ロプロセツサである装置。

(28) 第27項記載の装置において、コントローラ
装置は、 (ニ) (i) マイクロコントローラと、 (ii)マイクロコントローラと記憶装置とに接続
されて記憶装置をアドレスするアドレス・
コントローラと、を含む装置。

(29) 第28項記載の装置において、コントローラ
装置は、 (ニ) (iii) マイクロプロセツサに接続されて、マ
イクロプロセツサからのマイクロコントロ
ーラの命令を受取りラツチするラツチ装置
と、 (iv) マイクロプロセツサに接続され、マイク
ロプロセツサにより指定された数に対して
実行される事象を制限する事象カウンタ
と、をさらに含む装置。

(30) 第29項記載の装置において、コントローラ
装置は、 (ニ) (v) マイクロコントローラに接続され、記
憶装置からのピクセルをカウントするよう
にされたピクセル・カウンタと、 (vi) 転移を認識し、未知文字が存在すること
を決定するためのパターン・サーチ装置
と、をさらに含む装置。

(31) 第30項記載の装置において、アドレス制御
装置はラツチ装置に接続された加算器とバイア
ス回路を含み、メモリ装置の次のアドレスを指
令する装置。

【図面の簡単な説明】

第１ａ図および第１ｂ図は本発明の文字認識装
置のブロツク線図である。第２ａ図および第２ｂ
図は本発明のマイクロプロセツサ及びデコーダ回
路の概略図である。第３ａ図および第３ｂ図はサ
ービスする装置とインターフエースする回路を概
略的に図示する。第４ａ図および第４ｂ図は第１
ａ図および第１ｂ図に示したアドレス制御のブロ
ツク線図である。第５ａ図および第５ｂ図は第１
ａ図および第１ｂ図の事象カウンタ、ピクセル・
カウンタ、パターン・サーチ回路を概略的に図示
する。第６ａ図および第６ｂ図はマイクロプロセ
ツサとマイクロコントローラの命令ラツチを概略
的に図示する。第７ａ図〜第７ｋ図はマイクロプ
ロセツサを制御するビツトのマツプを図示する。
第８ａ図〜第８ｃ図は本発明の本実施例で用いる
文字の組を図示する第９図は本発明の回路の動作
のフローチヤートである。第１０図は傾きをと
り、その「こぶ」を除去した傾いた文字を図示す
る。第１１図は未知文字を見出す全国小売商組合
（NRMA）商札形式を図示する。第１２図は浸透
指定を図示する。第１３図はピクセルの加算を図
示する。１１…マイクロプロセツサ、１５…ROM、１
６，１７…RAM、１８…データ・バス、１９…
アドレス・バス、２２…バツフア付アドレス・バ
ス、２５…マイクロコントローラ、２６…バイア
ス、２７…アドレス制御、２８…ピクセル・カウ
ント、２９…パターン・サーチ、３０…ラツチ、
３１…事象カウンタ。

Claims

【特許請求の範囲】１ピクセルの行と列に配置されたメモリ装置か
らの文字認識の方法において、 (イ) 少なくとも２つの隅のメモリ・アドレスによ
り定められる窓の未知文字の周囲に形成する段
階と、 (ロ) 窓内の各ピクセルに重み数を割当てる段階
と、 (ハ) 白（０）から黒(1)への転移が生じるまで所定
の行の各辺から、そして所定の列の窓の上と下
から内方へピクセルをカウントすることにより
窓を浸透する段階と、 (ニ) 転移が生じるまで各浸透の白ピクセル重み数
を加算して、窓の各辺からそして上下からの浸
透の全数の和を形成する段階と、 (ホ) 和を組合せる段階と、 (ヘ) 組合せを分類する段階と、 (ト) 分類から可能な文字を識別する段階と、を含むピクセルの行と列に配置されたメモリ装置
からの文字の文字認識の方法。２列と行のピクセルに配置したメモリ装置から
未知文字の並列複数行の文字認識の方法におい
て、 (イ) 未知文字の第１行に位置決めする段階と、 (ロ) 行の傾きを取る段階と、 (ハ) 行の傾きを取る段階と、 (ニ) 行中の第１の未知文字に位置決めする段階
と、 (ホ) 少なくとも２個の隅のメモリ・アドレスによ
つて定まる窓を未知文字の周囲に形成する段階
と、 (ヘ) 窓内の各ピクセルに重み数を割当てる段階
と、 (ト) 白（０）から黒(1)への転移が生じるまで所定
行の各側面から、又所定列の窓の上下から内方
にピクセルをカウントすることにより窓を浸透
する段階と、 (チ) 転移が生じて各側面から、そして窓の上下か
ら浸透の全数の和を形成するまで各浸透の白ピ
クセル重み数を加算する段階と、 (リ) 和を組合せる段階と、 (ヌ) 組合せを分類する段階と、 (ル) 分類から可能な文字を認別する段階と、 (オ) 行中の次の未知文字に位置決めする段階と、 (ワ) 行の最終未知文字まで段階(ホ)から(オ)を繰返
す段階と、を含む列と行のピクセルに配置したメモリ装置か
ら未知文字の並列複数行の文字認識の方法。