JPH0353582A - 高抵抗半導体層埋め込み型半導体レーザ - Google Patents
高抵抗半導体層埋め込み型半導体レーザInfo
- Publication number
- JPH0353582A JPH0353582A JP18955089A JP18955089A JPH0353582A JP H0353582 A JPH0353582 A JP H0353582A JP 18955089 A JP18955089 A JP 18955089A JP 18955089 A JP18955089 A JP 18955089A JP H0353582 A JPH0353582 A JP H0353582A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- semi
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005253 cladding Methods 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000010936 titanium Substances 0.000 abstract description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 239000011701 zinc Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052742 iron Inorganic materials 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000001771 vacuum deposition Methods 0.000 abstract description 2
- 229910052725 zinc Inorganic materials 0.000 abstract description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 24
- 238000010586 diagram Methods 0.000 description 8
- 238000010893 electron trap Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 5
- 230000005524 hole trap Effects 0.000 description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高速変調可能な高抵抗半導体層埋め込み型半導
体レーザに関する． 《従来の技術》 高度情報化社会の構築に伴い、光通信システムの大容量
化、通信ネットワークの高度化が進められている．光通
信システムの大容量化に有力な１つの手段として変調速
度の高速化が挙げられる．光源を超高速変調して高速化
を図った光通信システムにおいては、高遠応答に優れた
半尋体レーザが要求される． 半導体レーザの活性領域にのみ電流を有効に閉じ込め、
屈折率差により光も活性領域に有効に閉じ込めるための
埋め込み層として、近年、半導体中の深い準位を利用し
た高抵抗半導体層を用いる技術が注目され盛んに研究・
開発されている．高抵抗半導体層を埋め込み層に用いた
半導体レーザでは、ｐ − ｎ接合電流ブロック層を活
性領域への電流狭窄に用いていないので、寄生容量が小
さく高速変調が可能となる． 高抵抗半導体層を埋め込み層に用いた半導体レーザの従
来！ｆｌＪ造例は、第７図に示すように、半導体基板４
０上に形成された第１のクラッド層４１と第２のクラッ
ド層４３で挟まれたストライプ単の活性層４２の両側を
電子あるいは正孔を捕獲１る深い準位を有する高抵抗半
導体層４４で埋め交み、電流を有効に活性層に注入しよ
うとするもＣである．図において、４５はコンタクト層
、４６は絶縁膜、４７と４８は電極を示す． （発明が解決しようとする課！） 上述した従来の技術では、電流ブロック層に之いて電子
あるいは正孔のいずれか一方のみを捕狽する半絶縁性半
導体層（Ｓｌ）が使われているＣでｐ ／ Ｓ Ｉ ／
ｎ梢造の部分でダブルインジエクションによるｐ層か
らのホール電流が流れ、活性弥域以外を流れる漏れ電流
となり、しきい値電流Ｃ上昇、外部微分量子効率の低下
、最大出力の低下という半導体レーザの特性の劣化を招
いていた．このため、従来の技術では、高抵抗半導体層
を電流ブロック層に用いた高性能な半導体レーザを得る
ことが困雑であった， 本発明の〔１的は上記従来技術の欠点を改善し、高速変
調可能な高抵抗半導体層埋め込み型半導体レーザを提供
することにある． （課題を解決するための手段） 前述の課題を解決するために本発明の高抵抗半導体層埋
め込み型半導体レーザは、半導体基板上に、一導電型の
第１のクラッド層、活性層、前記第１のクラッド層とは
反対導電型の第２のクラッド層を少なくとも含む２重へ
テロＳ遣半導体レーザであって、前記活性層を含むスト
ライプ状のメサと、このメサの両側に設けられた電流ブ
ロック層を有し、前記電流ブロック層が少なくとも電子
を捕獲する深い準位を有する半絶縁性半導体層および正
孔を捕獲する深い準位を有する半絶縁性半導体層を含む
．また上記′ｆ！：ｈ流ブロック層の電子を捕獲する深
い準位を有する半絶縁性半導体層はｎ型半導体層とのみ
接し、正孔を捕獲する深い準位を有する半絶縁性半導体
層はｐ型半ｇ＃体層とのみ接するように形成される． （作用） 第５図（ａ）は、ｐ型半導体層、深い電子捕獲準位を有
する半絶縁性半導体層、ｎ型半導体層を接触し、順方向
バイアス電圧をかけたときのエネルギーバンド図である
．また、第５図（ｂ）は、Ｐ型半導体層、深い正孔捕′
Ｗｔ準位を有する半絶縁性半導体層、ｎ型半導体層を接
触し、順方１−バイアス電圧をかけたときのエネルギー
バンド図である． 従来の高抵抗半導体層埋め込み型半導体レーザでは、ｐ
型クラッド層と高抵抗半導体層とｎ型クラッド層が直接
つながっており、半導体レーザ駆動時には、順方向にバ
イアス電圧がかけられるので、第５図（ａ）ないしは（
ｂ）に示すエネルギーバンド図と等価になる． このため、深い電子捕獲準位を有する半絶縁性半ｇ＃体
層の場合は、ｐ型クラッド層と半絶縁性半樺体層の界面
付近において電子と正孔が再結合し、再結合電流が流れ
る．また、深い正孔捕ｍ＊位を有する半絶縁性半導体層
の場合は、ｎ型クラッド層と半絶縁性半導体層の界而イ
号近において電子と正孔が再結合し、再結合電流が流れ
る。
体レーザに関する． 《従来の技術》 高度情報化社会の構築に伴い、光通信システムの大容量
化、通信ネットワークの高度化が進められている．光通
信システムの大容量化に有力な１つの手段として変調速
度の高速化が挙げられる．光源を超高速変調して高速化
を図った光通信システムにおいては、高遠応答に優れた
半尋体レーザが要求される． 半導体レーザの活性領域にのみ電流を有効に閉じ込め、
屈折率差により光も活性領域に有効に閉じ込めるための
埋め込み層として、近年、半導体中の深い準位を利用し
た高抵抗半導体層を用いる技術が注目され盛んに研究・
開発されている．高抵抗半導体層を埋め込み層に用いた
半導体レーザでは、ｐ − ｎ接合電流ブロック層を活
性領域への電流狭窄に用いていないので、寄生容量が小
さく高速変調が可能となる． 高抵抗半導体層を埋め込み層に用いた半導体レーザの従
来！ｆｌＪ造例は、第７図に示すように、半導体基板４
０上に形成された第１のクラッド層４１と第２のクラッ
ド層４３で挟まれたストライプ単の活性層４２の両側を
電子あるいは正孔を捕獲１る深い準位を有する高抵抗半
導体層４４で埋め交み、電流を有効に活性層に注入しよ
うとするもＣである．図において、４５はコンタクト層
、４６は絶縁膜、４７と４８は電極を示す． （発明が解決しようとする課！） 上述した従来の技術では、電流ブロック層に之いて電子
あるいは正孔のいずれか一方のみを捕狽する半絶縁性半
導体層（Ｓｌ）が使われているＣでｐ ／ Ｓ Ｉ ／
ｎ梢造の部分でダブルインジエクションによるｐ層か
らのホール電流が流れ、活性弥域以外を流れる漏れ電流
となり、しきい値電流Ｃ上昇、外部微分量子効率の低下
、最大出力の低下という半導体レーザの特性の劣化を招
いていた．このため、従来の技術では、高抵抗半導体層
を電流ブロック層に用いた高性能な半導体レーザを得る
ことが困雑であった， 本発明の〔１的は上記従来技術の欠点を改善し、高速変
調可能な高抵抗半導体層埋め込み型半導体レーザを提供
することにある． （課題を解決するための手段） 前述の課題を解決するために本発明の高抵抗半導体層埋
め込み型半導体レーザは、半導体基板上に、一導電型の
第１のクラッド層、活性層、前記第１のクラッド層とは
反対導電型の第２のクラッド層を少なくとも含む２重へ
テロＳ遣半導体レーザであって、前記活性層を含むスト
ライプ状のメサと、このメサの両側に設けられた電流ブ
ロック層を有し、前記電流ブロック層が少なくとも電子
を捕獲する深い準位を有する半絶縁性半導体層および正
孔を捕獲する深い準位を有する半絶縁性半導体層を含む
．また上記′ｆ！：ｈ流ブロック層の電子を捕獲する深
い準位を有する半絶縁性半導体層はｎ型半導体層とのみ
接し、正孔を捕獲する深い準位を有する半絶縁性半導体
層はｐ型半ｇ＃体層とのみ接するように形成される． （作用） 第５図（ａ）は、ｐ型半導体層、深い電子捕獲準位を有
する半絶縁性半導体層、ｎ型半導体層を接触し、順方向
バイアス電圧をかけたときのエネルギーバンド図である
．また、第５図（ｂ）は、Ｐ型半導体層、深い正孔捕′
Ｗｔ準位を有する半絶縁性半導体層、ｎ型半導体層を接
触し、順方１−バイアス電圧をかけたときのエネルギー
バンド図である． 従来の高抵抗半導体層埋め込み型半導体レーザでは、ｐ
型クラッド層と高抵抗半導体層とｎ型クラッド層が直接
つながっており、半導体レーザ駆動時には、順方向にバ
イアス電圧がかけられるので、第５図（ａ）ないしは（
ｂ）に示すエネルギーバンド図と等価になる． このため、深い電子捕獲準位を有する半絶縁性半ｇ＃体
層の場合は、ｐ型クラッド層と半絶縁性半樺体層の界面
付近において電子と正孔が再結合し、再結合電流が流れ
る．また、深い正孔捕ｍ＊位を有する半絶縁性半導体層
の場合は、ｎ型クラッド層と半絶縁性半導体層の界而イ
号近において電子と正孔が再結合し、再結合電流が流れ
る。
一方、第６図（ａ）には上述本発明の梢戒における電流
ブロック層のエネルギーバンド図が示されている． ｎ聖クラッド層から注入される電子は、深い電子捕獲準
位を有する半絶縁性半導体層により捕獲され、Ｐ型クラ
ッド層から注入される正孔は深い正孔捕獲準位を有する
半絶縁性半導体層により捕獲されるため電子と正孔の再
結合が抑制される．また、第６図（ｂ）には上記電流ブ
ロック層のエネルギーバンド図が示されている． 深い電子捕獲準位を有する半絶縁性半導体層がｎ型半導
体層で囲まれているので、半絶縁性半導体層の深い準位
に捕獲された電子に正孔が再結合することはない。また
、深い正孔捕獲準位を有する半絶縁性半導体層はｐ型半
導体で囲まれているので、半絶縁性半導体層の深い準位
に捕獲された正孔に電子が再結合することはない．更に
、深い電子捕獲準位を有する半絶縁性半導体層と深い正
孔捕獲準位を有する半絶縁性半導体層の間に挿入された
ｎ型半導体層とｐ型半導体層は、広い面積で接している
が、ｎ型半導体層は、ｎ型クラッド層もしくはｎ型基板
と半絶縁性半導体層を挟んでいるため電子がｎ型半導体
層に供給されることはなく、一方、ρ型半募体層はｐ型
クラッド層またはｐ型キャップ層と半絶縁性半導体層を
挟んでいるので正孔がＰ型半導体層へ供給されることは
なく、このｐ−ｎ結合において電流が流れることはない
． 以上述べたように、本発明による高抵抗層埋め込み型半
導体レーザにおいては、漏れ電流が殆どなく活性層にお
いて注入電流が有効に光に変換されるため、低しきい値
電流、高い外部微分量子効率、高い光出力を期待するこ
とができる．（実施例） 次に本発明について図面を参照して説明する．第１図は
本発明の一実施例を示す断面図である．本実施例におい
ては、長波長系材料である燐化インジウム（ＩｎＰ）系
材料の例について説明する．本梢遣の半導体レーザは次
の工程を経て得られる．まず、（１００）面の出た硫黄
（Ｓ）ドーピングｎ型１ｎＰ基板１１上に有機金属気相
戒長法（ＭＯＶＰＥ）を用いて、シリコン（Ｓｉ）ドー
ピングｎ型１ｎＰ層１８ ［ｎ＝ＩＸ１０”ｃｍ−’］
を厚さ１μｍ．発光波長１．５５μｍのバンドギャップ
を有するインジウム・ガリウム・ひ素・燐（ Ｉ ｎＧ
ａＡｓ Ｐ）活性層１９を厚さ０．１５μｍ、亜鉛（Ｚ
ｎ）ドーピングｐ型１ｎＰ１２０［Ｐ＝ＩＸ１０”ｃｍ
−’］を厚さ１．５μｍ、Ｚｎドーピングｐ型１ ｎＧ
ａＡｓＰコンタクト層１ ７ ［ｐ＝Ｉ Ｘ １ ０”
ｃｍ−’］を厚さＯ．’Ｂｚｍ、それぞれ連続的にエビ
タキシャル或長ずる．次に、ＣＶＤ技術およびフォトリ
ソグラフィーの手法により、＜０１１＞方向に厚み約２
０００人、幅２μｍのＳ ｉ Ｏ ２ストライプ状マス
クを３００μｍ間隔で形成する．その後、化学エッチン
グによりｐ型１ｎＧａＡｓＰコンタクト層１７、ｐ型Ｉ
ｎＰ層２０，ＩｎＧａＡｓＰ活性層１９、ｎ型１ｎＰ層
１８をメサストライプの高さが３．５μｍになるように
エッチングする．さらに、Ｓｌｏ２ストライグ状マスク
を残したまま、メサストライプの凹部分に鉄（Ｆｅ）ド
ーピング高抵抗ＩｎＰ層１２を厚さ１．５μｍ、チタン
（Ｔｉ）”ドーピング高紙抗ＩｎＰ層１５を厚さ２．０
μｍをＭＯＶＰＥにより全体が平坦になるように選択エ
ビタキシャル成長する，Ｓｔｏｗストライプ状マスクを
弗化アンモニウムにより除去した後、全体の厚さが１２
０μｍ程度になるまで研磨し、ｐ型半導体側、およびｎ
型半導体基板側の電極１０を真空蒸着法により形成し、
アニーリングした後、個々の半導体レーザにへき開分離
し、全加工を終了し、第１図に示す半導体レーザが出来
上がる． 第２図〜第４図には、上記した電流ブロックの電子捕獲
のための半絶縁性半導体層をｎ型半導体層とのみ接し、
正孔捕獲のための半絶縁性半導体層をＰ型半導体層との
み接するように構成された実施例の断面図が示されてい
る． 第２図に示す半導体レーザは次のようにして得られる．
即ち、（１００）面の出たＳドーピングｎ型１ｎＰ基板
１１上にＭＯＶＰＥを用いて、Ｓｉ ドーピ・ングｎ型
１ｎＰ層１８［ｎ＝ＩＸ１ ０ ”ｃ ｍ−’］を厚さ
１μｍ、発光波長１．５５μｍのバンドギャップを有す
るＩ ｎＧａＡｓＰ活性層１９を厚さ０．１５μｍ，Ｚ
ｎドーピングｐ型１ｎＰ層２０ ［ｐ＝ＩＸ１０”ｃｍ
−’］を厚さ０，１μｍ、それぞれ連続的にエビタキシ
ャル戒長ずる． 次に、ＣＶＤ技術およびフォトリソグラフィーの手法に
より、＜０１１＞方向に厚み約２０００人、幅２μｍの
Ｓ ｉ ０ ２ストライプ状マスクを３００μｍ間隔で
形或する．その後、化学エッチングにより厚み０．１μ
ｍのｐ型１ｎＰ層２０、Ｉ ｎＧａＡｓＰ活性層１９、
ｎ型１ｎＰ層１８をメサストライプの高さが１．５μｍ
になるようにエッチングする． さらに、Ｓｉ０２ストライプ状マスクを残したまま、メ
サストライプの凹部分にＦｅドーピング高抵抗ＩｎＰ層
１２を厚さ１．５μｍ，Ｓｉドーピングｎ型１ｎＰ層１
３ ［ｎ＝４ｘｌＯ”ｃｍ−’］を厚さ０．４，ｕｎ，
ＺｎドーピングＰ型１ｎＰ層１４ ［ｐ＝７Ｘ１０ｌ７
ｃｍ−’］を厚さ０．４μｍ、ＴＩドーピング高抵抗Ｉ
ｎＰ層１５を厚さ１．２μｍＭＯＶＰＥにより選択エビ
タキシャル成長する，ＳｉＯ２ストライプ状マスクを弗
化アンモニウムにより除去した後、厚さ０．１μｍのｐ
型ＩｎＰ層２０上、およびＴｉドーピング高抵抗ＩｎＰ
層１５上に厚さ２．５μｎのＺｎドーピングｐ型１ｎＰ
層１６ ［ｐ＝７ｘ１０”ｃｍ−’］を表面が平坦にな
るようにＭＯＶＰＥによりエビタキシャル成長し、続い
て、ＺｎドーピングＰ型Ｉ ｎＧａＡｓＰコンタクト層
１７［ｐ＝ＩＸ１ （） ｌｅ ｃ ｍ − ＊ ］を
厚さ０．５μｍＭＯＶＰＨによりエビタキシャル成長す
る． 最後に全体の厚さが１２０μｍ程度になるまで研磨し、
ρ型半導体側およびｎ型半導体基板開のｔｌｉｌＯを真
空蒸着法により形成し、アニーリングした後、個々の半
導体レーザにへき開分離し、全加工を終了し、第２図に
示す半導体レーザが出き上がる． 次に第３図に示す半導体レーザは次のように得られる．
まず、（１００）面の出たＺｎドーピングｐ型ＩｎＰ基
板２１上にＭＯＶＰＥを用いて、Ｚｎドーピングｐ型１
．ｎ Ｐ層２３ ［ｐ＝ＩＸ１ ０ ”Ｃ ｍ−’］
を厚さ１ μｍ，発光波長１．５５μｍのバンドギャッ
プを有するＩ ｎＧａＡｓＰ活性層ｌ９を厚さ０．１５
μｍ，Ｓｉドーピングｎ型１ｎＰ層２４ ［ｎ＝１ｘｌ
０１８ｃｍ−’］を厚さ０．１μｍ、それぞれ連続的に
エビタキシャル或長する． 次に、ＣＶｐ技術およびフォトリソグラフィーの手法に
より、＜０１１＞方向に厚み約２０００人、幅２μｍの
Ｓ ｉ ０ ２ストライプ状マスクを３００μｍ間隔で
形成する．その後、化学エッチングにより厚み０．１μ
ｍのｎ型１ｎＰ層２４、ＩｎＧａＡｓＰ活性層１９、ｐ
型ＩｎＰＭ２３をメサストライプの高さが１．５μｍに
なるようにエッチングする． さらに、ＳｉＯ２ストライブ状マスクを残したまま、メ
サストライプの凹部分にＴ１ドーピング高抵抗ＩｎＰ層
１５を厚さ１．５μｍ，Ｚｎドーピングｐ型１ｎＰ層１
４ ［ｐ＝７ｘｌＯ”ｃｍ−”］を厚さ０．４ａｍ，Ｓ
ｉドーピングｎ型１ｎＰ層１３ ［ｎ＝４Ｘ１０”ｃｍ
−”］を厚さ０．４，ｕｍ、Ｆｅドーピング高抵抗Ｉｎ
Ｐ層１２を厚さ１．２μｍ，ＭＯＶＰＥにより選択エビ
タキシャル成長する，ｓｔｏｗストライプ状マスクを弗
化アンモニウムに・より除去した後、厚さ０．１μｍの
ｎ型ＩｎＰ層２４上、およびＦｅドーピング高抵抗Ｉｎ
Ｐ層１２上に厚さ２．５μｍのＳｉドーピングｎ型Ｉｎ
Ｐ層１８ ［ｎ＝ＩＸ１０”ｃｍ−’］を表面が平坦に
なるようにＭＯＶＰＥによりエビタキシャル成長し、続
いて、Ｓｉドーピングｎ型Ｉ ｎＧａＡｓＰコンタクト
層２２ ［ｎ＝ＩＸ１ ０ ”ｃ ｍ−ｊ］を厚さ０．
５ｕｍ，ＭＯＶＰＥによりエビタキシャル成長する． 最後に全体の厚さが１２０μｍ程度になるまで研磨し、
Ｐ型半導体側、およびｎ型半導体基板開の電極１０を真
空蒸着法により形成し、アニーリングした後、個々の半
導体レーザにへき開分離し、全加工を終了し、第３図に
示す半導体レーザが出来上がる． なお、第２図と第３図に示す実施例において、Ｆｅドー
ピング高抵抗ＩｎＰ層１２とｐ型ＩｎＰ１６．２０．２
３のメサの部分が接している場合およびＴ ｉドーピン
グ高抵抗ＩｎＰ層１５とｎ型ＩｎＰ層１８．２４のメサ
部分が接している場合も含まれる． 次に第４図に示す半導体レーザを得るための工程を説明
する．まず、＜１００）面の出たＳドーピングｎ型１ｎ
Ｐ基板１１上にＭＯＶＰＢを用いて、ｓｉドーピングｎ
型ＩｎＰ層１８［ｎ＝ｌｘ１ ０ ”ｃ ｍ−’］を厚
さｌμｍ、発光波長１．５５μｍのバンドギャップを有
するＩｎＧａＡｓＰ活性層１９を厚さ０．１５μｍ，Ｚ
ｎドーピングｐ’ＪＩｎＰ層２０ ［ｐ＝ＩＸＩＯ”ｃ
ｍ−’］を厚さｌ ．５，ｕｍ，Ｚｎドーピングｐ型１
ｎＧａＡｓＰコンタクト層１７ ［ｐ＝ＩＸ１０”ｃ
ｍ−’］を厚さ０．５μｍ、それぞれ連続的にエビタキ
シャル成長する． 次に、ＣＶＤ技術およびフォトリソグラフィーの手法に
より＜０１１＞方向に厚み約２０００人、＠２μｍのＳ
１ ０ ｘストライプ状マスクを３００μｍＷｉ隔で
形成する．その後、化学エッチングによりｐ型１ ｎＧ
ａＡｓＰコンタクト層１７、ｐ型ＩｎＰ層２０、Ｉ ｎ
ＧａＡｓＰ活性層１９、ｎ型ＩｎＰ層１８をメサストラ
イプの高さが３．５μｍになるようにエッチングする． さらに、Ｓｉｆｔストライプ状マスクを残したまま、メ
サストライプの凹部分に鉄（Ｆｅ）ドーピング高抵抗Ｉ
ｎＰ層１２を厚さ１．５μｍ、Ｓ１ドーピングｎ型１ｎ
Ｐ層１３［ｎ＝４Ｘ１ ０ ”ｃ ｍ−’］を厚さ０．
４μｍ，Ｚｎドーピングｐ型１ｎＰ層１４ ［ｐ＝７Ｘ
１０Ｉ７ｃｍ−’］を厚さ０．４μｍ、チタン（Ｔｉ）
ドーピング高低？ＩｎＰ層１５を厚さ１．２ｔｔｍをＭ
、ＯＶＰＥにｌより全体が平坦になるように選択エビタ
キシャル成長する．Ｓｉｎ２ストライプ状マス・クを弗
化アンモニウム■により除去した後、全体の厚さが１２
０μｍ程度になるまで研磨し、ｐ型半導体側、およびｎ
型半導体基板開の電極１０を真空蒸着により形成し、ア
ニーリングした後、個々の半導体レーザにへき開分離し
、全加工を終了し、第４・．図に示す半導体レーザが出
来上がる． 以上に説明した高抵抗半樺体層埋め込み型半導体レーザ
をＩｎＰ系長波長半導体レーザに適用すれば、活性層以
外を流れる無効電流が殆ど無く、ｐ−ｎ接合をブロック
層に用いたＶＳＢ型（Ｖ−ｇｒｏｏｖｅｄ Ｓｕｂｓｔ
ｒａｔｅ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕ
ｒｅ ｌａｓｅｒＳ）やＤＣ−ＰＢＨ型（Ｄｏｕｂｌｅ
Ｃｈａｎｎｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅ
ｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｌａｓｅｒｓ）と同程度
の１０ｍＡ前後のしきいＭ電流、および３０％前後の片
面外部微分量子効率が得られる． 更に、厚さ２〜３μｍの高抵抗半導体層を電流ブロック
層に用いているゆえ、寄生容量は、４〜５ＰＦで、数ギ
ガビット毎秒（Ｇｂ／ｓｅｃ）クラスの光通信システム
用光源として実用的に十分使用できる． なお、上述の実施例においては、基板を半絶縁性半導体
にしても実現可能であり、また、材料系をＧａＡｓ系に
しても実現可能であり、ＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅ
ｄ Ｆｅｅｄ Ｂａｃｋ）にしても実現可能であり、活
性領域を量子井戸構逍にしても実現可能である． （発明の効果） 以上詳細に説明したように、本発明は、電子および正孔
を別々に半絶縁性半導体層の深い準位にトラップしてい
るので低しきい値電流、高い外部微分量子効率、超高速
変調特性を有する高抵抗半導体層埋め込み型半導体レー
ザを実現できる効果がある． 更に、本発明では、深い電子トラップ準位を有する半絶
縁性半導体層はｎ型半導体層で囲み、深い正孔トラップ
準位を有する半絶縁性半導体層はＰ型半導体層で囲んで
いるので漏れ電流を防ぎ、低しきい値電流、高い外部微
分量子効率、超高速変調特性を実現できる効果がある．
ブロック層のエネルギーバンド図が示されている． ｎ聖クラッド層から注入される電子は、深い電子捕獲準
位を有する半絶縁性半導体層により捕獲され、Ｐ型クラ
ッド層から注入される正孔は深い正孔捕獲準位を有する
半絶縁性半導体層により捕獲されるため電子と正孔の再
結合が抑制される．また、第６図（ｂ）には上記電流ブ
ロック層のエネルギーバンド図が示されている． 深い電子捕獲準位を有する半絶縁性半導体層がｎ型半導
体層で囲まれているので、半絶縁性半導体層の深い準位
に捕獲された電子に正孔が再結合することはない。また
、深い正孔捕獲準位を有する半絶縁性半導体層はｐ型半
導体で囲まれているので、半絶縁性半導体層の深い準位
に捕獲された正孔に電子が再結合することはない．更に
、深い電子捕獲準位を有する半絶縁性半導体層と深い正
孔捕獲準位を有する半絶縁性半導体層の間に挿入された
ｎ型半導体層とｐ型半導体層は、広い面積で接している
が、ｎ型半導体層は、ｎ型クラッド層もしくはｎ型基板
と半絶縁性半導体層を挟んでいるため電子がｎ型半導体
層に供給されることはなく、一方、ρ型半募体層はｐ型
クラッド層またはｐ型キャップ層と半絶縁性半導体層を
挟んでいるので正孔がＰ型半導体層へ供給されることは
なく、このｐ−ｎ結合において電流が流れることはない
． 以上述べたように、本発明による高抵抗層埋め込み型半
導体レーザにおいては、漏れ電流が殆どなく活性層にお
いて注入電流が有効に光に変換されるため、低しきい値
電流、高い外部微分量子効率、高い光出力を期待するこ
とができる．（実施例） 次に本発明について図面を参照して説明する．第１図は
本発明の一実施例を示す断面図である．本実施例におい
ては、長波長系材料である燐化インジウム（ＩｎＰ）系
材料の例について説明する．本梢遣の半導体レーザは次
の工程を経て得られる．まず、（１００）面の出た硫黄
（Ｓ）ドーピングｎ型１ｎＰ基板１１上に有機金属気相
戒長法（ＭＯＶＰＥ）を用いて、シリコン（Ｓｉ）ドー
ピングｎ型１ｎＰ層１８ ［ｎ＝ＩＸ１０”ｃｍ−’］
を厚さ１μｍ．発光波長１．５５μｍのバンドギャップ
を有するインジウム・ガリウム・ひ素・燐（ Ｉ ｎＧ
ａＡｓ Ｐ）活性層１９を厚さ０．１５μｍ、亜鉛（Ｚ
ｎ）ドーピングｐ型１ｎＰ１２０［Ｐ＝ＩＸ１０”ｃｍ
−’］を厚さ１．５μｍ、Ｚｎドーピングｐ型１ ｎＧ
ａＡｓＰコンタクト層１ ７ ［ｐ＝Ｉ Ｘ １ ０”
ｃｍ−’］を厚さＯ．’Ｂｚｍ、それぞれ連続的にエビ
タキシャル或長ずる．次に、ＣＶＤ技術およびフォトリ
ソグラフィーの手法により、＜０１１＞方向に厚み約２
０００人、幅２μｍのＳ ｉ Ｏ ２ストライプ状マス
クを３００μｍ間隔で形成する．その後、化学エッチン
グによりｐ型１ｎＧａＡｓＰコンタクト層１７、ｐ型Ｉ
ｎＰ層２０，ＩｎＧａＡｓＰ活性層１９、ｎ型１ｎＰ層
１８をメサストライプの高さが３．５μｍになるように
エッチングする．さらに、Ｓｌｏ２ストライグ状マスク
を残したまま、メサストライプの凹部分に鉄（Ｆｅ）ド
ーピング高抵抗ＩｎＰ層１２を厚さ１．５μｍ、チタン
（Ｔｉ）”ドーピング高紙抗ＩｎＰ層１５を厚さ２．０
μｍをＭＯＶＰＥにより全体が平坦になるように選択エ
ビタキシャル成長する，Ｓｔｏｗストライプ状マスクを
弗化アンモニウムにより除去した後、全体の厚さが１２
０μｍ程度になるまで研磨し、ｐ型半導体側、およびｎ
型半導体基板側の電極１０を真空蒸着法により形成し、
アニーリングした後、個々の半導体レーザにへき開分離
し、全加工を終了し、第１図に示す半導体レーザが出来
上がる． 第２図〜第４図には、上記した電流ブロックの電子捕獲
のための半絶縁性半導体層をｎ型半導体層とのみ接し、
正孔捕獲のための半絶縁性半導体層をＰ型半導体層との
み接するように構成された実施例の断面図が示されてい
る． 第２図に示す半導体レーザは次のようにして得られる．
即ち、（１００）面の出たＳドーピングｎ型１ｎＰ基板
１１上にＭＯＶＰＥを用いて、Ｓｉ ドーピ・ングｎ型
１ｎＰ層１８［ｎ＝ＩＸ１ ０ ”ｃ ｍ−’］を厚さ
１μｍ、発光波長１．５５μｍのバンドギャップを有す
るＩ ｎＧａＡｓＰ活性層１９を厚さ０．１５μｍ，Ｚ
ｎドーピングｐ型１ｎＰ層２０ ［ｐ＝ＩＸ１０”ｃｍ
−’］を厚さ０，１μｍ、それぞれ連続的にエビタキシ
ャル戒長ずる． 次に、ＣＶＤ技術およびフォトリソグラフィーの手法に
より、＜０１１＞方向に厚み約２０００人、幅２μｍの
Ｓ ｉ ０ ２ストライプ状マスクを３００μｍ間隔で
形或する．その後、化学エッチングにより厚み０．１μ
ｍのｐ型１ｎＰ層２０、Ｉ ｎＧａＡｓＰ活性層１９、
ｎ型１ｎＰ層１８をメサストライプの高さが１．５μｍ
になるようにエッチングする． さらに、Ｓｉ０２ストライプ状マスクを残したまま、メ
サストライプの凹部分にＦｅドーピング高抵抗ＩｎＰ層
１２を厚さ１．５μｍ，Ｓｉドーピングｎ型１ｎＰ層１
３ ［ｎ＝４ｘｌＯ”ｃｍ−’］を厚さ０．４，ｕｎ，
ＺｎドーピングＰ型１ｎＰ層１４ ［ｐ＝７Ｘ１０ｌ７
ｃｍ−’］を厚さ０．４μｍ、ＴＩドーピング高抵抗Ｉ
ｎＰ層１５を厚さ１．２μｍＭＯＶＰＥにより選択エビ
タキシャル成長する，ＳｉＯ２ストライプ状マスクを弗
化アンモニウムにより除去した後、厚さ０．１μｍのｐ
型ＩｎＰ層２０上、およびＴｉドーピング高抵抗ＩｎＰ
層１５上に厚さ２．５μｎのＺｎドーピングｐ型１ｎＰ
層１６ ［ｐ＝７ｘ１０”ｃｍ−’］を表面が平坦にな
るようにＭＯＶＰＥによりエビタキシャル成長し、続い
て、ＺｎドーピングＰ型Ｉ ｎＧａＡｓＰコンタクト層
１７［ｐ＝ＩＸ１ （） ｌｅ ｃ ｍ − ＊ ］を
厚さ０．５μｍＭＯＶＰＨによりエビタキシャル成長す
る． 最後に全体の厚さが１２０μｍ程度になるまで研磨し、
ρ型半導体側およびｎ型半導体基板開のｔｌｉｌＯを真
空蒸着法により形成し、アニーリングした後、個々の半
導体レーザにへき開分離し、全加工を終了し、第２図に
示す半導体レーザが出き上がる． 次に第３図に示す半導体レーザは次のように得られる．
まず、（１００）面の出たＺｎドーピングｐ型ＩｎＰ基
板２１上にＭＯＶＰＥを用いて、Ｚｎドーピングｐ型１
．ｎ Ｐ層２３ ［ｐ＝ＩＸ１ ０ ”Ｃ ｍ−’］
を厚さ１ μｍ，発光波長１．５５μｍのバンドギャッ
プを有するＩ ｎＧａＡｓＰ活性層ｌ９を厚さ０．１５
μｍ，Ｓｉドーピングｎ型１ｎＰ層２４ ［ｎ＝１ｘｌ
０１８ｃｍ−’］を厚さ０．１μｍ、それぞれ連続的に
エビタキシャル或長する． 次に、ＣＶｐ技術およびフォトリソグラフィーの手法に
より、＜０１１＞方向に厚み約２０００人、幅２μｍの
Ｓ ｉ ０ ２ストライプ状マスクを３００μｍ間隔で
形成する．その後、化学エッチングにより厚み０．１μ
ｍのｎ型１ｎＰ層２４、ＩｎＧａＡｓＰ活性層１９、ｐ
型ＩｎＰＭ２３をメサストライプの高さが１．５μｍに
なるようにエッチングする． さらに、ＳｉＯ２ストライブ状マスクを残したまま、メ
サストライプの凹部分にＴ１ドーピング高抵抗ＩｎＰ層
１５を厚さ１．５μｍ，Ｚｎドーピングｐ型１ｎＰ層１
４ ［ｐ＝７ｘｌＯ”ｃｍ−”］を厚さ０．４ａｍ，Ｓ
ｉドーピングｎ型１ｎＰ層１３ ［ｎ＝４Ｘ１０”ｃｍ
−”］を厚さ０．４，ｕｍ、Ｆｅドーピング高抵抗Ｉｎ
Ｐ層１２を厚さ１．２μｍ，ＭＯＶＰＥにより選択エビ
タキシャル成長する，ｓｔｏｗストライプ状マスクを弗
化アンモニウムに・より除去した後、厚さ０．１μｍの
ｎ型ＩｎＰ層２４上、およびＦｅドーピング高抵抗Ｉｎ
Ｐ層１２上に厚さ２．５μｍのＳｉドーピングｎ型Ｉｎ
Ｐ層１８ ［ｎ＝ＩＸ１０”ｃｍ−’］を表面が平坦に
なるようにＭＯＶＰＥによりエビタキシャル成長し、続
いて、Ｓｉドーピングｎ型Ｉ ｎＧａＡｓＰコンタクト
層２２ ［ｎ＝ＩＸ１ ０ ”ｃ ｍ−ｊ］を厚さ０．
５ｕｍ，ＭＯＶＰＥによりエビタキシャル成長する． 最後に全体の厚さが１２０μｍ程度になるまで研磨し、
Ｐ型半導体側、およびｎ型半導体基板開の電極１０を真
空蒸着法により形成し、アニーリングした後、個々の半
導体レーザにへき開分離し、全加工を終了し、第３図に
示す半導体レーザが出来上がる． なお、第２図と第３図に示す実施例において、Ｆｅドー
ピング高抵抗ＩｎＰ層１２とｐ型ＩｎＰ１６．２０．２
３のメサの部分が接している場合およびＴ ｉドーピン
グ高抵抗ＩｎＰ層１５とｎ型ＩｎＰ層１８．２４のメサ
部分が接している場合も含まれる． 次に第４図に示す半導体レーザを得るための工程を説明
する．まず、＜１００）面の出たＳドーピングｎ型１ｎ
Ｐ基板１１上にＭＯＶＰＢを用いて、ｓｉドーピングｎ
型ＩｎＰ層１８［ｎ＝ｌｘ１ ０ ”ｃ ｍ−’］を厚
さｌμｍ、発光波長１．５５μｍのバンドギャップを有
するＩｎＧａＡｓＰ活性層１９を厚さ０．１５μｍ，Ｚ
ｎドーピングｐ’ＪＩｎＰ層２０ ［ｐ＝ＩＸＩＯ”ｃ
ｍ−’］を厚さｌ ．５，ｕｍ，Ｚｎドーピングｐ型１
ｎＧａＡｓＰコンタクト層１７ ［ｐ＝ＩＸ１０”ｃ
ｍ−’］を厚さ０．５μｍ、それぞれ連続的にエビタキ
シャル成長する． 次に、ＣＶＤ技術およびフォトリソグラフィーの手法に
より＜０１１＞方向に厚み約２０００人、＠２μｍのＳ
１ ０ ｘストライプ状マスクを３００μｍＷｉ隔で
形成する．その後、化学エッチングによりｐ型１ ｎＧ
ａＡｓＰコンタクト層１７、ｐ型ＩｎＰ層２０、Ｉ ｎ
ＧａＡｓＰ活性層１９、ｎ型ＩｎＰ層１８をメサストラ
イプの高さが３．５μｍになるようにエッチングする． さらに、Ｓｉｆｔストライプ状マスクを残したまま、メ
サストライプの凹部分に鉄（Ｆｅ）ドーピング高抵抗Ｉ
ｎＰ層１２を厚さ１．５μｍ、Ｓ１ドーピングｎ型１ｎ
Ｐ層１３［ｎ＝４Ｘ１ ０ ”ｃ ｍ−’］を厚さ０．
４μｍ，Ｚｎドーピングｐ型１ｎＰ層１４ ［ｐ＝７Ｘ
１０Ｉ７ｃｍ−’］を厚さ０．４μｍ、チタン（Ｔｉ）
ドーピング高低？ＩｎＰ層１５を厚さ１．２ｔｔｍをＭ
、ＯＶＰＥにｌより全体が平坦になるように選択エビタ
キシャル成長する．Ｓｉｎ２ストライプ状マス・クを弗
化アンモニウム■により除去した後、全体の厚さが１２
０μｍ程度になるまで研磨し、ｐ型半導体側、およびｎ
型半導体基板開の電極１０を真空蒸着により形成し、ア
ニーリングした後、個々の半導体レーザにへき開分離し
、全加工を終了し、第４・．図に示す半導体レーザが出
来上がる． 以上に説明した高抵抗半樺体層埋め込み型半導体レーザ
をＩｎＰ系長波長半導体レーザに適用すれば、活性層以
外を流れる無効電流が殆ど無く、ｐ−ｎ接合をブロック
層に用いたＶＳＢ型（Ｖ−ｇｒｏｏｖｅｄ Ｓｕｂｓｔ
ｒａｔｅ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕ
ｒｅ ｌａｓｅｒＳ）やＤＣ−ＰＢＨ型（Ｄｏｕｂｌｅ
Ｃｈａｎｎｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅ
ｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｌａｓｅｒｓ）と同程度
の１０ｍＡ前後のしきいＭ電流、および３０％前後の片
面外部微分量子効率が得られる． 更に、厚さ２〜３μｍの高抵抗半導体層を電流ブロック
層に用いているゆえ、寄生容量は、４〜５ＰＦで、数ギ
ガビット毎秒（Ｇｂ／ｓｅｃ）クラスの光通信システム
用光源として実用的に十分使用できる． なお、上述の実施例においては、基板を半絶縁性半導体
にしても実現可能であり、また、材料系をＧａＡｓ系に
しても実現可能であり、ＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅ
ｄ Ｆｅｅｄ Ｂａｃｋ）にしても実現可能であり、活
性領域を量子井戸構逍にしても実現可能である． （発明の効果） 以上詳細に説明したように、本発明は、電子および正孔
を別々に半絶縁性半導体層の深い準位にトラップしてい
るので低しきい値電流、高い外部微分量子効率、超高速
変調特性を有する高抵抗半導体層埋め込み型半導体レー
ザを実現できる効果がある． 更に、本発明では、深い電子トラップ準位を有する半絶
縁性半導体層はｎ型半導体層で囲み、深い正孔トラップ
準位を有する半絶縁性半導体層はＰ型半導体層で囲んで
いるので漏れ電流を防ぎ、低しきい値電流、高い外部微
分量子効率、超高速変調特性を実現できる効果がある．
第１図は本発明による高抵抗半＠体埋め込み型半導体レ
ーザの一実施例のｍ遺を示す断面図、第２図〜第４図は
本発明による高抵抗半導体層埋め込み型半導体レーザの
他の実施例の構造を示す断面図、第５図（ａ）はｎ型半
導体層、深い電子トラ゛■ツ゛プ準“位を有する半絶縁
性半導体層、ｐ型半導体層が接し、これに順バイアスが
がけられたときのバンド＃Ｉ造を示す図、第５図（ｂ）
はｎ型半導体層、深い正孔トラップ準位を有する半絶縁
性半導体層、ｐ型半導体層が接し、これに順バイアスが
かけられたときのバンド＃Ｉ造を示す図、第６図（ａ）
はｎ型半導体層、深い電子トラップ準位を有する半絶縁
性半導体層、深い正孔トラップ準位を有する半絶縁性半
導体層、Ｐ型半導体層が接したときのバンド＃ｌ造を示
す図、第６図（ｂ）はｎ型半導体層、深い電子トラップ
準位を有する半絶縁性半導体層、ｎ型半導体層、ｐ型半
導体層、深い正孔トラップ準位を有する半絶縁性半導体
層、ｐ型半導体層が接したときのバンド梢造を示す図、
第７図は従来の高抵抗′ｒ４流ブロック層を有する半導
体レーザの梢造を示す断面図である．１０・・・電極、
１１・・・ｎ型ＩｎＰ基板、１２・・・Ｆｅドーピング
高抵抗ＩｎＰ層、１３・・・ｎ型ＩｎＰ層、１ ４ ・
・ｐ型１ｎＰ層、１５・ＴＩドーピング高抵抗１ｎＰ、
１ ６ ・ｐ型１ｎＰ層、１ ７ −＝ ｐ型１ｎＧａ
ＡｓＰコンタクト層、１ ８ ・ｎ型ＩｎＰ層、１９・
ＩｎＧａＡｓＰ活性層、２ ０ ・Ｐ型ＩｎＰ層、２
１−ｐ型１ｎＰ基板、２２・・・ｎ型Ｉ ｎＧａＡｓ
Ｐ：Ｆンタクト層、２ ３−ｐ型ＩｎＰ層、２４・・・
ｎ型１ｎＰ層、４０・・・半導体基板、４１・・・第１
のクラッド層、４２・・・活性層、４３・・・第２のク
ラッド層、４４・・・高抵抗半導体層、４５・・・コン
タクト層、４６・・・絶縁膜、４７・・・電極、４８・
・・電極． 」 第３図 ８己Ｌ’港位 第５図（Ｑ） よ１Ｌ 第５図 （ｂ） 第６図 （ＣＩ） 正孔 第６図 （ｂ）
ーザの一実施例のｍ遺を示す断面図、第２図〜第４図は
本発明による高抵抗半導体層埋め込み型半導体レーザの
他の実施例の構造を示す断面図、第５図（ａ）はｎ型半
導体層、深い電子トラ゛■ツ゛プ準“位を有する半絶縁
性半導体層、ｐ型半導体層が接し、これに順バイアスが
がけられたときのバンド＃Ｉ造を示す図、第５図（ｂ）
はｎ型半導体層、深い正孔トラップ準位を有する半絶縁
性半導体層、ｐ型半導体層が接し、これに順バイアスが
かけられたときのバンド＃Ｉ造を示す図、第６図（ａ）
はｎ型半導体層、深い電子トラップ準位を有する半絶縁
性半導体層、深い正孔トラップ準位を有する半絶縁性半
導体層、Ｐ型半導体層が接したときのバンド＃ｌ造を示
す図、第６図（ｂ）はｎ型半導体層、深い電子トラップ
準位を有する半絶縁性半導体層、ｎ型半導体層、ｐ型半
導体層、深い正孔トラップ準位を有する半絶縁性半導体
層、ｐ型半導体層が接したときのバンド梢造を示す図、
第７図は従来の高抵抗′ｒ４流ブロック層を有する半導
体レーザの梢造を示す断面図である．１０・・・電極、
１１・・・ｎ型ＩｎＰ基板、１２・・・Ｆｅドーピング
高抵抗ＩｎＰ層、１３・・・ｎ型ＩｎＰ層、１ ４ ・
・ｐ型１ｎＰ層、１５・ＴＩドーピング高抵抗１ｎＰ、
１ ６ ・ｐ型１ｎＰ層、１ ７ −＝ ｐ型１ｎＧａ
ＡｓＰコンタクト層、１ ８ ・ｎ型ＩｎＰ層、１９・
ＩｎＧａＡｓＰ活性層、２ ０ ・Ｐ型ＩｎＰ層、２
１−ｐ型１ｎＰ基板、２２・・・ｎ型Ｉ ｎＧａＡｓ
Ｐ：Ｆンタクト層、２ ３−ｐ型ＩｎＰ層、２４・・・
ｎ型１ｎＰ層、４０・・・半導体基板、４１・・・第１
のクラッド層、４２・・・活性層、４３・・・第２のク
ラッド層、４４・・・高抵抗半導体層、４５・・・コン
タクト層、４６・・・絶縁膜、４７・・・電極、４８・
・・電極． 」 第３図 ８己Ｌ’港位 第５図（Ｑ） よ１Ｌ 第５図 （ｂ） 第６図 （ＣＩ） 正孔 第６図 （ｂ）
Claims (2)
- （１）半導体基板上に、一導電型の第１のクラッド層、
活性層、前記第１のクラッド層とは反対導電型の第２の
クラッド層を少なくとも含む２重ヘテロ構造半導体レー
ザであって、前記活性層を含むストライプ状のメサと、
このメサの両側に設けられた電流ブロック層を有し、前
記電流ブロック層が少なくとも電子を捕獲する深い準位
を有する半絶縁性半導体層および正孔を捕獲する深い準
位を有する半絶縁性半導体層を含むことを特徴とする高
抵抗半導体層埋め込み型半導体レーザ。 - （２）前記電流ブロック層の電子を捕獲する深い準位を
有する半絶縁性半導体層はｎ型半導体層とのみ接し、正
孔を捕獲する深い準位を有する半絶縁性半導体層はｐ型
半導体層とのみ接するように形成されて成ることを特徴
とする請求項１記載の高抵抗半導体層埋め込み型半導体
レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189550A JP2550714B2 (ja) | 1989-07-21 | 1989-07-21 | 高抵抗半導体層埋め込み型半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189550A JP2550714B2 (ja) | 1989-07-21 | 1989-07-21 | 高抵抗半導体層埋め込み型半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353582A true JPH0353582A (ja) | 1991-03-07 |
| JP2550714B2 JP2550714B2 (ja) | 1996-11-06 |
Family
ID=16243197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189550A Expired - Fee Related JP2550714B2 (ja) | 1989-07-21 | 1989-07-21 | 高抵抗半導体層埋め込み型半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550714B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005117217A1 (ja) | 2004-05-26 | 2005-12-08 | Nippon Telegraph And Telephone Corporation | 半導体光素子及びその製造方法 |
| JP2008127724A (ja) * | 2006-11-24 | 2008-06-05 | Toyota Industries Corp | エアジェット織機の圧縮空気異常検出方法 |
| JP2013182976A (ja) * | 2012-03-01 | 2013-09-12 | Mitsubishi Electric Corp | 埋め込み型光半導体素子 |
| JP2016031970A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | 光半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230387A (ja) * | 1985-04-05 | 1986-10-14 | Fujitsu Ltd | 埋込型半導体レ−ザ |
| JPS61290790A (ja) * | 1985-06-18 | 1986-12-20 | Fujitsu Ltd | 発光素子の製造方法 |
| JPH0349282A (ja) * | 1989-07-17 | 1991-03-04 | Sumitomo Electric Ind Ltd | 半導体発光装置 |
-
1989
- 1989-07-21 JP JP1189550A patent/JP2550714B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230387A (ja) * | 1985-04-05 | 1986-10-14 | Fujitsu Ltd | 埋込型半導体レ−ザ |
| JPS61290790A (ja) * | 1985-06-18 | 1986-12-20 | Fujitsu Ltd | 発光素子の製造方法 |
| JPH0349282A (ja) * | 1989-07-17 | 1991-03-04 | Sumitomo Electric Ind Ltd | 半導体発光装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005117217A1 (ja) | 2004-05-26 | 2005-12-08 | Nippon Telegraph And Telephone Corporation | 半導体光素子及びその製造方法 |
| EP1750336A1 (en) * | 2004-05-26 | 2007-02-07 | Nippon Telegraph and Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
| CN100421321C (zh) * | 2004-05-26 | 2008-09-24 | 日本电信电话株式会社 | 半导体光元件及其制造方法 |
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
| EP1750336A4 (en) * | 2004-05-26 | 2010-08-11 | Nippon Telegraph & Telephone | OPTICAL SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR |
| JP2008127724A (ja) * | 2006-11-24 | 2008-06-05 | Toyota Industries Corp | エアジェット織機の圧縮空気異常検出方法 |
| JP2013182976A (ja) * | 2012-03-01 | 2013-09-12 | Mitsubishi Electric Corp | 埋め込み型光半導体素子 |
| JP2016031970A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | 光半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2550714B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| US20210408767A1 (en) | O-band silicon-based high-speed semiconductor laser diode for optical communication and its manufacturing method | |
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0353582A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2780337B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP2738040B2 (ja) | 半導体発光装置 | |
| JP2550718B2 (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JPH0537084A (ja) | 半導体レーザ装置 | |
| JPS6237913B2 (ja) | ||
| JP4786802B2 (ja) | 半導体レーザの製造方法、光変調器の製造方法、および光変調器付半導体レーザの製造方法 | |
| JPH01241886A (ja) | 半導体レーザ | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2716717B2 (ja) | 半導体レーザ素子 | |
| JPS63177485A (ja) | 半導体レ−ザ | |
| JPH0239483A (ja) | 半導体レーザダイオードとその製造方法 | |
| JPS63122190A (ja) | 半導体発光装置の製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS62193189A (ja) | 半導体発光装置 | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 | |
| JPS5884485A (ja) | 埋め込みヘテロ構造半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |