JPH0353285Y2 - - Google Patents

Description

【考案の詳細な説明】

考案の技術分野 本考案は応答性確認装置に関する。更に具体的
に言うならば本考案は、制御装置が種々な機能を
実際に制御したことを確認するために被制御装置
を間接的にテストすることに関する。 制御装置は、被制御装置の機能を開始させる信
号を生じる。安全性及び他の目的から、この制御
されつつある機能が実際に制御信号に応答してい
ることを制御装置が確認できることが望ましい。 背景技術 従来において、機能が正しく動作していること
を表わす直接的帰還信号が与えられた時に制御装
置は機能の開始を感知することができた。しかし
ながら多くの場合、確認を与えるためには特別な
信号を供給することが必要であつた。しかしなが
ら、他の機能の動作が成功したことに依存する或
るいくつかの機能がある。第２の機能は、制御装
置によつてタイミング及び同様な目的のために用
いられる或る信号を供給することができる。 考案の概略 本考案の応答性確認装置は、 モータ及びこのモータの回転を示す信号を供給
するために前記モータに結合された信号発生器を
有する動作装置と、 この動作装置に電源装置を接続／遮断するため
の安全リレーと、 前記モータを選択的に制御するために前記安全
リレーと前記モータ間に結合されたスイツチと、 前記安全リレー及び前記スイツチを動作させる
ように制御信号を供給し、前記信号発生器からの
出力信号を検出してエラーと判定した場合、前記
動作装置の動作を禁止するための信号を前記動作
装置に供給するコントローラとを備えたものであ
る。 上記動作装置はタイミング・パルスの発生とい
う第１動作を行ない、そしてスイツチ手段は第２
動作を行なう。これらが機能することは制御装置
により制御され、第２動作が機能することは第１
動作が成功裡に機能したことに依存しそして第２
動作はこれの機能時に、感知可能なエミツタ信号
即ちタイミング・パルスを生じる。制御装置は、
第１動作を終了しそして第２動作を開始し、次い
で、第２動作の結果を感知することにより、第１
動作が制御装置に応答したか否かを調べる。もし
も第２動作が機能していることを示す結果が感知
されると、第１動作が制御装置に応答しなかつた
ことが判明する。即ち、第１動作が制御装置に応
答しなかつたことを示す結果を第２動作が生じる
か否かを調べる。 従来は、被検査装置とは別の検査用回路ループ
を設けていた。即ち被検査装置の構成要素に動作
モニタ手段をとりつけ、被検査装置とは別個の検
査用回路ループにより動作モニタ手段の出力を調
べていたので回路が複雑になりそしてコストも高
かつた。本考案は、被検査装置の通常動作で用い
る信号即ち動作制御用のタイミング・パルスを検
査用として兼用することにより従来の問題点を解
決する。 実施例の説明 第１図において装置１２はモータ１４を有しこ
のモータはスイツチ１５により制御されそしてカ
ム１６を駆動し、そしてこのカム１６はスイツチ
１７を動作する。 装置１２及び電源１１の間に安全リレー１０１
が接続されている。安全リレー１０１が閉じてい
ると、装置１２内の電力を要する種々な装置１９
へそしてモータ１４を制御するスイツチ１５へ電
力が供給される。モータ１４は例えばプリンタ若
しくは被写機のドラム・モータでありそしてスイ
ツチ１７は、タイミング確立のためにタイミング
円板と共に働いてエミツタ信号を装置１２から入
力レジスタ１０２を介して制御装置１０へ与え
る。制御装置１０には出力レジスタ１０３が設け
られている。 出力レジスタ１０３の１ビツトＲは駆動装置１
３を介して安全リレー１０１を働らかす。他のビ
ツトＭはモータ・スイツチ１５を制御する。これ
はトライアツク、リレー等でよい。他のビツト
は、動作装置が通常の状態で動作し得ることを表
わすラン信号及び装置の動作を停止させる動作禁
止信号を与える。 入力レジスタ１０２及び出力レジスタ１０３は
制御装置１０から分離されることは必ずしも必要
でなく、これらは制御装置におけるフラグ・レジ
スタ及び出力端を形成する。 装置１２は、例えば、光導電性表面を駆動する
モータ１４に加えて融着装置、ランプ等の電力を
要する種々な装置を有する複写機であり、そして
光導電性表面若しくはドラムの制御のためにこれ
の位置に従つてエミツタ信号がスイツチ１７から
発生される。 本考案においては、装置１２に電力を供給する
ための安全リレー１０１が出力レジスタ１０３を
介して制御装置１０の制御のもとにあることを制
御装置１０が間接的に確認する。主に制御装置は
安全リレーを開き電源１１から装置１２に至る電
力供給を停止する。次いで、制御装置１０は、モ
ータ１４へのスイツチ１５を閉じる信号を与え、
そして安全リレー１０１が本当に開かれたか否か
を調べるためにスイツチ１７からのエミツタ信号
を感知する。もしもモータ１４へ供給したカム１
６の回転に基づくエミツタ信号の変化があるなら
ば即ち次々とエミツタ信号が生じるならば、モー
タ１４は電源１１に接続されており、そして安全
リレー１０１が制御装置１０からの制御装置に応
答しなかつたものとする。 本考案の附加的な特徴は、モータ・テストを含
み、ここではスイツチ１７からのエミツタ信号が
変化しているかそしてカク１６の動きを示してい
るかどうかを調べるために安全リレー１０１を閉
じそしてモータ・スイツチ１５を開く。 第２図は上述のテストを行うための種々の制御
状態を示す。装置はアイドル状態から開始し、そ
して開始ボタンが押される時に状態１に進み、こ
こでリレー・ビツト即ちフリツプ・フロツプがセ
ツトされsRそしてモータ制御ビツトがリセツト
されるrM。又、エミツタ信号の変化を調べるこ
とに用いられるエミツタ・フリツプ・フロツプが
セツトされsEM、そしてRELAYOKフラグがリ
セツトされるrROK。適切な遅延の後、もしもエ
ミツタ信号の変化がなければ、装置は状態３に進
み、ここでリレー制御ビツトがリセツトされrR
そしてモータ・ビツトがセツトされるsM。また、
もしもエミツタ信号の変化が生じなければ、装置
は状態７に進みここでRELAYOKフラグがセツ
トされそしてモータ制御ビツトがリセツトされる
rR。 さらに、もしもエミツタ信号の変化が生じなけ
れば、装置は状態５に進みリレー制御ビツトがセ
ツトされるsR。 状態１，３，７及び５においてもしもエミツタ
信号の変化が生じるならば（第２図でECで示さ
れている）、装置はエラー状態である状態０に進
む。もしも装置が状態５に進みそしてエミツタ信
号の変化が生じなければ、装置は状態４即ちラン
状態に進む。エラー状態０において、装置１２
（第１図）の動作は禁止され、一方ラン状態４に
おいては装置の通常動作が行なわれる。 第３図は、第２図に示した諸状態に亘り装置を
循環させるための論理回路のダイアグラムであ
る。３つのクロクドJKフリツプ・フロツプ３１
−３３の出力は解読装置３５に接続され、これは
フリツプ・フロツプ３１−３３により決定される
状態の値（番号）を表わす出力信号を発生する。 又、フリツプ・フロツプ３１−３３からの出力
信号は、これらフリツプ・フロツプ３１−３３の
入力端子へ次の状態の情報を与えるためのアン
ド・ゲート及びオア・ゲートに結合される。 クロツク３４はフリツプ・フロツプ３１−３３
への入力信号を調時するための周期的即ちクロツ
ク信号を与え、そしてこのクロツク信号の周期
は、エミツタ信号の変化が生じた際にこの変化を
十分に認識できるだけ長い。排他的オア・ゲート
３６はエミツタ信号の変化が生じたこと即ちエミ
ツタ信号が生じたことを示す出力信号ECを与え
る。この信号及びインバータ３７を経たこれの補
数信号はフリツプ・フロツプ３１−３３の入力ゲ
ートへ結合されている。スタート・フリツプ・フ
ロツプ（開始FF）３８は開始スイツチ３８１に
よりセツトそれそして停止スイツチ３８２により
リセツトされる。スタート・フリツプ・フロツプ
からセツト出力はワン・シヨツト・マルチバイブ
レータOS３９を附勢し、これは短かいパルスを
出しそしてこれはフリツプ・フロツプ３３をセツ
トし、そしてこのエミツタ信号はEMフリツプ・
フロツプ３０EM，FFへの入力を調時する。 ワン・シヨツト・マルチバイブレータ３９からの
出力信号はRELAYOKフリツプ・フロツプ
ROK，FF３１０をリセツトする。 フリツプ・フロツプ３１−３３の初期状態はリ
セツト状態でありそしてこれはエラー状態零を表
わす。８つのうちの１つを選ぶ解読装置３５から
の零状態信号に応答して禁止動作即ち動作禁止信
号を生じるアンド・ゲート３１１は、スタート・
フリツプ・フロツプ３８がセツトされる時のみ条
件付けられる。フリツプ・フロツプ３１−３３は
任意の状態でよく、この場合にはワン・シヨツ
ト・マルチバイブレータ３９からの出力信号はフ
リツプ・フロツプ３３をセツトすることに加え、
フリツプ・フロツプ３１及び３２をリセツトす
る。しかしながら以下の説明においては、最初フ
リツプ・フロツプ３１−３３はリセツトされてい
るものとする。 開始ボタン即ちスイツチが押されると、スター
ト・フリツプ・フロツプ３８がセツトされそして
フリツプ・フロツプ３１−３３は１状態にされ
る。エミツタ信号の状態はEMフリツプ・フロツ
プ３０に貯蔵される。排他的オア・ゲート３６は
EMフリツプ・フロツプ３０のセツト状態にそし
てエミツタ信号に応答し、その結果エミツタ信号
が値を変えると、排他的オア・ゲート３６は、エ
ミツタ信号に変化があつたことを示す出力信号
ECを生じる。 解読装置３５からの１状態出力信号はリレー・
フリツプ・フロツプ（リレーFF）３１５をセツ
トしそしてモータ・フリツプ・フロツプ（モータ
FF）３１６をリセツトし、そしてこれらは第１
図の安全リレー１０１及びモータ・スイツチ１５
を夫々制御する。 エミツタ信号の変化が生じないと、アンド・ゲ
ートJBは、フリツプ・フロツプ３１のリセツト
状態、フリツプ・フロツプ３３のセツト状態及び
インバータ３７からの出力信号（エミツタ信号の
変化がないことを表わす）により附勢されて、こ
れによりフリツプ・フロツプ３２を次のクロツ
ク・パルスでセツトさせるための信号を生じる。
フリツプ・フロツプ３１及び３３には入力信号が
なく、これは装置を状態３にさせる。解読装置３
５からの状態３の出力信号はリレー・フリツプ・
フロツプ３１５をリセツトしそしてモータ・フリ
ツプ・フロツプ３１６をセツトする。 エミツタ信号の変化がないと、アンド・ゲート
JCは、フリツプ・フロツプ３２からのセツト出
力信号及びインバータ３７からの信号により附勢
される。他のフリツプ・フロツプに変化を起こさ
せる信号がないので装置は状態７に移行する。解
読装置３５からの状態７の出力信号は
RELAYOKフリツプ・フロツプ（ROKFF）３
１０をセツトしそしてモータ・フリツプ・フロツ
プ３１６をリセツトする。 エミツタ信号の変化がないと、オア・ゲート
KBが附勢されて、フリツプ・フロツプ３２を次
のクロツク・パルスでリセツトする。他のフリツ
プ・フロツプは状態を変化せず、その結果装置は
状態５に移行する。状態５に対する解読装置３５
からの出力信号はリレー・フリツプ・フロツプ３
１５をセツトする。 エミツタ信号の変化がない場合次のクロツク・
パルスにおいて、アンド・ゲート３２０（これは
フリツプ・フロツプ３２の状態及びフリツプ・フ
ロツプ３１のセツト状態により附勢される）は、
オア・ゲートKAに信号を与えそしてこの信号は
フリツプ・フロツプ３３を次のクロツクパルスで
リセツトさせる。かくして、装置は状態４にさ
れ、解読装置３５からの出力信号は装置にラン信
号を与える。 もしも状態４を除く先行状態の間に変化するな
らば、フリツプ・フロツプ３１−３３はゲート
KC，KB及びKAにより夫々リセツト状態にされ
る。 状態４においては、KC−フリツプ・フロツプ
のＡ信号は存在せず、その結果状態４においてエ
ミツタの変化信号はフリツプ・フロツプの状態に
影響を与えない。 スタート・フリツプ・フロツプ３８がセツトさ
れそして解読装置３５からの零状態出力信号があ
ると、アンド・ゲート３１１は附勢されて禁止動
作信号を生じる。アンド・ゲート３１１からの出
力信号は２つのアンド・ゲート３１８及び３１９
を条件付け、そしてこれらの他の入力は
RELAYOKフリツプ・フロツプ３１０からのセ
ツト及びリセツト出力信号である。 アンド・ゲート３１８及び３１９は、エラーの性
質を表示する表示装置を駆動する。もしも
RELAYOKフリツプ・フロツプ３１０がセツト
されているならば、アンド・ゲート３１９によ
り、表示装置がモータの故障を表示し、そしても
しもRELAYOKフリツプ・フロツプ３１０がリ
セツトされているならば、アンド・ゲート３１８
により表示装置がリレーの故障を表示する。 リレー・フリツプ・フロツプ３１５及びモー
タ・フリツプ・フロツプ３１６への入力信号は、
又点線で示す入力線を介して制御装置の通常動作
部分から送られる。 第３図に示すハードワイア型の制御装置は次の
点で不利点を有する。即ち、最小のゲートしか必
要としない効率的で且つ状態相互間の転移を防止
するようにハードワイア制御装置を設計すること
が困難であることである。又、このようなハード
ワイア型制御装置は一旦設計されてしまうと新た
な機能を行うために修正を行うことが困難であ
る。要求される状態の数が増大するにつれ、効率
的に設計することの困難性は増え、従つて電子計
算機の助力により設計するとしても制御装置のコ
ストは増大し且つ設計に要する時間が長くなる。
マイクロプロセツサの出現は、大型の逐次に制御
される装置の設計に対する大きな変革を与えた。
ハードワイアの設計をロジツク・フローの設計に
代えたことは、ハードワイア型制御装置では得ら
れなかつたレベル及び範囲の制御態様を実現す
る。マイクロプロセツサを用いる制御装置におけ
る動作シーケンスは、帰還信号及び入力変数に依
存する解読論理装置によるのではなく、プログラ
ムの形の制御装置により決定される。マイクロ・
コンピユウータは、ランダム・アクセス・メモリ
及び読取専用メモリの両方を有する単一チツプ型
マイクロプロセツサであり、制御ロジツクそれ自
体と同じ基板チツプ上に存在する。 マイクロ・コンピユウータを用いる本考案の以
下の実施例の説明を日本電気株式会社製の
NECmicrocom−43／44／45を用いた場合につい
て述べる。これは。４ビツトのアキユムレータ及
び入力フラグ・レジスタ（第１図の入力レジスタ
１０２として働らく）、及び出力レジスタ１０３
として働らく出力ＥポートＥを有する。第１図の
制御装置１０はマイクロ・コンピユウータそれ自
体で具体化される。添付リストはマイクロ・コン
ピユウータ制御装置の説明で使用するインストラ
クシヨンを表わす。 第４図は、本考案を実施するストレート・フオ
ワード型のプログラム実行のフローチヤートを表
わす。以前にターン・オンされていたリレー・ビ
ツト及びモータ・ビツトをターン・オフすること
によりこのプログラムに入る。ステツプ４０にお
いて、エミツタの変化が生じたか否かが調べられ
る。もしもないならば、ステツプ４１は、リレー
をターン・オフしそしてモータをターン・オンす
ることによりリレーのテストを開始する。ステツ
プ４２は、エミツタの変化が生じたか否かを決め
るための或る遅延時間を表わし、これはステツプ
４０及び４１の経過の間カウントを或るテスト値
に歩進若しくは逆歩進することによつて得られ
る。エミツタ変化に対する十分な時間の経過後、
もしもこれが生じたならばステツプ４３は
RELAYOKビツトをセツトしそしてモータをオ
フにする。第２の遅延時間後エミツタ変化がない
ならば、ステツプ４４は、リレーをターン・オン
しそしてエミツタ変化が起きたか否かを調べるた
めに他の遅延時間を与える。もしも起こらなかつ
たらステツプ４５は融着装置をターン・オンす
る。これはこの装置の通常動作の開始を表わす。 例えば複写機の如き装置を制御するためのプロ
グラムは非常に複雑であり、そして各機能は直線
性にプログラムすることはできない。何故なら
ば、タイミングを考慮しなければならないからで
あり、又或る場合にはプログラムの種々な部分が
異なる時に書かれ又種々なプログラマにより作成
されるからである。従つて、複写機の如き装置を
制御する場合、所定の結果を生じる或る機能は一
度に行なわれそして他の機能は別の時に行なわれ
る。このような装置を働らかせるための１つの方
法は、２組みのプログラムを用いることである。
１組のプログラムは入力電力の零交差時に開始さ
れそして入力制御ボタン入力信号条件信号（例え
ば温度）等をモニタする等のルーチン動作々を周
期的に行なう。ドラマの位置に同期して行なわれ
ねばならない機能は主プログラムのインターラプ
ト・プログラムとして行なわれる。即ち、或るエ
ミツタ時刻に、主プログラムは、ドラムがこの特
定なエミツタ・カウントの示す位置にある時にな
される制御ステツプを行なうためにインターラプ
トされる。この動作即ち制御ステツプが終了する
と、再び主プログラムが実行される。このように
してモニター機能及び同様の機能は周期的に行わ
れることができ、そして同期制御機能が必要に応
じて行なわれることができる。プログラム装置に
よるこのような制御については米国特許第
4213190号に示されている。第５図はリレーをテ
ストするプログラムの一部の流れ図であり、そし
てこのプログラムは表１にリストしたプログラム
に対応する。 表１において、１若しくは２バイトでもよい動
作コードと同様にアドレスは16進数文字で表わさ
れている。表１の第３欄はプログラムにより用い
られるラベルである。ソース・コードは第２欄の
オブジエクト・プログラムを生じるのに用いられ
るアセンブリ簡略記憶信号であり、これらの記号
は表で説明されている。コメント欄は種々なイ
ンストラクシヨンの機能を示す。第５図の流れ図
は、或る特定なステツプが開始するアドレスを、
種々なステツプの参照数字として用いる。 第６図はテストの残りの部分を示す流れ図であ
りそして第５図及び表の場合と同じように表
と関連付けらている。

【表】
の零交差でこのルーチンに戻る

【表】

【表】 表 CMB ｎ データ・ポインタによりアドレスされ
るメモリ・ロケーシヨンのｎ番目のビ
ツトとACC（アキユムレータ）のｎ番
目のビツトとを比較し、もしも等しい
ならば次のインストラクシヨンをスキ
ツプする。 INM データ・ポインタによりアドレスされる
メモリ内容を歩進しそしてもしも結果
が零ならば次のインストラクシヨンを
スキツプする。 JCP label 現ページ内でラベルに対応するアド
レスへジヤンプする。 JMP label ラベルに対応する即値バイトにより
指定されるアドレスへジヤンプする。 LDI mn データ・ポインタに即値データ即ち
mn１６をつめ込む。 LDZ ｎ データ・ポインタに0n１６′をつめ込
む。 LI ｎ ACCに即値データ即ちｎ１６′をつめ込
む。 REB ｎ ポートＥのｎ番目のビツトをリセツト
する。 SEB ｎ ポートＥのｎ番目のビツトをセツトす
る。 SMB ｎ データ・ポインタによりアドレスされ
たメモリ・ロケーシヨンのｎ番目のビ
ツトをセツトする。 TMB ｎ データ・ポインタによりアドレスさ
れるメモリ・ロケーシヨンのｎ番目の
ビツトをテストし、そしてこれがセツ
トされていれば次のインストラクシヨ
ンをスキツプする。

【図面の簡単な説明】

第１図は本考案の実施例の概略的配線図、第２
図は第１図の実施例内の制御装置の動作を表わす
動作工程図、第３図は第２図の動作工程を通じて
制御装置の動作を進めるための制御装置の部分を
示す配線図、第４図は本考案を行うに適するプロ
グラムの系統図、第５図及び第６図は実際のプロ
グラムを示す系統図である。 １０……制御装置、１１……電源、１２……装
置、１３……駆動装置、１４……モータ、１５…
…スイツチ、１６……カム、１７……スイツチ、
１９……装置、１０１……安全リレー、１０２…
…入力レジスタ、１０３……出力レジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 モータ及びこのモータの回転を示す信号を供給
   するために前記モータに結合された信号発生器を
   有する動作装置と、 この動作装置に電源装置を接続／遮断するため
   の安全リレーと、前記モータを選択的に制御する
   ために前記安全リレーと前記モータ間に結合され
   たスイツチと、 前記安全リレー及び前記スイツチを動作させる
   ようにそれぞれに供給する制御信号について前記
   安全リレー及び前記スイツチの両者が正常に動作
   するならば、前記信号発生器からの信号を出力し
   ないような前記制御信号の内容及び組合わせをも
   つて前記制御信号を順々に変更して前記安全リレ
   ー及び前記スイツチに供給し、前記信号発生器か
   らの出力信号を検出してエラーと判定した場合、
   前記動作装置の動作を禁止するための信号を前記
   動作装置に供給するコントローラとを備えたこと
   を特徴とする応答性確認装置。