JPH035151B2 - - Google Patents
Info
- Publication number
- JPH035151B2 JPH035151B2 JP58155513A JP15551383A JPH035151B2 JP H035151 B2 JPH035151 B2 JP H035151B2 JP 58155513 A JP58155513 A JP 58155513A JP 15551383 A JP15551383 A JP 15551383A JP H035151 B2 JPH035151 B2 JP H035151B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- turn
- diode
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
［技術分野の説明］
本発明はGTO（ターンオフサイリスタ）のスナ
バ回路に関するものである。
バ回路に関するものである。
［発明の技術的背景とその問題点］
第１図は第２図のゲートターンオフサイリスタ
（以下GTOと記す）のターンオフ初期に発生する
陽極・陰極間電圧波形ａとスナバコンデンサの電
圧波形である。
（以下GTOと記す）のターンオフ初期に発生する
陽極・陰極間電圧波形ａとスナバコンデンサの電
圧波形である。
時刻t0以前まで、GTO１がオンしていて、負
荷には電流IMが通流している。時刻t0からGTO１
がターンオフを開始し、時刻t1でGTO１のオン
電流は約1/10に減衰を完了し、その後テイル電流
としてしばらく流れる。負荷電流IMは時刻t0から
スナバ回路へ移り始め、スナバコンデンサ４を充
電する。時刻t2において、スナバコンデンサ４は
ピーク充電される。電圧Vpeakは主回路の配線
のインダクタンス５分だけでなく、スナバ回路の
配線やスナバコンデンサ４の内部インダクタンス
にも影響される。GTOのターンオフ能力の限界
耐量を高めるために、スナバ回路の配線をできる
だけ短かくして、インダクタンスを小さくし、ス
ナバコンデンサ４の内部インダクタンスをできる
だけ小さくするように、配慮する必要がある。
又、時刻t1において発生するGTOの陽極・陰極
間のスパイク電圧VWは、GTOのターンオフの限
界を示す判定基準となつているため、できるだけ
低減することが必要である。スナバダイオードの
ターンオン特性を第３図に示す。横軸にピーク繰
り返し逆電圧、縦軸にターンオン時間を示す。前
記した陽極・陰極間のスパイク電圧VWは、スナ
バダイオードの定格ピーク繰り返し逆電圧の高い
素子ほど大きくなる傾向にある。たとえば、
3000V素子は、1200V素子よりもTonが約３倍も
大きい。Tonが大きいと前述のVWが大きくなり、
GTOのターンオフ能力が低下する。
荷には電流IMが通流している。時刻t0からGTO１
がターンオフを開始し、時刻t1でGTO１のオン
電流は約1/10に減衰を完了し、その後テイル電流
としてしばらく流れる。負荷電流IMは時刻t0から
スナバ回路へ移り始め、スナバコンデンサ４を充
電する。時刻t2において、スナバコンデンサ４は
ピーク充電される。電圧Vpeakは主回路の配線
のインダクタンス５分だけでなく、スナバ回路の
配線やスナバコンデンサ４の内部インダクタンス
にも影響される。GTOのターンオフ能力の限界
耐量を高めるために、スナバ回路の配線をできる
だけ短かくして、インダクタンスを小さくし、ス
ナバコンデンサ４の内部インダクタンスをできる
だけ小さくするように、配慮する必要がある。
又、時刻t1において発生するGTOの陽極・陰極
間のスパイク電圧VWは、GTOのターンオフの限
界を示す判定基準となつているため、できるだけ
低減することが必要である。スナバダイオードの
ターンオン特性を第３図に示す。横軸にピーク繰
り返し逆電圧、縦軸にターンオン時間を示す。前
記した陽極・陰極間のスパイク電圧VWは、スナ
バダイオードの定格ピーク繰り返し逆電圧の高い
素子ほど大きくなる傾向にある。たとえば、
3000V素子は、1200V素子よりもTonが約３倍も
大きい。Tonが大きいと前述のVWが大きくなり、
GTOのターンオフ能力が低下する。
［発明の目的］
本発明は、上記点に鑑みてなされたものであ
り、GTOのターンオフの限界耐量を高めるスナ
バ回路を提供することを目的としたものである。
り、GTOのターンオフの限界耐量を高めるスナ
バ回路を提供することを目的としたものである。
［発明の概要］
本発明はGTOのターンオフ特性はスナバダイ
オードのターンオン特性によつて左右されるこ
と、更にスナバダイオードのターンオン特性は所
定の定格電圧のダイオード１個よりも定格電圧の
低いダイオードを複数個直列にした方が良いこと
に着目し、スナバダイオードを少なくとも２個直
列にして使用するようにしたものである。
オードのターンオン特性によつて左右されるこ
と、更にスナバダイオードのターンオン特性は所
定の定格電圧のダイオード１個よりも定格電圧の
低いダイオードを複数個直列にした方が良いこと
に着目し、スナバダイオードを少なくとも２個直
列にして使用するようにしたものである。
［発明の実施例］
前記したように、スパイク電圧VWを小さくす
るためには、ターンオフの早い素子を用いればよ
く、第４図に本発明の一実施例を示す。GTO１
に並列にターンオン時間の小さいダイオード２
ａ，２ｂの直列体をスナバダイオードとしてスナ
バコンデンサ４と直列に接続する。ダイオードの
直列数は、スナバコンデンサ充電電圧から決め、
少なくとも２個以上とする。３ａ，３ｂは抵抗
で、スナバダイオード３ａ，３ｂの電圧分担を平
均化する効果も兼ねる。
るためには、ターンオフの早い素子を用いればよ
く、第４図に本発明の一実施例を示す。GTO１
に並列にターンオン時間の小さいダイオード２
ａ，２ｂの直列体をスナバダイオードとしてスナ
バコンデンサ４と直列に接続する。ダイオードの
直列数は、スナバコンデンサ充電電圧から決め、
少なくとも２個以上とする。３ａ，３ｂは抵抗
で、スナバダイオード３ａ，３ｂの電圧分担を平
均化する効果も兼ねる。
第５図は、本発明の他の実施例を示す。スナバ
ダイオード２ａ，２ｂと並列に、各々、コンデン
サ６ａと抵抗７ａの直列体及びコンデンサ６ｂと
抵抗７ｂの直列体を接続し、スナバダイオードの
逆阻止能力回復時に生ずる逆スパイク電圧を抑制
する効果のあるスナバ回路である。第６図は、タ
ーンオフ初期に生ずるGTO１の陽極・陰極間電
圧波形ａとスナバダイオード２ａ，２ｂを流れる
電流波形ｂを示している。（）は、第４図に示
した本発明の実施例による場合、（）は、第５
図に示した本発明の他の実施例による場合の波形
である。逆スパイク電圧Erを小さくするために
は、スナバダイオード２ａ，２ｂの蓄積キヤリア
ができるだけ小さくかつ、逆阻止能力回復特性の
ゆるやかなほど小さい。（）は、コンデンサ６
ａ，６ｂを用いて、逆阻止能力回復特性をゆるや
かにし、かつ抵抗７ａ，７ｂは、t3〜t4の期間の
回路共振を抑制する定数に選定したことを特徴と
する変形例の動作波形である。
ダイオード２ａ，２ｂと並列に、各々、コンデン
サ６ａと抵抗７ａの直列体及びコンデンサ６ｂと
抵抗７ｂの直列体を接続し、スナバダイオードの
逆阻止能力回復時に生ずる逆スパイク電圧を抑制
する効果のあるスナバ回路である。第６図は、タ
ーンオフ初期に生ずるGTO１の陽極・陰極間電
圧波形ａとスナバダイオード２ａ，２ｂを流れる
電流波形ｂを示している。（）は、第４図に示
した本発明の実施例による場合、（）は、第５
図に示した本発明の他の実施例による場合の波形
である。逆スパイク電圧Erを小さくするために
は、スナバダイオード２ａ，２ｂの蓄積キヤリア
ができるだけ小さくかつ、逆阻止能力回復特性の
ゆるやかなほど小さい。（）は、コンデンサ６
ａ，６ｂを用いて、逆阻止能力回復特性をゆるや
かにし、かつ抵抗７ａ，７ｂは、t3〜t4の期間の
回路共振を抑制する定数に選定したことを特徴と
する変形例の動作波形である。
［発明の効果］
以上、説明したように本発明によれば、ターン
オフの初期に発生する陽極・陰極間スパイク電圧
を低減し、GTO素子のターンオフ能力の限界耐
量を高める効果の多大なスナバ回路を提供でき
る。
オフの初期に発生する陽極・陰極間スパイク電圧
を低減し、GTO素子のターンオフ能力の限界耐
量を高める効果の多大なスナバ回路を提供でき
る。
第１図は、ゲートターンオフサイリスタの代表
的なターンオフ初期に発生する波形変化を示す
図、第２図はゲートターンオフサイリスタのスナ
バ回路の従来例を示す接続図、第３図はダイオー
ドのターンオフ特性を示す図、第４図は本発明の
一実施例を示す接続図、第５図は本発明の他の実
施例を示す接続図、第６図は、第５図の動作を説
明するための波形図である。 １……GTO、２，２ａ，２ｂ……スナバダイ
オード、３，３ａ，３ｂ……抵抗、４……スナバ
コンデンサ、５……配線のインダクタンス、６
ａ，６ｂ……コンデンサ、７ａ，７ｂ……抵抗。
的なターンオフ初期に発生する波形変化を示す
図、第２図はゲートターンオフサイリスタのスナ
バ回路の従来例を示す接続図、第３図はダイオー
ドのターンオフ特性を示す図、第４図は本発明の
一実施例を示す接続図、第５図は本発明の他の実
施例を示す接続図、第６図は、第５図の動作を説
明するための波形図である。 １……GTO、２，２ａ，２ｂ……スナバダイ
オード、３，３ａ，３ｂ……抵抗、４……スナバ
コンデンサ、５……配線のインダクタンス、６
ａ，６ｂ……コンデンサ、７ａ，７ｂ……抵抗。
Claims (1)
- １ スナバダイオードとスナバコンデンサの直列
回路及び前記スナバダイオードに並列接続された
抵抗器で構成され、自己消弧形半導体素子の極性
と前記スナバダイオードの極性が同一方向となる
ように前記自己消弧形半導体素子に並列接続され
るスナバ回路において、スナバダイオードは前記
スナバダイオードより定格電圧の低い複数個のダ
イオードを直列接続して構成したことを特徴とす
るスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15551383A JPS6046764A (ja) | 1983-08-25 | 1983-08-25 | スナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15551383A JPS6046764A (ja) | 1983-08-25 | 1983-08-25 | スナバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046764A JPS6046764A (ja) | 1985-03-13 |
| JPH035151B2 true JPH035151B2 (ja) | 1991-01-24 |
Family
ID=15607691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15551383A Granted JPS6046764A (ja) | 1983-08-25 | 1983-08-25 | スナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046764A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102629U (ja) * | 1990-02-08 | 1991-10-25 | ||
| JP4714436B2 (ja) * | 2004-07-23 | 2011-06-29 | ニッタン株式会社 | 終端回路、感知器、中継器及び防災システム |
-
1983
- 1983-08-25 JP JP15551383A patent/JPS6046764A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6046764A (ja) | 1985-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077651A (en) | Snubber circuit of power converter | |
| US4298809A (en) | Gate circuit for gate turn-off thyristor | |
| JPH035151B2 (ja) | ||
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| US4001607A (en) | Drive circuit for a gate semiconductor device | |
| US4678932A (en) | Snubber circuit for GTO thyristor | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JPS6325859Y2 (ja) | ||
| JPH03198618A (ja) | 電力変換装置のスナバ回路 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JPH0134524Y2 (ja) | ||
| JP2794064B2 (ja) | 自己保持機能と自己ターン・オフ機能を持つスイッチング回路と自己発振型直列インバータ回路 | |
| JPH0254023B2 (ja) | ||
| JPH0318053Y2 (ja) | ||
| JP3667927B2 (ja) | 同時オン防止手段 | |
| JPS5951417A (ja) | 誘導負荷用スイツチ | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JPH02154519A (ja) | 半導体スイッチ装置 | |
| JPS619164A (ja) | 半導体回路 | |
| JPH035691B2 (ja) | ||
| JPS6348155A (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 | |
| JPS611259A (ja) | ゲ−ト制御回路 | |
| JPH0818427A (ja) | ノーマリオン形サイリスタのゲートターンオフ駆動回 路 | |
| JPH0557769B2 (ja) |