JPH02154519A - 半導体スイッチ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体スイッチ装置に関し、更に詳述すれば
、バイポーラトランジスタと電界効果形トランジスタと
を直列接続した半導体スイッチを用いる半導体スイッチ
装置に関する。

〔従来の技術〕

第１２図は例えばＩｎｔｅｒｎａｔｉｏｎａｌＲｅｃｔ
ｉｆｉｅｒ社が１９８２年に発行したｒＨＥＸＦＥＴ　
　ＤＡＴＡ　　ＯＮＥ　　５ＰＡＣＥＢＯＯＫＪのＡ−
１１３頁に示されている半導体スイッチ装置の回路であ
る。■はバイポーラトランジスタ（以下、単に、トラン
ジスタという）であって、そのエミッタＥはパワーＭＯ
３ＦＥＴ２のドレインＤと接続されている。トランジス
タ１のコレクタＣは変流器３の１次巻線３ａを介して主
回路端子Ｐに接続され、ＭＯＳＦＥＴのソースＳは主回
路端子Ｑに接続されている。変流器３の２次巻線３ｂの
両端は、ダイオード６とツェナダイオード５とを直列接
続した直列回路の両端と接続され、ダイオード６と電圧
グランプ手段（ツェナーダイオード）５との接続中間点
はトランジスタ１のベースＢと接続されている。またツ
ェナダイオード５のアノードはＭＯＳＦＥＴ２のソスＳ
に接続されている。トランジスタ１のヘスＢとＭＯＳＦ
ＥＴ２のソースＳとの間にはコンデンサ４が接続され、
トランジスタ１のコレクタＣとベースＢとの間には、ア
ノードをコレクタ側にしたダイオード７と抵抗８との直
列回路が接続されている。またトランジスタ１のコレク
タＣとＭＯＳＦＥＴ２のソースＳとの間にはスナバコン
デンサ１１が接続されている。主回路端子Ｐは負荷１０
を介して直流電源９の正極に、主回路端子Ｑは直流電源
９の負極に接続される。

次に、この装置のスイッチング動作を第１３図の波形タ
イムチャートを参照して説明する。

トランジスタ１およびＭＯＳＦＥＴ２が共にオフである
場合、コンデンサ４はダイオード７と抵抗８を通して直
流電源９の電圧ＶＥ（例えば、１０ポルト）まで充電さ
れる。時刻ｔ１で、ＭＯＳＦＥＴ２のゲート電圧Ｖ５３
を負から正に反転させてＭＯＳＦＥＴ２をターンオンさ
せると、コンデンサ４からトランジスタ１、ＭＯＳＦＥ
Ｔ２を通して放電電流が流れ、トランジスタ１がただち
にターンオンし、直流電源９から負荷１０を通して、負
荷電流であるトランジスタ１のコレクタ電流Ｉ、が流れ
始める。この結果、変流器３の２次巻線３ｂに電流ＩＣ
Ｔ２−１　ｃ　／　ｎ　（ｎ　：巻数比）が誘導され、
この電流はダイオード６を通してトランジスタ１のベー
スＢに流れ、トランジスタ１をオン状態に保持する。

時刻ｔ２になって、ＭＯＳ　Ｆ　ＥＴ　２のゲート電圧
ＶＧＳを負に反転させると該ＭＯ３ＦＥＴ２はただちに
ターンオフする。そのため、トランジスタ１のエミッタ
側が開路状態になり、コレクタ電流ＩｃはコレクタＣと
ベース８間を通ってコンデンサ４とツェナーダイオード
５側へ流れる。このとき、コンデンサ４はＭＯＳＦＥＴ
２のドレインＤとソースＳ間のスイッチングサージ電圧
を抑制する作用をする。トランジスタ１のコレクタＣと
べスＢ間の電流阻止能力が回復する時刻ｔ３で、コレク
タ電流■。が遮断され、トランジスタ１とＭＯＳ　Ｆ　
ＥＴ　２の直列回路の両端電圧ＶＰＱは直流型＃９の電
圧■、のレベルに立上る。このとき、スナバコンデンサ
１１はトランジスタ１とＭＯ３ＦＥＴ２間の回路に存在
するインダクタンス成分により直流電源９の電圧以上に
過充電される。そして、この過充電電圧成分ΔＶ、は変
流器３を介して直流電源９側へ放電するため、変流器３
の２次巻線３ｂにはｎ×ΔＶ、のりセント電圧ＶＲＥＳ
Ｅ１が逆極性で誘起される。

〔発明が解決しようとする課題〕

この従来の回路では、ＭＯ３ＦＥＴ２のターンオフ時、
コンデンサ４−トランジスタ１のヘ−スＢ−エミンクＥ
間−ＭＯ３ＦＥＴ２のドレインＤソースＳ間からるな閉
回路が形成され、この閉回路の配線インダクタンスによ
り、ＭＯＳ　Ｆ　ＥＴ２のトレインＤ−ソースＳ間にサ
ージ電圧が発生して該サージ電圧によりＭＯＳ　Ｆ　Ｅ
Ｔ　２が電圧破壊される恐れがあるので、ＭＯ３ＦＥＴ
２としては高耐圧のものを使用しなくてはならず、高価
になるいう問題がある他、コンデンサ４と上記閉回路間
の配線インダクタンス間で電圧振動を生じてＭＯ３ＦＥ
Ｔ２を誤動作させる等の問題があった。

この発明は上記問題を解消するためになされたもので、
ＭＯＳ　Ｆ　ＥＴのターンオフ時の過電圧破壊、振動に
よる誤動作を確実に防止することができ、従来に比し、
信頼性を大幅に高めることができる半導体スイッチング
を提供することを目的とする。

〔課題を解決するための手段〕

この発明は上記目的を達成するため、請求項１の発明で
は、バイポーラトランジスタのベースと上記電界効果形
トランジスタのソース間に、第１の有極性スナバ回路と
第１の電圧クランプ手段を並列に、電界効果形トランジ
タのドレインとソース間に第２の有極性スナバと第２の
電圧クランプ手段を並列に挿入するとともに、上記バイ
ポーラトランジスタのコレクタとヘ−ス問および上記電
界効果形トランジスタのソースと上記バイポーラトラン
ジスタのコレタフ間にそれぞれコンデンサを有し、上記
第１の電圧クランプ手段のクランプ電圧が上記第２の電
圧クランプ手段のクランプ電圧よりも低い値に設定する
構成であり、請求項２では、上記電界効果形トランジス
タのゲートとソース間に並列に、定電流源である初期ベ
ース電流供給源の出力をオン／オフするスイッチング素
子を接続し、このスイッチング素子の上記オン／オフ動
作が上記電界効果形トランジスタのオン／オフ動作に対
して相補的に制御する構成としたものであり、請求項３
では、上記電界効果形トランジスタのゲートとソース間
に並列に、初期ベース電流供給源の出力をオン／オフす
るスイッチング素子を接続するとともに、上記電界効果
形トランジタのドレインとソース間にスナバコンデンサ
とスナバダイオードを有する有極性スナバを並列に挿入
し、初期ベース電流供給源が、上記スイッチング素子に
短時間パルス幅のゲート電圧を供給するゲートパルス発
生回路であって、上記スナバコンデンサの充電電圧を電
源電圧として導入し、このスイッチング素子のオン／オ
フ動作が上記電界効果形トランジスタのオン／オフ動作
に対して相補的に制御される構成としたものである。

〔作用〕

請求項１の発明では、バイポーラトランジスタのコレク
タとヘ−ス問および電界効果形トランジスタのソースと
上記バイポーラトランジスタのコレタフ間にそれぞれ挿
入されたコンデンサの作用によって、ｄ　ｖ　／　ｄ　
ｔの上昇速度が緩和され、また、を極性スナバのスナバ
抵抗の作用によって、前記した配線インダクタンスに起
因する振動現象が抑制される。請求項２と３では、電界
効果形トランジスタのドレインとソース間の電圧は、ス
イッチング素子の作用により低電圧に規制され、前記し
た振動現象は緩和される。

〔実施例〕

以下、この発明の一実施例を図面を参照して説明する。

第１図において、Ｉ２はコンデンサであって、トランジ
スタ１のコレクタＣとヘ−スＢの間に挿入されている。

１３は第１の有極性のスナバであって、スナバダイオー
ド１３ａとスナバ抵抗１３ｂおよびスナバコンデンサ１
３ｃからなり、トランジスタ１のベースＢとＭＯ３ＦＥ
Ｔ２のソースＢとの間に挿入されている。１４は第２の
有極性のスナバであって、スナバダイオード１４ａ、ス
ナバ抵抗１４ｂおよびスナバコンデンサ１４Ｃからなり
、ＭＯ３ＦＥＴ２のドレインＤとソースＳとの間に挿入
されている。１５は第２の電圧クランプ手段（ツェナー
ダイオード、制限電圧■２□）であって、第２の有の極
性スナバ１４に並列に接続されている。他の構成は前記
第１２図の構成と同じであるので、同一構成要素には同
一符号を付して示しである。

この構成において、ＭＯＳ　Ｆ　ＥＴ　２をターンオン
させるために、ゲート電圧ＶＧＳの極性を負から性に反
転させると、ＭＯ３ＦＥＴ２のドレインＤへ流れていた
トランジスタ１のエミッタ電流■。

は第２の有極性スナバ１４に流入し、スナバダイオード
１４ａを通してスナバコンデンサ１４Ｃを充電する。こ
のスナバコンデンサ１４ｃの電位が上昇すると、トラン
ジスタ１のコレクタ電流Ｉ。

ばエミッタＥ側からヘ−スＢ側へ分流して第１の有極圧
スナバ１３に流入し、スナバダイオード１３ａを通して
スナバコンデンサ１３Ｃを充電する。スナバコンデンサ
１４Ｃの電位が更に上昇して、ツェナーダイオード１５
の制限電圧Ｖ２゜以上になると、エミッタ電流Ｉ、は該
ツェナーダイオド１５を通して流れ、ＭＯＳ　Ｆ　ＥＴ
　２のドレインＤ−ソースＳ間の電圧はツェナーダイオ
ード１５の制限電圧■２□にクランプされる。

一方、トランジスタ１のベース電流■８は、エミッタ電
圧がベース電圧より高くなると、１．＝ＩＥ　　　ＩＣ
の関係において、エミッタ電流Ｉ、がコレクタ電流Ｉｃ
よりも減少していくために、コレクタＣからベースＢ側
へ逆極性で流れ、第１の有極性スナバ１３のコンデンサ
１３Ｃを充電する。このコンデンサ１３ｃの充電電圧が
第１の電圧クランプ手段であるツェナーダイオード５の
制限電圧Ｖ２１に達すると、ベース電流■８はこのツェ
ナーダイオード５を流れて、ベースＢ−ソースＳ間の電
圧はツェナーダイオード５の制限電圧■２にクランプさ
れる。トランジスタ１をターンオフさせるためには、ベ
ース電圧がエミッタ電圧より高くなることが必要である
から、ＶＺＩ＜ＶＺ□となるように設定しておく。

かくして、トランジスタ１のベースＢ−エミッタＥ間に
逆バイアスが印加され、エミッタ電流■。は零に減少し
てゆく。その後、トランジスタ１のコレクタ電流■。は
全てヘ−スＢ側へ流れ、コレクタＣ−ベース８間の電圧
が回復すると、コレクタ電流Ｉ。はコンデンサ１２ヘバ
イパスして該コンデンサ１２を充電するとともにコンデ
ンサ１１も充電する。両コンデンサ１２と１１の作用に
より、トランジスタ１の電圧上昇速度ｄｖ／ｄｔが低減
されるために、ソース電位の変動を軽減することができ
、ＭＯ３ＦＥＴ２の誤動作が抑制される。また、第１の
有極性スナバ１３と第２の有極性スナバ１４のスナバ抵
抗１３ｂと１４ｂの作用により、両有極性スナバ１３．
１４とトランジスタ１のヘ−スＢ１エミッタＥ間の配線
インダクタンスにより生じるＭＯＳ　Ｆ　ＥＴ　２のド
レインＤ−ソースＳ間の振動電圧が抑制され、ＭＯ３Ｆ
ＥＴ２の誤動作が防止される。

この実施例では、有極性スナバ１３と１４のコンデンサ
１３Ｃと１４Ｃを初期ベース電流供給源としてもよいが
、第２図に示すように、第１２図のダイオード７と抵抗
８の直列回路をコンデンサ１２に並列に接続してもよい
。

上記第１および第２の電圧クランプ手段５と１５は、第
３図ｆａ）および（ｋｌ）に示すように、ツェナダイオ
ードＺＤとトランジスタＴｒとを組合わせたものであっ
ても良いし、また、第４図（ａ）、（ｂｌに示すように
、有極性スナバ１３．１４に組み込んでもよい。

また、上記実施例では、半導体スイッチ装置に逆方向に
電流を流すためのフライホイルダイオドを省略している
が、第２図に示すように、ダイオード１６を主回路端子
Ｐ、Ｑ間に挿入してもよく、また、トランジスタ１のコ
レクタ電流Ｉｃの逆流を防止するために、コレクタＣ側
に直列にダイオード１７を挿入する場合もある。

第５図は第２の発明の実施例を示したもので、第１２図
における電圧クランプ手段５の個所に、第２のＭＯ３Ｆ
ＥＴ２０を用い、このＭＯ３Ｆ＋−らＴ２Ｏのドレイン
Ｄ−ソースＳ間に、ダイオード２１を介してベース電流
供給源２２を接続し、ＭＯ３ＦＥＴ２０のゲートＧ２に
は、ゲート電圧ＶＧＳを導入するＮＯＴ回路を介してゲ
ート電圧■０，２が供給されるようにした点において、
第１２図の回路と相違する。他の構成は第１２図のもの
と同じである。

第９図は上記ベース電流供給源２２の具体的回路の１例
を示したもので、２２ａは直流電圧源であって、その出
力をＭＯ３ＦＥＴ２２ｂでオン／オフして、リアクトル
２２ｄを通し定電流化して取り出す降圧チョッパ回路か
らなる。２２ｅは電流検出素子であって、出力電流を検
出し、この出力電流と電流設定器２２ｆが設定する電流
基準とを比較器２２ｇで比較して該比較器２２ｇの出力
によりゲート回路２２ｈを介しＭＯ３ＦＥＴ２２ｂのゲ
ートを制御して定電流出力■Ｂｏを得るようにしている
。２２Ｃはダイオードである。

次に、このスイッチ装置の動作を第１１図の波形タイム
チャートを参照して説明する。

時刻ｔ、以前では、このスイッチ装置はオフ状態にあり
、ＭＯ３ＦＥＴ２０はオン、ＭＯ３ＦＥＴ２はオフして
おり、ベース電流供給源２２の出力電流Ｉ［ＩＱはダイ
オード２１を介してＭＯ３ＦＥＴ２０に流れ、トランジ
スタ１のベースＢには流れない。

時刻ｔ１において、ゲート電圧ＶＧＳを負から正に反転
させてＭＯ３ＦＥＴ２をオンさせると、同時にＭＯ３Ｆ
ＥＴ２０のゲー）Ｇ２の電位が正から負に反転するので
、ベース電流ＩＢｏがダイオド２１を介し、トランジス
タ１のベースＢに供給され、トランジスタ１がターンオ
ンする。トランジスタ１のターンオンによりコレクタ電
流■。が流れると、従来と同様、変流器３の２次側に誘
導された電流■。Ｔ□がトランジスタ１のベースＢに供
給され、ベース電流ＩＢは、ＩＲ＝　Ｉｇｏ　＋ＩＣＴ
２となる。このように、ベース電流供給源２２の出力電
流ＩＢＯはトランジスタ１のり一ンオンにだけ寄与すれ
ばよいから、Ｉ　Ｂｏ〈Ｉ　ｃｒｔなの関係に設定する
ことができ、初期ベース電流供給源２２の容量は小容量
で済む。

時刻ｔ２において、ＭＯ３ＦＥＴ２をオフさせ、ＭＯ３
ＦＥＴ２０をオンさせると、変流器３の出力電流Ｉ　Ｃ
７０とベース電流ＩＢＯはＭＯ３ＦＥＴ２０に流れ、ト
ランジスタ１の順方向のベース電流ＩＢは零になり、ト
ランジスタ１がターンオフ動作を開始する。トランジス
タ１のエミッタ電流ＩＥがオフすると、コレクタ電流■
。はヘ−スＢ側に逆方向に流れる。このとき、ＭＯＳ　
Ｆ　ＥＴ２０の電流は、ベースの逆電流に２次電流ＩＣ
Ｔ□と電流ＩＢＯか重畳されるため、ＭＯ３ＦＥＴ２０
のドレインＤとソースＳ間の電圧ｖｃは多少増加する。

第１２図の従来装置では、期間ｔ、〜ｔ３におけるこの
電圧■。はツェナーダイオード５の制限電圧ＶＺＩで決
められ、この制限電圧■２１は装置のオン時におけるヘ
−スＢ−スーツＳ間の電圧降下よりも大きく設定されて
おり、一般に、１０〜１５ボルト程度である。これに対
し、ＭＯ３ＦＥＴ２０によりベースＢ−ソースＳ間を短
絡すると２〜３ポルト程度になるので、ＭＯＳ　Ｆ　Ｅ
Ｔ　２のドレインＤ−ソースＳ間の電圧を低減でき、ま
た、コンデンサ４−トランジスタ１のベースＢとエミッ
タ８間−ＭＯＳ　Ｆ　ＥＴ　２のトレインＤとソース８
間の経路の配線インダクタンスによって生じる振動現象
も緩和される。このため、ＭＯ３ＦＥＴ２の過電圧破壊
、振動現象による誤動作が防止される。

本実施例では、ＭＯＳ　Ｆ　ＥＴ　２と相補的にオン／
オフ動作するＭＯ３ＦＥＴ２０を設けたから、半導体ス
イッチ装置の駆動回路を比較的簡単に構成することがで
きる。

なお、本実施例においても、第６図に示すように、第１
図の実施例で説明した有極性スナバ１４を、ＭＯ３ＦＥ
Ｔ２のドレインＤとソースＳ間に並列に接続し、ダイオ
ード１６を主回路端子ＰとＱの間に挿入し、逆流防止用
ダイオードＩ７を設けてもよい。

この実施例では、ＭＯ３ＦＥＴ２と２０とを相補的に動
作させているが、現実的には、ＭＯ３ＦＥＴ２と２０の
ターンオン・ターンオフのタイミングに僅かなずれあり
、最悪の場合には、両ＭＯ３ＦＥＴ２と２０が同時にオ
フして、ＭＯ３ＦＥＴ２０の過電圧破壊を招くことがあ
る。このため、両ＭＯ３ＦＥＴ２と２０が同時にオンと
なる僅かなランプ期間を設けることが望ましい。このラ
ンプ期間は、ＭＯ３ＦＥＴ２と２０のそれぞれのゲート
Ｇ、Ｇ、に直列接続されるゲート抵抗（図示しない）の
値を調整してスイッチング時間を調整することにより、
設定できる。

第７図は他の実施例を示したもので、ＭＯ３ＦＥＴ２の
ドレインＤとソースＳ間に並列に有極性スナバ２３を並
列に接続し、そのスナバダイオド２３ａとスナバコンデ
ンサ２３ｃの中間接続点の電圧がベース電流供給源２４
に取り込まれている点において第５図の実施例と相違す
る。

ベース電流供給源２４は、ゲートパルス発生手段であっ
て、例えば、第１０図に示すような構成を有している。

同図において、ＭＯ３ＦＥＴ２４ａのケートＧ３にはゲ
ートパルス発生器２４ｂからゲートオン電圧■０，３が
供給される。このゲトオン電圧■０，３はゲート電圧Ｖ
ＣＳが負から正に反転するタイミングに同期して短時間
発生する。

２４Ｃは電流制限抵抗、２４ｄは直流電源、２４ｅは抵
抗、２４ｆはダイオードであって、これらはスナバコン
デンサ２３Ｃの初期充電回路を形成している。

この装置の動作を前記第１１図に示す波形タイムチャー
トを参照して説明する。

時刻ｔ、以前では、このスイッチ装置はオフ状態にあり
、ＭＯ３ＦＥＴ２０はオン、ＭＯ３ＦＥＴ２はオフして
おり、ベース電流供給源２４もオフとなっている。スナ
バコンデンサ２３Ｃは初期充電されている。

時刻ｔ、において、ゲート電圧ＶＧＳを負から正に反転
させてＭＯ３ＦＥＴ２をオンさせると、同時にＭＯ３Ｆ
ＥＴ２０のゲートＧ２の電位が正から負に反転するので
ＭＯ３ＦＥＴ２０はオフし、また、ベース電流供給源２
４のＭＯ３ＦＥＴ２４ａはゲートパルス発生回路２４ｂ
から短時間パルスを受けてオンする。これによりスナバ
コンデンサ２３ｃの電荷がＭＯ３ＦＥＴ２０、ダイオー
ド２１を通してトランジスタ１のベースＢから、エミッ
タＥ、ＭＯ３ＦＥＴ２のドレインＤ１ソースＳを通って
放電し、トランジスタ１がターンオンする。トランジス
タ１のターンオフによりコレクタ電流■。が流れると、
従来と同様、変流器３の２次側に誘導された電流Ｉｃア
２がトランジスタ１のベースＢに供給され、トランジス
タ１のオン状態が維持される。

時刻ｔ２において、ＭＯ３ＦＥＴ２をオンさせ、ＭＯ３
ＦＥＴ２０をオフさせると、変流器３の出力電流Ｉ　Ｃ
ＴＺとＩＩＩＱはＭＯＳ　Ｆ　ＢＴ　２に流れ、トラン
ジスタ１の順方向のベース電流Ｉ８は零になり、トラン
ジスタ１がターンオフ動作を開始する。トランジスタ１
のエミッタ電流がオフすると、コレクタ電流ＩＣはヘ−
スＢ側に逆方向に流れる。このとき、ＭＯ３ＦＥＴ２０
の電流は、ヘスの逆電流に２次電流■。、２と電流＋１
１０が重畳されるため、ＭＯ３ＦＥＴ２０のドレインＤ
とソース８間の電圧■。は多少増加する。

本実施例は、第５図の実施例が有する上記効果を有する
他、有極性スナバ２３をベース電流供給源として利用し
ているから、ベース電流供給源を別に設ける必要がない
という利点がある。

〔発明の効果〕

この発明は以上説明した通り、バイポーラトランジスタ
の耐圧を低くできるため、装置を安価にすることができ
、その順電圧降下が低くなるため、装置の効率を向上す
ることができるとともに、誤動作を防止することができ
、従来に比し、信転性を高めることができる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路図、第２図はこの
発明の他の実施例を示す回路図、第３図（ａ）と（ｂｌ
および第４図は上記実施例にげる電圧クランプ手段の例
を示す回路図、第５図、６図、第７図および第８図は他
の発明の実施例を示す回路図、第９図は第５図の実施例
におけるヘ−スミ流供給手段の具体的構成を示す回路図
、第１０図は第７図の実施例におけるベース電流供給源
の具体的構成を示す回路図、第１１図は波形タイムチャ
ド、第１２図は従来の半導体スイッチ装置の回路図、第
１３図は上記従来装置の動作を説明するための波形タイ
ムチャートである。 図において、１−バイポーラトランジスタ、２Ｍ０３Ｆ
ＥＴ、３−変流器、４−コンデンサ、５．１５−電圧ク
ランプ手段、１３．１４−有極性スナバ、２　（１−Ｍ
ＯＳ　Ｆ　ＥＴ、　２２．２４−ヘス電流供給源、２２
ｂ、２４　ａ−−−ＭＯＳ　Ｆ　ＥＴ、２３−有極性ス
ナバ、２．Ｉｂ−ゲートパルス発生器。 なお、図中、同一符号は同一または相当部分を示す。

Claims (4)

【特許請求の範囲】
1. （１）バイポーラトランジスタと電界効果形トランジス
   タを直列接続してなる半導体スイッチ回路、この半導体
   スイッチ回路に直列に挿入された変流器を有し上記バイ
   ポーラトランジスタのベース電流を供給する電流帰還回
   路、初期ベース電流供給源を備える半導体スイッチ装置
   において、 上記バイポーラトランジスタのベースと上記電界効果形
   トランジスタのソース間に、第１の有極性スナバ回路と
   第１の電圧クランプ手段が並列に挿入されるとともに、
   上記電界効果形トランジタのドレインとソース間に第２
   の有極性スナバと第２の電圧クランプ手段が並列に挿入
   され、更に、上記バイポーラトランジスタのコレクタと
   ベース間および上記電界効果トランジスタのソースと上
   記バイポーラトランジスタのコレクタ間にそれぞれコン
   デンサを有し、上記第１の電圧クランプ手段のクランプ
   電圧が上記第２の電圧クランプ手段のクランプ電圧より
   も低い値に設定されていることを特徴とする半導体スイ
   ッチ装置。
2. （２）バイポーラトランジスタと電界効果形トランジス
   タを直列接続してなる半導体スイッチ回路、この半導体
   スイッチ回路に直列に挿入された変流器を有し上記バイ
   ポーラトランジスタのベース電流を供給する電流帰還回
   路、初期ベース電流供給源を備える半導体スイッチ装置
   において、 上記電界効果形トランジスタのゲートとソース間に並列
   に、定電流源である初期ベース電流供給源の出力をオン
   ／オフするスイッチング素子が接続され、このスイッチ
   ング素子の上記オン／オフ動作が上記電界効果形トラン
   ジスタのオン／オフ動作に対して相補的に制御されるこ
   とを特徴とする半導体スイッチ装置。
3. （３）バイポーラトランジスタと電界効果形トランジス
   タを直列接続してなる半導体スイッチ回路、この半導体
   スイッチ回路に直列に挿入された変流器を有し上記バイ
   ポーラトランジスタのベース電流を供給する電流帰還回
   路、初期ベース電流供給源を備える半導体スイッチ装置
   において、 上記電界効果形トランジスタのゲートとソース間に並列
   に、初期ベース電流供給源の出力をオン／オフするスイ
   ッチング素子が接続されるとともに、上記電界効果形ト
   ランジタのドレインとソース間にスナバコンデンサとス
   ナバダイオードを有する有極性スナバが並列に挿入され
   、初期ベース電流供給源が、上記スイッチング素子に短
   時間パルス幅のゲート電圧を供給するゲートパルス発生
   回路であって、上記スナバコンデンサの充電電圧を電源
   電圧として導入し、このスイッチング素子のオン／オフ
   動作が上記電界効果形トランジスタのオン／オフ動作に
   対して相補的に制御されることを特徴とする半導体スイ
   ッチ装置。
4. （４）電界効果形トランジスタとスイッチング素子のオ
   ン／オフタイミングが同時にオンする短時間のラップタ
   イミング期間を有しいていることを特徴とする請求項２
   又は３記載の半導体スイッチ装置。