JPH0818427A

JPH0818427A - ノーマリオン形サイリスタのゲートターンオフ駆動回路

Info

Publication number: JPH0818427A
Application number: JP6166033A
Authority: JP
Inventors: Kinji Yoshioka; 忻治吉岡
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 1994-06-24
Filing date: 1994-06-24
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】ノーマリオン形サイリスタの静的な順阻止電圧
を確保すると共に、ループ内での振動を防止し、他の付
属素子を伴うことなく、簡易で安定なゲート負バイアス
を得ることにある。【構成】一次降状電圧ゲート負バイアス直流電源電圧を
ゲート・カソード間逆方向接合以下の近い電圧値に設定
し、またゲート駆動回路とゲートカソード間を同軸状の
リード線で接続し、またループ内に抵抗器を挿入して減
衰振動回路系とするなどの構成からなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ノーマリオン形サイリ
スタのゲートターンオフ動作の高速スイッチング性能を
損なうことなく、完全にゲートターンオフ駆動するゲー
トターンオフ駆動回路に関するものである。

【０００２】

【従来の技術】以下、この種の従来技術の例を図面によ
り説明する。本来、ノーマリオン形サイリスタはゲート
・カソード間にカソードを正、ゲートを負とする所定電
圧値のゲート負バイアスを与えることにより、アノード
・カソード間の順阻止電圧を所要の値以上とすることが
でき、逆にこのゲート負バイアスを与えない場合、アノ
ード・カソード間の順阻止電圧は零またはごく低い順阻
止電圧の素子となり、この素子の代表例としてノーマリ
オン形静電誘導サイリスタがある。このノーマリオン形
静電誘導サイリスタの順阻止電圧は、一般に図５に示す
ような特性を示し、ゲート・カソード間の負バイアス電
圧の大きさ｜−Ｖｇ｜に対して、アノード・カソード間
順阻止電圧Ｖ_akは｜−Ｖｇ｜＝０の時、Ｖ_ak＝Ｖ₀の順
阻止電圧を有す。このＶ₀の値は素子の設計によって異
なるが、一般にこの値は低く 200〜 300Ｖ程度以下であ
る。

【０００３】従って、高耐圧素子の場合、このゲート・
カソード間負バイアスの絶対値を高くして、負バイアス
電圧の大きさ｜−Ｖ_gm｜以上を与えることにより飽和す
る順阻止電圧Ｖａｍを得ている。この順阻止能力を示す
値の電圧増幅率μはμ＝Ｖ_am／｜−Ｖ_gm｜と定義され、
素子の応用上からは高い値の素子が望ましく、例えば、
2500Ｖ〜4500Ｖの素子では、μ＝ 150〜 500程度以上、
｜−Ｖｇｍ｜としては５〜30Ｖ程度で所定の順阻止電圧
が得られる素子がある。ここで、この電圧増幅度μは素
子設計によって任意の値に設計可能で、非常に大きいノ
ーマリオン形の素子から小さいノーマリオン形の素子ま
で製作可能であるが、特にターンオン、ターンオフの高
速スイッチング性能や導通時のオン電圧損失を小さくで
きるなどのトレードオフ関係から、高周波域まで低損失
で使用できるノーマリオン形が志向される。

【０００４】ノーマリオン形静電誘導サイリスタのゲー
トターンオフ駆動を行う場合、これらの順阻止電圧を考
慮して、ゲート・カソード間逆方向接合一次降状電圧を
ゲートターンオフ駆動回路のゲート負バイアス直流電源
電圧に対して十分高い耐圧とするか、ゲート・カソード
間逆方向接合一次降状電圧より低い電圧値のツェナーダ
イオードをゲート・カソード間に並列に接続して該ゲー
ト・カソード間の保護を行いながら、ゲートターンオフ
駆動する場合とが考えられる。後者の場合ツェナーダイ
オードのツェナー電圧はゲート電圧｜−Ｖ_gL｜以上の高
いものとして、ゲートターンオフ駆動を行う必要があ
り、ツェナー電圧以上の電圧値に対するツェナーダイオ
ードの損失や破壊限界を検討することも必要である。

【０００５】次にこのノーマリオン形静電誘導サイリス
タのゲートターンオフ駆動の動作を説明するために、図
６にゲートターンオフ動作に係わる素子周辺の基本回路
としてのゲート駆動部と素子保護のためのスナバ回路を
示す基本接続図を示す。図６において、ＳＩはノーマリ
オン形静電誘導サイリスタであり、Ａはアノード、Ｋは
カソード、Ｇはゲート端子をそれぞれ示し、ＤｇとＤｚ
およびＬｚはゲート・カソード間に並列接続した、直列
素子群のダイオードとツェナーダイオードおよびそれら
の直列接続等により形成される浮遊インダクタンス、Ｌ
ｇはゲート・カソード間とゲートターンオフ駆動回路を
接続するリード線等の配線による浮遊インダクタンス、
ＳｇｒはＭＯＳＦＥＴ等による電子スイッチ、Ｅｇはゲ
ート負バイアス直流電源を示す。また、Ｄｓ，Ｃｓ，Ｒ
ｓはそれぞれスナバダイオード、スナバコンデンサ、ス
ナバ抵抗を示す。

【０００６】この図６の回路をノーマリオン形静電誘導
サイリスタのゲートターンオフの瞬時における等価回路
として示せば、図７のようになる。すなわち、図７にお
いて、同一記号部は同一の機能を示しており、Ｃａ，Ｃ
ｇはそれぞれノーマリオン形静電誘導サイリスタのター
ンオフ過程にあるアノード・ゲート間等価接合容量、ゲ
ート・カソード間等価接合容量、Ｒｇはノーマリオン形
静電誘導サイリスタのゲート端子Ｇ、浮遊インダクタン
スＬｇ、電子スイッチＳｇｒ、ゲート負バイアス直流電
源Ｅｇ、カソード端子Ｋおよびゲート端子Ｇのループ内
の等価直流電光として示される。なお、Ｉｇはターンオ
フ時のゲート引き抜き電流、Ｖｇはゲート・カソード間
端子電圧を示している。

【０００７】更に、これら回路図と対比して、ノーマリ
オン形静電誘導サイリスタのターンオフ時点の各部電
圧、電流波形を図８に示し、従来方式の問題点につき以
下説明する。図８の上部波形において、実線の負バイア
ス電圧Ｖｇはノーマリオン形静電誘導サイリスタのター
ンオフ時のゲート電圧波形の時間ｔの変化を示してお
り、Ｖｇｆ，Ｖｇｐ，Ｖｇｖはゲート・カソード間の各
時点の端子電圧であって、それぞれターンオフ状態のゲ
ート電圧、ゲート接合の逆回復時点のピークゲート電
圧、ゲート電圧の振動による谷点電圧であり、ターンオ
フ完了時にはゲート負バイアス値に等しいＥｇに収斂す
る様子を示している。また、一点鎖線で示すＩｇは図７
の矢印の方向のゲート電流であり、そのピーク値をＩｇ
ｐで示す。他方、図８の下部波形ではノーマリオン形静
電誘導サイリスタの実線のアノード・カソード間電圧Ｖ
ａと一点鎖線のアノード電流Ｉａの時間変化を示してお
り、同図上部波形図とは、時間のタイミングが一致させ
てあり、時刻ｔ１にて上部波形図のゲート谷点電圧Ｖｇ
ｖの時、アノード・カソード間電圧の値はＶ_aLとなって
いる。

【０００８】この時点を図７の等価回路と対比すれば、
電子スイッチＳｇｒを閉じることによりアノード電流の
一部はゲート電流Ｉｇとなり、浮遊インダクタンスＬ
ｇ、ゲートループ内の等価直流抵抗Ｒｇを介して、ゲー
ト負バイアス電流電源Ｅｇに流入する。このゲート電流
Ｉｇは浮遊インダクタンスＬｇにエネルギーを蓄え、電
流源として作用し、浮遊インダクタンスＬｇ、接合容量
Ｃｇ、前記等価直流抵抗Ｒｇ等による直列共振回路を形
成する。このため、ノーマリオン形静電誘導サイリスタ
のゲート・カソード間負バイアス電圧Ｖｇは振動し、図
８の時点ｔ１でゲート負バイアスの絶対値がＶｇｖまで
低下する。このゲート負バイアスがＶｇｖまで低下した
状態はアノード・カソード間電圧をＶａＬとすると、順
阻止能力との関係で、電圧増幅率μ＝Ｖａｍ／｜−Ｖｇｍ｜＜ＶａＬ／｜−Ｖ
ｇｖ｜を満足し、順阻止電圧能力を越えターンオフが失敗する
ことを示している。なお、ここで、アノード・カソード
間電圧の変化は図６のスナバ容量と素子のアノード・カ
ソード間接合容量の和に反比例し、ターンオフ直前のア
ノード電流に比例するため、スナバ容量を小さくして素
子の高速動作をさせる場合には特にこの点の考慮が必要
となる。

【０００９】つまり、従来のゲートターンオフ駆動回路
の問題は、ゲートターンオフ動作初期にアノード電流Ｉ
ａの一部がゲートターンオフ駆動回路に引き抜かれる過
程で浮遊インダクタンスＬｇにエネルギーを蓄え、これ
が電流源として動作し、ゲート接合容量Ｃｇと浮遊イン
ダクタンスＬｇの間で構成される振動回路により、持続
的な振動を発生してゲート・カソード間電圧の負バイア
ス低下を招き、ターンオフ後に印加されるアノード・カ
ソード間順電圧を阻止できない状態となることにある。

【００１０】そこでこれを回避するため、図６に示すよ
うにゲート・カソード間にツェナーダイオードＤｚとダ
イオードＤｇを逆直列に接続して等価的にゲート・カソ
ード間逆電圧を低くし、ゲート負バイアス直流電源との
差電圧を小さくして、振動を小さくする手段が取られた
が、大電力素子のゲート・カソード間にツェナーダイオ
ード等を設け、極く小さな配線インダクタンス（例え
ば、０．１μＨ程度以下）で接続することが困難である
ことや、ツェナーダイオードＤｚの逆方向損失が、浮遊
インダクタンスＬｇと引き抜き電流Ｉｇの２乗、動作周
波数のそれぞれに比例して増加するため、大電力のノー
マリオン形静電誘導サイリスタに対しては、大容量のツ
ェナーダイオードが必要になるなど、実用に不向きな方
法でもあった。

【００１１】

【発明が解決しようとする課題】従って、以上の説明か
ら明らかなように、ノーマリオン形静電誘導サイリスタ
の静的な順阻止電圧を確保することはもちろんのこと、
ターンオフ時のゲート負バイアスの回路的な振動によっ
て、一瞬でもゲート負バイアスが浅くなることはノーマ
リオン形静電誘導サイリスタのゲートターンオフ動作上
の致命的な誤動作となる。そのため、ゲートターンオフ
駆動回路と素子のゲート部を含むループ内での振動を防
止し、ツェナーダイオードなどの他の付属素子を伴うこ
となく、簡易で安定なゲート負バイアスを得ることが必
要である。本発明はこのような目的のためになされたも
のであり、他の付属素子を併わず安価で、安定なゲート
ターンオフ駆動回路を提供するものである。

【００１２】

【課題を解決するための手段】つまり、その目的を達成
するための手段は、ゲート負バイアス直流電源電圧をゲ
ート・カソード間逆方向接合一次降状電圧以下の近い電
圧値に設定することで達成できる。また、ゲート駆動回
路とゲート・カソード間を同軸状のリード線で接続し、
ゲート駆動回路とノーマリオン形サイリスタのゲート・
カソードを含むループ内のインダクタンスを小さくして
振動周期を短くする。更に、該ループ内に抵抗器を挿入
し減衰振動回路系とする。更に加えて、ゲートターンオ
フ時にはゲート・カソード間逆方向接合一次降状電圧以
上の電圧を印加し、ゲート・カソード間逆方向接合の等
価動作抵抗を活用して前記抵抗器の代用とすることによ
り、目的を達成することができる。

【００１３】

【作用】ノーマリオン形サイリスタのゲート・カソード
間逆方向接合一次降状電圧とゲートターンオフ駆動回路
のゲート負バイアス直流電源電圧との差電圧が小さいた
め、浮遊インダクタンスＬｇと接合容量Ｃｇとの相互間
のエネルギー授受によるゲート負バイアス電圧の振動振
幅は最小限となる。

【００１４】また、ゲート・カソードの各端子とゲート
駆動回路間の同軸状のリード線で接続することにより、
それらの配線によるループインダクタンスが低減され、
比較的小さなダイピング抵抗により、接合容量Ｃｇと回
路の浮遊インダクタンスＬｇ等の定数により形成される
直列共振回路を減衰率の大きい減衰振動系のゲート回路
とすることができる。

【００１５】更に、振動系のダイピングをゲート・カソ
ード間逆方向接合一次降状電圧以上のアバランシエ電流
の流れる動作域の等価動作抵抗およびゲート・カソード
とターンオフゲート駆動回路間の配線によるループ内の
直流抵抗により、ダンピングを利かせ、減衰率の大きい
減衰振動系として、安全なゲート負バイアスの確保によ
るゲートターンオフの高速な動作を行うことができる。

【００１６】

【実施例】以下、本発明によるノーマリオン形サイリス
タのゲートターンオフ駆動回路を実現するための一例と
して、図１乃至図４にて説明する。なお、ノーマリオン
形サイリスタは、以下代表例としてノーマリオン形静電
誘導サイリスタの場合として説明する。

【００１７】図１は本発明の一実施例を示すゲートター
ンオフ駆動方式によるノーマリオン形静電誘導サイリス
タのチョッパー応用回路である。図１において、ＳＩは
ノーマリオン形静電誘導サイリスタであり、ゲート端子
Ｇとカソード端子Ｋ、およびアノード端子Ａで示す。同
図で本願に係わる部分は、ＭＯＳＦＥＴ等による電子ス
イッチＳｇｒとゲート負バイアス直流電源Ｅｇの直列回
路と前記ゲート端子Ｇ、カソード端子Ｋおよびこれらの
直列回路を構成するための配線インダクタンスＬｇのル
ープで構成され、ゲート負バイアス直流電源はノーマリ
オン形静電誘導サイリスタのゲート・カソード間逆方向
接合のゲート・カソード間逆方向接合一次降状電圧Ｅｒ
より僅かに低く設定してある。また、同図中の他の部分
は本願の動作を容易に説明するため付加したチョッパー
応用回路例であり、Ｖ_Dは主回路直流電源、Ｒ_Lは負
荷、Ｄｓ，Ｃｓ，Ｒｓはそれぞれスナバダイオード、ス
ナバ容量、スナバ抵抗を示す。

【００１８】次に、本願の別の実施例を図２に示す。図
２は図１に対して、ＭＯＳＦＥＴ等による電子スイッチ
Ｓｇｒとゲート負バイアス直流電源Ｅｇの直列回路と前
記ゲート端子Ｇ、カソード端子Ｋおよびこれらの直列回
路を構成するための配線インダクタンスＬｇに直列に抵
抗器Ｒｏを挿入して構成した点が異なり、そのほかは全
く図１と同一の構成である。

【００１９】また、本願の主旨を容易に説明するため、
図２のノーマリオン形サイリスタのゲート・カソードお
よび本願のゲートターンオフ駆動回路の動作に着目して
等価回路で示すと図３となる。

【００２０】図３において、Ｅｒはゲート・カソード間
逆方向接合の耐圧を示すゲート・カソード間逆方向接合
一次降状電圧を等価に表示したものであり、Ｒはゲート
・カソード間逆方向接合一次降状電圧以上のアバランシ
エ領域における等価動作抵抗を示す。また、図３の他の
記号の内、図２と同一の記号は全く同一のものをそれぞ
れ示し、その他の記号Ｃａ，Ｃｇは図７に示す前述のア
ノード・ゲート間等価接合容量、ゲート・カソード間等
価接合容量と同一である。なお、図１の等価回路は特に
示していないが、図３のゲート抵抗Ｒｇを図１の電子ス
イッチＥｇｒ、浮遊インダクタンスＬｇおよびノーマリ
オン形サイリスタのゲート・カソード間との接続リード
穿の抵抗分と見なせば図２の等価回路と同一と考えて良
いことは明白である。

【００２１】以上の回路個性に対して、本願のノーマリ
オン形サイリスタのゲート・カソード間逆方向接合一次
降状電圧が深く係わるため、図４にノーマリオン形静電
誘導サイリスタのゲート・カソード間逆方向接合の耐圧
特性を示した。図４において、ゲート・カソード間逆方
向接合一次降状電圧Ｅｒ、あるアバランシエ電流値Ｉｇ
ａ点に対する電圧値Ｖｇａとそれらの特性より与えられ
る等価動作抵抗Ｒはそれぞれ図３の等価電圧Ｅｒ、等価
動作抵抗Ｒと同一である。なお、図中の記号Ｅｇはゲー
ト負バイアス直流電源電圧で、各電圧値との比較のため
に便宜的に示している。

【００２２】以上の本願の構成により、以下の本願の動
作を説明する。従来例の等価回路の図７と同様に、図３
の等価回路では、ノーマリオン形静電誘導サイリスタが
ゲートターンオフした場合、ゲート・カソード間には空
乏層が生成して、ゲート・カソード間の等価静電容量Ｃ
ｇはカソード端子Ｋ側を正、ゲート端子Ｇ側を負とする
方向に充電される。すなわち、この等価静電容量Ｃｇの
充電電圧は、初期電流として浮遊インダクタンスＬｇに
与えられたゲート引き抜き電流Ｉｇのピーク値Ｉｇｐに
よる浮遊インダクタンスＬｇの発生電圧とゲート負バイ
アス電流電圧Ｅｇおよびゲート抵抗Ｒｏの端子電圧との
和となり、ノーマリオン形サイリスタのゲート・カソー
ド間負バイアス電圧値となる。

【００２３】ここで本願の場合、ゲート負バイアス直流
電源電圧Ｅｇは図４のゲート・カソード間逆方向接合一
次降状電圧（アバランシエ電圧）Ｅｒ以下の近い電圧値
に設定してあるため、等価静電容量Ｃｇの充電電圧Ｖ
ｇ、すなわち、ゲート・カソード間負バイアス電圧ゲー
ト・カソード間一次降状電圧をＥｒと等価動作抵抗Ｒの
端子電圧により電圧クランプされる。その結果、等価静
電容量Ｃｇ、ゲート負バイアス直流電源電圧Ｅｇ、電子
スイッチＳｇｒ、ゲート抵抗Ｒｏ、浮遊インダクタンス
Ｌｇ、等価静電容量Ｃｇのループて形成される直列共振
回路において、等価静電容量Ｃｇに蓄えられた電荷が再
び浮遊インダクタンスＬｇのエネルギーとして戻る量が
少ないことにより、ゲート負バイアス電圧の振動が生じ
難く、ゲート・カソード接合の等価抵抗Ｒや挿入したゲ
ート抵抗Ｒｇで浮遊インダクタンスに蓄えられたエネル
ギーが消費されることにより、ゲート負バイアス電圧の
振動が抑制され、ゲート負バイアス電圧の振動を極力小
さな振幅として、安定なゲート負バイアス電圧を確保す
ることができる。なお、温度特性でゲート・カソード間
逆方向接合一次降状電圧Ｅｒの値が変化したり、電源電
圧変動によるＥｇの変動もあるので、ゲート負バイアス
電源電圧Ｅｇをやや低めに設定している。

【００２４】また、この振動は以上の説明から明白なよ
うに、ゲート駆動回路とノーマリオン形サイリスタのゲ
ート・カソード間の接続リード線の浮遊インダクタンス
とゲート・カソード間接合容量による直列共振回路によ
るものであるから、該接続リード線を同軸線として低イ
ンダクタンス化すれば、回路のダンピングが容易となり
非振動系の回路個性とし易く、一層効果がある。

【００２５】ここで、このダンピング用の抵抗をノーマ
リオン形サイリスタのゲート・カソード間逆方向接合一
次降状電圧Ｅｒ以上として得られる図３の等価動作抵抗
Ｒを利用すれば、特別な抵抗器を設けることなく容易に
減衰振動系を構成でき、一層効果的なゲートターンオフ
駆動回路を構成することができる。

【００２６】以上の状態を回路の振動定数との関係で示
すと次のようになる。通常、実効容量 200〜 300Ａ以上
の大電力用ノーマリオン形サイリスタの場合、ゲート・
カソード間逆方向接合容量Ｃｇは10ｎＦ〜 100ｎＦ（ゲ
ート負バイアスが０の場合）の範囲で、ゲート・カソー
ド端子とターンオフゲート駆動回路間を同軸状のリード
線で接続した場合の一般的なループインダクタンスは、
およそ０．１〜０．３μＨ程度である。また、前述の等
価抵抗Ｒは 100Ａ程度の大電流域で０．５Ω程度である
からゲート抵抗Ｒｏおよび配線抵抗との合成値で０．５
〜１Ω程度と考えられる。

【００２７】従って、直列共振回路の振動・非振動の判
別式は、４Ｌｇ／Ｃｇ＝４〜 120 Ｒ²＝０．25〜１ ∴（４Ｌｇ／Ｃｇ）＞Ｒ² 以上の結果から、通常の場合、この定数では非振動系に
なることはないが、比較的に減衰しやすい範囲といえ
る。なお、この接合容量Ｃｇは接合温度の上昇に対して
一般に比例的に増加するので、実用の接合温度が高い場
合には、より減衰振動しやすくなることが理解できる。

【００２８】なお、ゲート・カソード間接合一次降状電
圧は接合温度の上昇とともに実用域の温度範囲ではその
値が増加する特性であるため、大電力素子として、多数
のセグメントから構成される素子にとっては、セグメン
ト間のゲートアンバランシエ電流分担を揃え易く好都合
な特性である。

【００２９】

【発明の効果】本発明はノーマリオン形サイリスタのゲ
ート負バイアスによる順阻止特性とゲート・カソード間
逆方向特性とを踏まえた、ゲート・カソードの各端子と
ゲートターンオフ駆動回路相互の接続とゲート負バイア
ス電源電圧の設定方法に関する。この点について、1200
Ｖ／ 300Ａ級素子の同一素子につき、従来方式と本方式
を比較すれば、図９，図10と図11，図12のようになる。
すなわち、図９は従来例で、図10は図９の波形説明図で
あり、図11は本方式の例で、図12は同様に図11の波形説
明図である。なお、図10, 図12の記号はそれぞれ図８と
同じである。これらの試験条件は、図１または図２の各
部の定数を下記とし、主回路直流電源電圧Ｖ_Dを 600
Ｖ、ターンオフ電流Ｉa を 100Ａ、ゲート・カソード間
接合一次降状電圧Ｅｒ約80Ｖの素子として、ゲート負バ
イアス直流電源電圧を図９，図10の場合24Ｖ、図11，図
12の場合は70Ｖとした場合である。図10に比し、図12の
ゲート谷点電圧Ｖｇｖが浅くならず良好なゲートターン
オフが完了している。以上のごとく、安定で、高速なタ
ーンオフスイッチングが簡易に実現できる。例えば、図１の回路定数Ｒ_L＝６Ω Ｒｓ＝１０Ω Ｃｓ＝０．０１μＦ

【図面の簡単な説明】

【図１】本発明のゲートターンオフ駆動回路によるノー
マリオン形静電誘導サイリスタのチョッパー応用回路の
一例である。

【図２】本発明のゲートターンオフ駆動回路によるノー
マリオン形静電誘導サイリスタのチョッパー応用回路の
別の実施例である。

【図３】本発明の図１および図２のノーマリオン形静電
誘導サイリスタのゲート・カソードおよびアノード付近
とゲートターンオフ駆動回路部を説明する等価回路図で
ある。

【図４】ノーマリオン形静電誘導サイリスタのゲート・
カソード間逆方向電圧、電流特性の説明図である。

【図５】ノーマリオン形静電誘導サイリスタのゲート負
バイアスによる順阻止特性の説明図である。

【図６】従来回路のゲートターンオフ駆動回路によるノ
ーマリオン形静電誘導サイリスタのチョッパー応用回路
例である。

【図７】図６に示す従来回路のノーマリオン形静電誘導
サイリスタのゲート・カソードおよびアノード付近のゲ
ートフーンオフ駆動回路部の等価回路図である。

【図８】図７の等価回路図に対応するノーマリオン形静
電誘導サイリスタのゲートターンオフ時の各部の動作を
説明する電圧電流波形図である。

【図９】図６の従来の回路によりゲートターンオフ駆動
した場合のシンクロスコープによるノーマリオン形静電
誘導サイリスタの各部電圧電流の写真波形例である。

【図１０】図９の従来回路による写真波形例を説明する
ための説明図である。

【図１１】図１の本発明の回路によりゲートターンオフ
駆動した場合のシンクスコープによるノーマリオン形静
電誘導サイリスタの各部電圧電流の写真波形例である。

【図１２】図11の本発明回路による写真波形例を説明す
るための説明図である。

【符号の説明】

Ｅｇゲート負バイアス直流電源Ｅｇｒ電子スイッチＳＩノーマリオン形サイリスタＧゲート端子Ｋカソード端子Ａアノード端子Ｒ0 抵抗器Ｅｒゲート・カソード間逆方向接合一次降伏電
圧

Claims

【特許請求の範囲】

【請求項１】ゲート負バイアス直流電源と電子スイッ
チとの直列接続回路により、ノーマリオン形サイリスタ
のゲートに負、カソードに正となる方向にゲート負バイ
アスを与えてなるゲートターンオフ駆動回路において、
ゲートターンオフ駆動回路のゲート負バイアス直流電源
電圧をノーマリオン形サイリスタのゲート・カソード間
逆方向接合一次降状電圧以下の電圧値としたことを特徴
とするノーマリオン形サイリスタのゲートターンオフ駆
動回路。
【請求項２】前記ゲート及びバイアス直流電源電圧
を、前記ゲート・カソード間逆方向接合耐圧の１／２以
上から接合耐圧までとする請求項１記載のノーマリオン
形サイリスタのゲートターンオフ駆動回路。
【請求項３】前記ノーマリオン形サイリスタのゲート
・カソード電極とゲートターンオフ駆動回路の相互接続
導体を同軸状リード線とした請求項１或いは請求項２記
載のノーマリオン形サイリスタのゲートターンオフ駆動
回路。
【請求項４】前記ノーマリオン形サイリスタのゲート
・カソード電極と前記ゲートターンオフ駆動回路の相互
接続導体間に抵抗器を挿入してなる請求項１或いは請求
項２或いは請求項３記載のノーマリオン形サイリスタの
ゲートターンオフ駆動回路。
【請求項５】前記ノーマリオン形サイリスタのゲート
ターンオフ動作時には該ゲート・カソード間逆方向接合
一次降状電圧以上の電圧を印加し、ゲート・カソード間
逆方向接合の等価動作抵抗と、ゲートターンオフ駆動回
路内の電子スイッチを含む等価動作抵抗および前記ゲー
ト・カソード電極と前記ゲートターンオフ駆動回路間と
の相互接続リード線の配線抵抗等によるノーマリオン形
サイリスタのゲート・カソード間許容ゲート逆電流値以
下になるような合成抵抗値のもので、ゲート・カソード
間逆方向接合電流を制限してなる請求項１乃至請求項３
記載のノーマリオン形サイリスタのゲートターンオフ駆
動回路。