JPH03504057A - 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 改良型低電力デュアルモードＣＭＯＳバイアス電圧発生器 発明の技術分野 （ＥＥＦＲＯＭＳ）の使用に適したバイアス電圧発生器に関する。

発明の背景 今日、集積回路産業においては比較的低電圧源で動作する比較的低消費電力のデ バイスを製造している。公知の集積回路群のほとんどは、適正に動作するために 約５ボルトの電源を必要としている。３ボルトの電源で動作するデバイスが増え てきて、ポピユラーとなってきている。電源電圧の低減の要求は、電源における 要求を楽にする。言いかえれば、３ボルトで動作するデバイスは、５ボルトで動 作するデバイスに比べて電池のような電圧源で使用するのにより適している。は とんどの電池技術において、３ボルトを生じる電池は、それより高い電圧を生じ る電池よりも小さくそして単純である。多数の、３ボルトを発生する単一セル電 池は、近年子に入れることができる。３ボルトで動作する回路の設計において、 制限された容量の電源での有効性が最大となるようにする事が最終目標であるか ら、それぞれの回路の電流消費を最小にする事が強く求められている。したがっ て、集積回路の設計者は、回路の動作電圧の低減とともに回路に必要とされる電 流の最小化との矛盾する課題に直面している。

多くの集積技術は３ボルトで動作するように適合化されている。例えば、３ボル トで動作するマイクロプロセッサ及びある型のメモリデバイスを今日子に入れる 事ができる。しかしながら、３ボルトで動作し、電流消費が小さい電気的に消去 可能な読出し専用メモ！Ｊ　ＣＥＥＰＲ−ＯＭ）デバイスは今のところ製造する 事が不可能である。

ＥＥＰＲＯＭデバイスは、一般にマイクロプロセッサによって発生される電気的 信号を使用してアクセスされかつ変更されうる不揮発性メモリ記憶装置を提供す る。

ＥＥＦＲＯＭデバイスに記憶されたデータは電力供給が無い状態でもその状態を 保持するので、これらデバイスは、電池電源を用いる使用例に用いる事が強く望 まれている。

しかしながら、ＥＥＦＲＯＭデバイスは、その他の集積回路技術においては存在 しない、メモリセルをプログラム及び消去するための電圧を用いている。例えば 、あるＥＥＰＲＯＭ群においては、１つのメモリセルをプログラムするために２ ５ボルト程度のプログラム電圧を必要としている。

２５ボルトの高電圧信号は”オンチップ”回路によって発生されるが、この２５ ボルトを３ボルトの電源から発成さする事は５ボルトの電源から発成させるより も困難である。更に、ＥＥＦＲＯＭデバイスは、ある動作モ−ドにおいて負の電 圧を必要とする。”フローティングゲート”ＥＥＰＲＯＭデバイスにお（・て、 ３層のポリシリコン及び酸化物構造が不揮発性メモリ記憶領域として用いられて いる。該ＥＥＦＲＯＭは、３層ポリシリコンメモリ構造を含んでいる複数のセル から構成されて℃・る。ポリシリコン層の１つは電気的に他の層と絶縁され、そ れは”フローティングゲート“と言われる。該フローティングゲートは、フロー ティングゲートへ電荷を供給するか、又は該ゲートから電荷を取り除（かの制御 を行うプログラミング電極と共に動作を行う。電荷が２０−ティングゲートに供 給され、そして該ゲートから除去されると、３層ポリシリコン構造は導通状態と 非導通状態との間で切り換えが行われる。フローティングゲートは電気的に絶縁 されているので、プログラミング電極によって変更される迄、フローティングゲ ートに存在する電荷はそこに保持される。このタイプのＥＥＦＲＯＭメモリ構造 は、一般に”厚い酸化物ＥＥＦＲＯＭ　”と称せられている。このタイプのＥＥ ＦＲＯＭメモリの動作のより詳細な説明は、Ｓｉｍｋｏによって発明され、本発 明の譲受人に譲渡された米国特許第４．２７４，０１２号を参照されたい。該米 国特許及び以下の他の総べての米国特許は、本明細書において参照されている。

厚い酸化物ＥＥＦＲＯＭ構造はプログラミング電極と７０−ティングゲートとの 間の容量効果に依存するから。

一般に２５ボルト程度の比較的高い電圧がフローティングゲートをプログラムす るために必要とさＩＬる。ＥＥＰ−ＲＯＭデバイスに対する典型的な入力構造は 、基板に形成されるラテラル、Ｖ　Ｐ　Ｎ　Ｐ構造を含み、該構造は、システム におけるリンギングによって生じる電圧アンダーシュートに起因するラッチアッ プを生じる。もし、このようなラッチアップが生じると、メモリデバイスは大容 量の電流を消費してしまう。高電圧がプログラミング電極（ワードライン）に存 在すると、隣接するセルに不所望な作用が生じてしまう。ラッチアップはまた、 セルに供給される電圧がデバイスの寄生トランジスタのフィールドスレッショル ドを越えると常に生じる。該フィールドスレッショルドは、寄生の厚い酸化物Ｍ Ｏ５ＦＥＴがターンオンし、隣接するセルが他のものからもはや絶縁されず、し たがって他のものと独立してプログラム及び消去できないようなゲート電圧の事 である。

寄生電界効果トランジスタのスレッショルドはセルの基板に加えられるバイアス 電圧に直接的に関係することが知られている。より詳細には、基板に加えられる 負電圧が上昇すると、符生電界効果トランジスタのスレッショルドも上昇する。

更に具体的には、典型的厚い酸化物ＥＥＦＲＯＭデバイスにおいて、基板にゼロ ・ボルトが加わると、寄生電界効果トランジスタは約１７ボルトのスレッショル ドを有することになる。従って、基板のバイアスがゼロ・ボルトに保持されてい るとき、１０ボルトを超えるプログラミング電圧がラッチアップを引き起こす、 即ちデバイスに不正確なプログラミングを生じさせる可能性がある。基板のバイ アスが一１ボルトに保持される場合には、スレッショルドは約１７ボルトに上昇 する。厚い酸化物メモリ・セルは正確なプログラミングのためには約２５ボルト を必要とするので、隣接のセルの不揮発動作と完全に無関係にしデータの誤まり を防止するためには、−２ボルト乃至−３ボルトの基板電圧が必要になる。

今日の典型的ロジック゛・ファミリーは３ボルト又は５ボルトで動作するので、 デバイスがそれらの両方の電圧で動作可能であれば一層望ましいが、それＫよっ て厚い酸化物ＥＥＦＲＯＭデバイスの設計を複雑にしてしまう。

回路が５ボルトの電源で作動されるときは、−３ボルトの基板バイアス電圧の発 生は重大な問題ではない。しかし、電源の電圧が３ボルトに低下されるときは、 あらゆる既知の負電圧バイアス発生器トポロジでも一３ボルトの発生は困難であ る。更に、３ボルト動作に最適化された場合、既知の負電圧バイアス発生器トポ ロジは正電源電圧がより高い電圧に上昇すると、過度の負電圧を発生して、不所 望なそして不必要な電流を消費する結果となる。

発明の概要 簡単に述べると、一層高い電圧で改良された性能をも与える一方、３ボルトと同 じほど低い電圧で動作するデバイスを使用するために容易に適用される基板バイ アス電圧発生器を企図としる。本バイアス電圧発生器は、３ボルト電源又は一層 高い電圧を有する電源から動作されることＫかかわらずほぼ一３ボルトのバイア ス電圧を生じる。本バイアス電圧発生器は複数のモードで動作し、そして電源電 圧変化及び発生器負荷の変更のために適切に調整される。

本発明は充電サイクル中にチャージポンプ・キャパシタの出力側をクランプする ことにより従来のバイアス電圧発生器に改良を与える新規なチャージポンプ手段 を含み、このため従来の回路においてクランピング・ダイオードと関係する電圧 低下を取り除く。本発明の別の面において、待機モードとブー）　（ｈｎｏｔｅ ｄ）モード間に本発明を切替えるための手段が与えられている。ブートモードに おいて、ブート動作手段がブートモード中に増加する出力電圧を与えるために駆 動される。ブートモードはまたＥＥＦＲＯＭセルの高いプログラミング電圧に適 応する高出力電流状態にバイアス電圧発生器を切り換える。

ブート動作手段は正の電源入力電圧と大きさにおいて少なくとも同じ程度の大き さの充電ポンプ出力電圧を発生するための補助チャージポンプ手段を含む。待機 モードにおいて、ブート動作手段はブートモード論理手段により不作動にされる 。ブートモード論理手段は、バイアス電圧発生器の出力で電圧を検出しかつその 出力の電圧が許容限界内にあるときはいつでもバイアス電圧発生器を不作動にす る手段を含む。なお、本発明の別の面では、本バイアス電圧発生器をクロックす るための複数のクロック信号のひとつを選択するための手段が与えられる。

複数のクロック信号が各種の周波数で配列され、そしてバイアス電圧発生器用の 所望の出力電流に基づいて選択される。

したがって、本発明の目的は比較的低電圧から動作可能でそして正の電源電圧よ りも犬き〜・か等しい大きさを有する負の電圧を生じることができる集積回路バ イアス電圧発生器を提供することである。

本発明の他の目的は、各モードが特定の出力電圧レベル、電流レベル及びエネル ギ消費に対して最適化される複数のモード間を適切に切り換えるバイアス電圧発 生器を提供することである。

本発明の他の目的は集積回路バイアス電圧発生器における電流消費を最小にする ことである。

さらに本発明の別の目的は負荷の電圧を検出し且つ検出された電圧が許容制限内 にある時にバイアス電圧発生器を不作動にする手段を含む集積回路バイアス電圧 発生器を提供することである。

図面の簡単な説明 これら及び他の目的は以下の明細書及び添付された図面を介して理解されよう。

第１図は従来技術のバイアス電圧発生器の概略図である。

第２図は本発明のデユアルーモード・バイアス電圧発生器のブロック図である。

第３図は本発明のデユアルーモード・チャージ・ポンプの概略図である。

第４図は本発明の制御論理部の概略図である。

第５図は第１図のデユアルーモード・チャージ・ポンプと協同するチャージポン プ・キャパシタ制御部の概略図である。

第６図は本発明の動作中に発生された各種の信号を示すタイミング図である。

発明の詳細な説明 厚い酸化物ＥＥＦＲＯＭセルは、各種動作モード中に負の基板電圧を要求する。

５ボルト電源からの動作のために設計されている、先行の回路にお−・では、典 型的には負の基板電圧が第１図に示される回路により発生される。

この回路１００は端子１０２でクロック信号を受けるために備えられている。端 子１０２に結合されたクロック信号は、ある範囲の周波数を有し、零ボルトと５ ボルト（即ち、正の電圧源の電圧）の間で蚕幅を変化する。クロック信号は端子 １０２とインバータ１０４０ノード″Ｙ″の間に配置されるキャパシタ１０６を 介してインバータ構成１０４に結合されている。インバータ構成１０４はｐチャ ンネル・デバイス１０８と外チャンネル・デバイス１１０を含む。Ｎチャンネル ・デバイス１０８はほぼ零ポルトに典型的には維持されている端子Ｖａｇに結合 されたドレインが配置されている。ｎチャンネル・デバイス１０８のソースとゲ ートはインパーク１０４のノードＹ”に結合されたゲートとソースに配置されて いる。

Ｎチャンネル・デバイス１１０はインバータ１０４０ノードＹ″に結合されたソ ースと出力端子１１２に結合されたドレインが配置されている。

動作において、端子１０２のクロック信号は零ポルトと５ボルト間を交番する。

この信号はキャパシタ１０６によりノード″Ｙ”にＡＣ結合される。ノード”Ｙ ″における電圧は正で振れるので、５チヤンネル・デバイス１０８は導通へと強 要され、この結果、ノード”Ｙ″　での正の電圧の振れはほぼｌボルトにクラン プする。そこで、ノードＹ″　の電圧は＋１ボルトと−４ボルト間を交番する。

これは今度は負の電圧に振れて℃・る間にほぼ一３ボルトの電圧へと出力端子１ １２を駆動する。トランジスタ１１０はダイオードとして機能するから、出力端 子１１２に結合されている負荷は零ボルトと５ボルトの間を交番する入力信号で ほぼ一３ボルトに駆動される。

上述の技術にはいくつかの不利益がある。厚い酸化物ＥＥＦＲＯＭセルにおいて 、適切なフィールドスレンショルドを与え、そしてセル動作電圧が正確に予測さ れ得るように基板をほぼ一３ボルトに維持することが必要である。もし、上記回 路が５ボルト電源から動作されるならば、それは要求される一３ボルトを圧を与 える。上記回路により生成され得る最大出力（最大負の出力）は電源の電圧から トランジスタ１０８と１１０の電圧降下ＣＶｔ）を引〜・たものである。Ｖｔの 電圧降下は活性領域において動作するトランジスタのスレッショルド電圧である 。通常の状態のもとで、これらのトランジスタのＶｔ電圧降下は１ボルト程度で ある。そこで、もし回路１００が零から５ボルトの入力信号により駆動されるな らば、生成され得る最大負電圧は一３ボルトである。もし、入力信号が０−３ボ ルトに減少されるならば、生成され得る最大負電圧は厚い酸化物ＥＥＦＲＯＭデ バイスに使用のため十分でない一１ボルトである。

回路１００が有する他の問題はそれが調整されないことである。それは負荷条件 に無関係に同じ出力電流を生じる。回路が比較的高い電圧で動作されるときに、 これは問題とならない。しかしながら、３ボルト設計において、電源の制約はさ らに臨界的であり、そして回路１００は低いメモリ活性の期間中に電力を消費す る。さらに、回路１００により生成され得る最大負電圧は正の電源電圧に直接関 係し、そのため多重電圧設計における使用のため容易に適合されない。

本発明は、第２図においてブロック図の形式で示された新規なチャージ・ポンプ ・構造を有する回路１００の改良を提供する。構造２００は待機モード及び”ブ ートモードにおいて動作するデユアルーモード・チャージポンプ２０２を含む。

ブートモードは高出力電圧及び電流が要求されるときは常に選択される。ブート モードは、端子２０４に結合されるブートモード可能化信号”Ａ”により制御さ れる。ブートモード可能化信号”Ａ’　は、典型的にはその各種動作モードを介 してＥＥＦＲＯＭデバイスを逐次動作させる制御回路（図示されてない）により 発生される。ブート可能化信号″Ａ″は、典型的にはＥＥＦＲＯＭが高電力プロ グラミングモードにあるときは常に活性される。

デュアルモード・チャージポンプ２０２は、比較的速いクロック信号および比較 的遅いクロック信号がそれぞれ端子２０６および２０８で受は取るようになって いる。

デュアルモード・チャージポンプが待機モードで動作されるときは、上記の遅い 発振器信号がチャージポンプ回路に結合される。デュアルモード・チャージポン プがブートモードで動作しているときは、基板検出器および制御論理部２１２の 制御の下で速い発振器がチャージポンプ回路に結合される。

デュアルモード・チャージポンプは、２つのチャージポンプ部を含んでいる。待 機モードにおいては、２つのチャージポンプ部の１つ（ブートモード・チャージ ポンプ）は不作動状態とされ、これにより電力が保存される。

ブートモードにおいては、ブートモード・チャージポンプは付加的な出力電圧お よび電流を供給するように活性化される。構成２００はさらに、回路１００内で 固有に生じるスレッショルド電圧低下を除去する動的チャージポンプ・キャパシ タ制御回路２１０を含んでいる。本発明の好適な実施例においては、デュアルモ ード・チャージポンプは、充電サイクル中に、正電源電圧に１つ以上のチャージ ポンプ・キャパシタを充電するために使用される。充電サイクル中は、動的チャ ージポンプ・キャパシタ制御回路２１０はチャージポンプ・キャパシタの出力端 子を零ボルトにクランプし、他方チャージポンプ・キャパシタの他の端子は正電 源電圧とほぼ等しい正電圧に駆動される。ボンピンクサイクル中は、動的キャパ シタ制御回路２１０はチャージポンプ・キャパシタの出力端子をクランプしない で、他方その最も大き−・正の端子は零ボルトに駆動され、これによりチャージ ポンプ・キャパシタの出力端子に負電圧を発生する。

構成２００は、記憶動作中に基板電圧レベルをモニタする基板検出器及び制御論 理部２１２を含んでいる。ブートモードにおいては、当該バイアス電圧発生器は 、基板電圧を所望の限度内に維持するのに必要とされる以上の電流および電圧を 発生させることができる。基板検出器及び制御論理部２１２は、基板電圧レベル をモニタし、十分なバイアス電圧が基板に存在しているときは常にデュアルモー ド・チャージポンプ２０２を不作動状態にする。基板検出器及び制御論理部２１ ２は、それ故に、電力を保存する手段と基板バイアス電圧を予め定められた限度 内で維持あるいは制御する手段との両手段を提供する。本発明の電圧を制御する という面は、基板電圧がしばしばＥＥＦＲＯＭセルの基準電圧として使用される ＥＥＦＲＯＭの用途において特に重要である。それ故、予測しうるＥＥＦＲＯＭ の動作は、基板電圧が比較的狭い範囲で制御されることを要求する。基板検出器 及び制御論理部２１２はまた、構成２００が広い電圧範囲で動作されることを可 能にする。なぜなら、ブートモード・チャージポンプは、基板電圧を予め定めら れた限度内に維持することが必要とされるときだけ活性化され、そのため基板バ イアス電圧は正電源電圧に対して独立だからである。

いま第３図を参照すると、回路３００は、デュアルモード・チャージポンプ２０ ２の詳細な構成を概略的に示している。回路３００へのクロック入力は、トラン スミッション・ゲート３０２および３０４によって制御される。特に、トランス ミッション・ゲート３０２の入力端子３０６は、比較的遅いクロック信号に結合 されている。

またトランスミッション・ゲート３０４の入力端子３０８は比較的速いクロック 信号に結合されている。これらの比較的速いクロック信号および比較的遅いクロ ック信号は、種々の動作モード中に所望の出力電流に基づいて選択されうる多く の周波数のいずれかとしてよい。これらのクロック信号は、典型的には零ボルト と正電源電圧との間でその大きさが変化する。これらの信号は、多くの周知の回 路から発生させることができ、典型的にはＥＥＦＲＯＭ制御回路（図示せず）か ら電力されよう。

トランスミッション・ゲート３０２および３０４は、端子３１０および３１２に 結合されるブートモード可能化信号”Ａ”　と端子３１４に結合される信号”λ ”　とに基づいて比較的速いクロック信号又は比較的遅いクロック信号のいずれ かを選択するために使用される。端子３１０は、トランスミッション・ゲート３ ０２の反転制御入力に結合されている。端子３１２は、トランスミッション・ゲ ート３０４の非反転制御人力に結合されている。端子３１４は、トランスミッシ ョン・ゲート３０２の非反転制御入力およびトランスミッション・ケート３０４ ０反転制御入力のそれぞれに結合されている。

トランスミッション・ゲート３０２および３０４の両出力は共通に結合されてお り、この共通接続部はさらにｐチャンネルトランジスタ３１６およびＢチャンネ ルトランジスタ３１８のゲート端子に結合されている。トランジスタ３１６のソ ースは、正の電力供給Ｖａｔ端子３２０に結合されている。トランジスタ３１８ のドレインは、接地Ｖａｎの端子３２２に結合されている。デプレション・パス ・トランジスタ３２４は、トランジスタ３１６と３１８との間に配置されており 、トランジスタ３１６のドレインはトランジスタ３２４のソースに結合され、ト ランジスタ３２４のドレインはトランジスタ３１８のソースに結合されて℃・る 。トランジスタ３２４のドレインとトランジスタ３１８のソースの共通接続部は 、さらにチャージポンプ・キャパシタＣｐに結合されており、この接続点は、ノ ード＠Ｂ”あるいはチャージポンプ・キャパシタＣｐのチャージポンプ側と称さ れる。トランジスタ３２４のゲートは、第４図の回路によって発生される制御信 号″Ｌ”により制御される。

回路３００はさらに、キャパシタＣＢ１　トランスミッションゲート３２８およ びデプレション・パス・トランジスタ３３０により構成されるブートモード・チ ャージポンプ３２６を含んでいる。トランジスタ３３０のソースとキャパシタＣ Ｂの１端子は共通に結合されている。

この共通接続部はさらにノード″Ｂ”に結合されている。

トランジスタ３３０のゲートおよびトランスミッション・ゲート３２８の反転制 御入力は、反転されたブートモード可能化信号“λ”に結合されている。トラン スミッション・ゲート３２８の反転入力は、ブートモード可能化信号”Ａ″に結 合されて（・る。トランスミッション・ゲート３２８の１つのトランスミッショ ン・パス入力は、トランジスタ３３０のドレインに結合されている。トランスミ ッション・ゲート３２８の他のトランスミッション・パス入力は、キャパシタＣ Ｂに結合されている。トランスミッション・ゲート３２８０入力とキャパシタＣ Ｂの共通接続点は、インバータ３３４およびトランスミッション・ゲート３３６ を介して端子３３２（制御信号”Ｌ″）に結合されている。トランスミッション ・ゲート３３６の導通は、ブートモード可能化信号”Ａ”および信号”７″によ って制御される。ブートモード可能化信号”Ａ”がローであるとき（待機モード ）には、トランスミッション・ゲート３３６は非導通状態であり、制御信号９Ｌ ”はキャパシタＣＢおよびトランスミッション・ゲート３２８から分離される。

さらに、ブートモード可能化信号”Ａ”がローであるときは、トランスミッショ ン・ゲート３２８は導通であり、これによりキャパシタＣＢの両端電圧を零ボル トにクランプする。従って、待機モードにおいては、ブートモード・チャージポ ンプ３２６は完全に不作動にされ、待機モードにおいてはエネルギーはブートモ ードキャパシタ内で消費されない。

ブートモード可能化信号”Ａ″がノ・イのときは、トランジスタ３３０は非導通 であり、その結果、トランスミッション・ゲート３２８をチャージポンプ・キャ パシタＣＢに存在する電圧から絶縁し、トランスミッション・ゲート３２８をバ イアスすること又はブレークダウンすることが防止されるようになっている。

待機モードにお℃・て、回路３００は一般的なチャージポンプと同様な方法で動 作する。ブートモード可能化信号”Ａ”がローのとき、比較的遅い発信器信号は トランスミッション・ゲート３０２を介してトランジスタ３１６及び３１８に結 合される。クロック信号が正入力電圧と零ボルトとの間でスイングされるとき、 トランジスタ３１６及び３１８は交互に”ＯＮ”および”ＯＦＦ”される。これ により、はぼ零ボルトと正電源電圧との間でキャパシタＣｐの片側をスイッチン グする。待機モードにおいて、制御信号″′Ｌ”はハイに保持され、トランジス タ３２４はチャージポンプの動作に関与しない。以下に詳述されるように、チャ ージポンプ・キャパシタｃｐの出力側はチャージポンプ充電サイクル中は零ボル トにクランプされる。チャージポンプ出力サイクル中は、キャパシタの最正側は 零ボルトに切換えられ、チャージポンプ・キャパシタの出力側はいくらかの負電 圧にされる。

発生され得る最高負電圧は、チャージポンプ充電サイクル中チャージポンプ・キ ャパシタの出力側のクランプ電圧によって直接影響される。

キャパシタＣｐの出力側、ノード１Ｃ”は動的チャージポンプ・キャパシタ制御 回路２１０によって制御される。全バイアス電圧発生器において、ダイオードが 、チャージポンプ充電サイクル中に漏れを防止するためにデバイスの出力に配置 されている。従来のバイアス電圧発生器において、このダイオードはチャージポ ンプ・キャパシタの出力側での正電圧スイングをクランプする為に使用され、ク ランプ電圧が略々１ボルト（ダイオードのスレッショルド電圧）になるようにし ている。本発明では、このダイオードのスレッショルド電圧降下を充電サイクル 中チャージポンプ・キャパシタＣｐのノード６Ｃ″を零ポルトにクランプするこ とにより除去し、これにより従来設計に内在する固有のダイオード電圧のオフセ ットを除去している。

第４図を参照して、図示された回路４００は動的チャージポンプ・キャパシタ制 御回路２１０の詳細な実施例である。回路４００はそのドレインがＶｓｓ（接地 ）端子４０４に結合され、そのソースがノードＣ”に結合されたＰチャンネルト ランジスタ４０２を含む。トランジスタ４０６は、ノード″′Ｃ”とバイアス電 圧発生器出力端子ＶＢＢとの間のダイオード配置内に配列されている。

クランピング（ｃｒａｍｐｉｎｇ　）　　）ランジスタ４０２はキャパシタ・サ イクル中ノード″Ｃ″をＶ８Ｂにクランプするために使用される。回路４００は 待機モードとブートモードの両方においてアクティブであることに注意すべきで ある。

トランジスタ４０２のゲートは、現在選択されたクロック信号に応答するネット ワークによってスイッチされるノードＮ″に結合されている。本発明の好ましい 実施例において、チャージポンプ・キャパシタＣ，の高速充電を容易にするため にトランジスタクランピング４０２を迅速にスイッチし且つ充電サイクル中トラ ンジスタを確実に駆動することが好ましい。現在選択されたクロック信号はノー ド’Ｅ″で回路４００に結合されている。

ノード″′Ｅ″とキャパシタ４１２との間に直列に結合されたインバータ４０８ 及び４１０はクロック信号を緩和する。キャパシタ４１２はインバータ４１０の 出力とノードＮ″との間に直列に配列される。複数のＰチャンネル・デバイス４ １４〜４２０はノード″′Ｎ″のスイッチングとトランジスタ４０２のゲートを 正確に制御するためにＶｅｃとＶｓｓとの間に直列に配列される。特に、トラン ジスタ４１４と４１６は各々のドレイン端子とソ−ス端子とが結合されて配列さ れている。トランジスタ４１４のソースはＶｃｔ端子４２４に結合されている。

トランジスタ４１４と４１６のゲートはＰチャンネルカレントミラー回路（図示 せず）によって発生された基準電圧に結合されている。トランジスタ４１６のド レインはノードＮ′に結合されている。

トランジスタ４１４と４１６はノード”Ｎ″に固定量の電流を与える電流源を含 む。トランジスタ４１８と４２０はノード″Ｎ″と７一ドＭ”との間に直列に配 列されている。特に、トランジスタ４１．８はそのソースがノードＮ″に結合さ れて配列されている。トランジスタ４１８のドレインはトランジスタ４２０のソ ースに結合され、この共通接続点は更にＶｓｓ端子３２２に結合されている。ト ランジスタ４２０のソースとトランジスタ４１８と４２０の各々のゲート端子は それぞれノード“Ｍ″に結合されている。インバータ４２４とキャパシタ４２６ はノードＥ”とノードＭ”　との間に直列に配列されて、これによりノード″Ｅ ”に現れている信号の反転表示がノードＭ″に現れる。Ｐチャンネルトランジス タ４２２はそのソースがノード″′Ｍ”に結合されて配列されている。

動作において、トランジスタ３１８のゲートが現在選択されたクロック信号によ ってハイに駆動されたとき、ノード″Ｅ”の電圧もまたハイに駆動される。ノー ド”Ｅ”がハイに駆動されたとき、キャパシタ４２６に対する入力がローである 間はキャパシタ４１２に対する入力はハイに駆動される。キャパシタ４１２に対 する入力がハイに駆動されたとき、ノードＮ”は上向きに結合され、クランピン グトランジスタ４０２は”ＯＦＦ”にされ、ノード″Ｃ”はクランプされなくな る。トランジスタ４０２が”ＯＦＦ″のときはいつでもノードＣ″はクランプさ れなくなり、即ち”浮動（ｆｌｏａｔｉ％ｇ）”であり、ノードＢ”での下向き の遷移の負のカップリングはダイオード４０５を介してＶＢＨに結合される。

トランジスタ３１８のゲートでの下向きクロック遷移で、ノードＢ”はローにさ れ、キャパシタ４１２に対する入力はローにされ、キャパシタ４２６に対する入 力はハイにされる。キャパシタ４２６に対する入力がローに駆動されると、ノー ド″Ｍ″はローに駆動され、トランジスタ４２０によるマイナスのスレッショル ド電圧にクランプされる。トランジスタ４１８のゲートがトランジスタ４２０に よるマイナスのスレッショルド電圧にクランプされるので、トランジスタ４１８ は完全に導通し、ノード″Ｎ″は零ポルトにクランプされ、トランジスタ４０２ は完全にＯＦＦ”になる。後で詳述する様に、トランジスタ４０２を可能なだけ 大きい電流で駆動することは以下に述べるブートモードのために好ましい。

上述の如く、クランピングトランジスタ４０２によるクランピング中は、クラン ピングトランジスタ４０２は可能なだけ大きい電流で駆動されることが望ましい 。これはトランジスタ４１８と４２０の相互作用を介して部分的に成就される。

ノード＠Ｍ”での電圧がハイに振れるとき、キャパシタ４１２の入力での負エツ ジはノード゛Ｎ”をローにし、トランジスタ４１８を“ＯＦＦ”にし、クランピ ングトランジスタ４０２を”ＯＮ″にする。

従って、回路４００は、クランピングトランジスタ４０２を、チャージポンプ充 電サイクル中ノード”Ｂ″が充電されるときクランピングトランジスタ４０２が ノード″Ｃ″を零ボルトにクランプし、チャージポンプの出力サイクル中ノード ”Ｂ”が下向きに駆動されるときノード″′Ｃ″をクランプしなくなるようにす る様に制御する。

ローＶ６６レベルでの良好な動作はキャパシタ４１２と４２６上でスイングする ＶＣＣを使用し、トランジスタ４１８のゲート電圧レベルを絶対値子／−Ｖｔｐ に設定するためにＰチャンネルトランジスタクランプ４２０と４２２に結合され たダイオードを使用することにより成就される。これにより、Ｖｔｐより常に大 きいそれらキャパシタの両端に結合される３ポルトＶｃｃレベルに対し良好な動 作を保証する。

上述の記述は待機モードにおける本発明の動作を基本的に述べている。本発明の 好ましい実施例はまた別の７・イー出力即ち６ブートモードにおける動作を熟慮 する。

ブートモードは、デバイスがプログラミングの様な／・イ電流モードで動作され るときはいつでも成就される。ブートモード制御信号゛Δ”が”・・イ”のとき はいつでも、ブートモードが成就される。′ブートモードにおける本発明の動作 は、第５図中の回路５００の如く線図的形式で示された基板検出器及びブートモ ード論理回路２１２によって制御される。基板検出器及びブートモード制御論理 回路２１２は基板電圧を検出し、基板によって充電が必要とされたときに比較的 に速いクロック信号をデュアルモード・チャージポンプに選択的に結合する手段 を含む。基板検出器及びブートモード制御論理回路２１２は更にブートモードが 成就されるときにブートモード・チャージポンプ３２６を制御する手段を含む。

本発明が待機モードにある時はいつも、ブートモード制御信号”Ａ″は、”ロー ”である。この状態においては、トランスミッション・ゲート３２８は、導通し ており、従ってキャパシタＣＥを短絡している。これに加えて、トランスミッシ ョン・ゲート３０４及び３３６は、非導通であり、これによりそのブートモード 作動信号をデュアルモード・チャージポンプ２０２から絶縁している。そのブー トモード制御信号″′Ａ”が”ハイ”になると、トランスミッション・ゲート３ ２８は、非導通状態に切換えられる。更に、トランスミッション・ゲート３０４ は信号′″Ｐ″をトランジスタ３１６及び３１８のゲート端子に結合し、他方、 トランスミッション・ゲート３０２は、遅い方のクロック信号を絶縁する。以下 に述べるように、制御信号”Ｐ″は、速い方のクロック信号のゲートされた形態 のものであり、これにおいて、その高速クロック信号は、エネルギをチャージポ ンプが必要としているときは常に、トランスミッション・ゲート３０４に結合さ れている。

次に第５図を参照すると、回路５００は、Ｐチャンネル・トランジスタ５０４及 び５０６から成る２人力形電流源５０２を備えている。トランジスタ５０４及び ５０６は、それらのソースがＶａｃ端子３２０に結合し、またそれらのゲートが 互いに結合した状態で配置しである。この共通ゲート接続部は、更に端子５０８ で電圧基準に結合している。端子５０８に結合したその電圧基準は、およそＶｃ ｃ−ＶｔＰボルトの基準電圧を発生するようになったものであれば、どの周知の 電圧基準でもよい。トランジスタ５０４及び５０６の上記の構成は、トランジス タ５０４及び５０６のドレインから固定の電流Ｉｌ及びＩ２を夫々発生するよう になっている。トランジスタ５１０及び５１２は、それらのソースがトランジス タ５０４及び５０６のドレインに夫々結合しており、またそれらのゲートは互い に結合している。トランジスタ５１０及び５１２のこの共通ゲート接続は更に、 制御信号“７″に結合していて、トランジスタ５１０及び５１２が待機モードで はオフにされるようになっており、これによって、本回路５００を不動作にして 待機モードにおいて電流節約を行うようになっている。トランジスタ５１０のド レインは、基板ＶＢＢ端子４０５へ、トランジスタ５１４．５１６．５１８及び ５２０から成る直列接続のダイオード・チェインを介して結合している。これら トランジスタ５１４．５１６．５１８及び５２０は各々、そのゲート及びドレイ ンが互いに結合して設けである。トランジスタ５１４のその共通ゲート／ドレイ ン接続部は、トランジスタ５１０のドレインに結合している。

また、トランジスタ５１６のその共通ゲート／ソース接続部は、トランジスタ５ １３のドレインに結合している。

トランジスタ５１８のその共通ゲート／ドレイン接続部ランジスタ５２０のその 共通ゲート／ドレイン接続部は、トランジスタ５１８のドレインに結合している 。トランジスタ５２０のこのドレインは、ＶＢＢ端子４０５に結合している。そ のダイオード・チェイン内のダイオード数は、ＶＢＢポンプの可能化のレベルを 指示するように変更することができる。

トランジスタ５１２のドレインは、トランジスタ５２２のソースに結合している 。トランジスタ５２２のゲートは、トランジスタ５１０及び５１４の上記の共通 ドレイン接続部に結合している。トランジスタ５２２のドレインは、Ｖａｎ端子 ３２２に結合している。トランジスタ５１０及び５１２の共通ゲート接続部は更 に、トランジスタ５２４のゲートに結合している。トランジスタ５２４のソース は、トランジスタ５１２及び５２２の共通ドレイン／ソース接続部に結合してい る。トラフジ２夕５２４のドレインは、Ｖ８ｇ端子３２２に結合している。トラ ンジスタ５２４のソースと、トランジスタ５１２及び５２２のその共通ドレイン ／ソース接続部と、の共通接続部は、更にインバータ５２６の入力に結合してい る。

トランジスタ５１４−５２０により形成したその一連のダイオードは、電流リー ク器５２８を構成している。

この電流リーク器５２８は、電流源５０２からの電流１１をＶＢＢ端子４０５に 結合するために設けである。

ＶＢＢが所望の限界値の範囲内にあるとき、トランジスタ５２２のゲートの電圧 は、トランジスタ５２２のディプレッションしきい値より負である。従って、ト ランジスタ５２２は消勢され、トランジスタ５２４のソースは”ハイ”に引っ張 られている。これはインバータ５２６の出力を”ロー”にしている。もしＶＢＢ が、通常の漏れ並びに電流リーク器５２８が与える漏れにより上昇すると、電流 １１は、トランジスタ５２２のゲートへそれるようになり、またインバータ５２ ６のその入力は“ロー”に引っ張られ、従って、これはその出力を”ノ・イ”に 駆動する。

インバータ５２６のその出力は、ブートモード論理部５３０を制御するのに使用 するものである。このブートモード論理部５３０は、ＮＡＮＤゲート３３２を含 んでおり、このゲートは、その一方の入力がインバータ５２６のその出力に結合 するように配置しである。ＮＡＮＤゲート３３２の他方の入力（端子３３６）は 、比較的速いクロック信号に結合している。ＮＡＮＤゲート３３２の出力は、端 子３３８ヘインバータ３４０及び３４２を介して結合している。基板電圧ＶＢＢ が所望限界値の範囲内に無いときはいつも、インバータ５２６の出力を、トラン ジスタ５２２．５２４及び電流源５０２の上記動作によりハイに保つよ５になっ ている。これは、ＨＡＮＤグー）３３２を付勢して、その比較的速いクロック信 号を端子３３８とトランスミッション・ゲート３０４とに結合させるようにする 。従って、その比較的速いクロック信号は、ＶＢＢが受は入れ可能な限界値の範 囲内に無いときは、常に端子″Ｐ″に結合されるようになっている。

更に、このブートモード・タイミング中論理部５３０は、ＮＡＲＤゲート５４４ を含んでいて、このゲートは、一方の入力がインバータ５４２の出力に結合する ように配置しである。このノードに現れる信号は、制御信号″Ｐ′とは１８０度 位相がずれており、従って、ＮＡＮＤゲート５４４は、信号″′Ｐ”がローのと きのみ付勢されるようになっている。ＮＡＮＤゲート５４４の他方の入力は、ノ ード″′Ｂ″にインバータ５５０及び５５２を介して結合している。論理タイミ ングは、インバータ５５２の出力とＶＳＳとの間に配置したキャパシタ５５４に より与えるようにしである。ＨＡＮＤゲート５４４の出力は、端子５４６に結合 しており、そしてこれは、制御信号”Ｌ”を構成するようになっている。上記の ように、制御信号”Ｌ”は、本発明がブートモードで作動している時、キャパシ タＣＢとトランスミッション・ゲート５２８及び５３６との共通接合部を制御す るのに使用する。ブートモード充電サイクルが活性のとき、常に信号″′Ｐ”及 び信号”Ｌ”はデュアルモード・チャージポンプ３２６に結合されるようになっ ている。信号″′Ｐ″の正に向かうエツジのときに、キャパシタＣｐのノード″ ′Ｃ″は、トランジスタ４０２により零ボルトにクランプされ、他方、キャパシ タＣＢのノード″′Ｘ”は、信号″Ｌ″及びトランスミッション・ゲート５３６ により零ボルトにクランプされる。ノードＢ″がいったんほぼＶａｃボルトに達 すると、インバータ５５００Å力は、ハイに駆動される。これは、キャパシタ５ ５４を充電するハイにインバータ５５２の出力を駆動する。キャパシタ５５４の この電圧がいったん論理ハイ・レベルに達すると、信号＠Ｌ”は、ＮＡＮＤゲー ト５４４によりローにされる。

これは次に、ノード″′Ｘ″及びインバータ３３４の出力をハイに駆動してＶＣ Ｃにし、他方トランジスタ３２４を消勢しまたノード″′Ｂ”をトランジスタ３ １６かも絶縁する。ノードＸ”がＶｃｃに駆動されるとき、キャパシタＣＢに蓄 積された電荷は、キャパシタＣｐと分配され、これＫより、Ｃｐの両端にＶｃｃ より大きな電圧を発生することになる。

信号″′Ｐ”の負のエツジのときには、トランジスタ３１８は、ノード″Ｂ”を 零ポルトにスイッチし、これによりノード″′Ｃ”を負電圧に駆動する。従って 、ブート・モードでは、キャパシタＣＢ及びＣｐは充電され、そして、キャパシ タＣＢに蓄積された電荷は、そのクロック信号の正の動作範囲の間にキャパシタ ｃｐへ移される。このクロック信号の負エツジのときには、チャージポンプ・キ ャパシタｃｐのポンプ側は、零ボルトに結合され、これは、そのチャージ・ポン プ・キャパシタの出力側を負の゛電圧に駆動する。

次に、第６図を参照すると、これに図示したタイミング図は、本発明のその待機 モード及びブート・モードにおける動作を詳細に示している。グラフＳ及びＦは 、遅いクロック信号と速いクロック信号とを表している。グラフＡは、ブートモ ード可能化信号“Ａ”を表わすものである。このブートモード可能化信号”Ａ” がハイのとき、このブート・モードが付勢され、そして本発明のクロックは、グ ラフＥに示したように、比較的遅いクロック信号から比較的速いクロック信号へ 切り替わる。グラフＥは、基盤電圧が所望の限界値の範囲内に無いと仮定したと き、トランジスタ３１６のゲートに現れる信号を表したものである。この結果と してキャパシタＣＥ及びｃｐの両端に現れる波形は、グラフＢ及びＣに示してあ り、これらは、第４図及び第５図内の同様の指示記号を有するノードに対応した ものである。グラフＣにおいて判るように、ノードＣ”は、それらクロック信号 の立ち下がりエツジの前に、予め充電されてブートされている。これは、制御信 号”Ｌ”により制御されるものであり、その信号”Ｌ”は、キャパシタ５５４が 提供するそのタイミングに基づいてノード″ｘ”のスイッチングを制御するよう になっている。

以上要約すると、改良されたバイアス電圧発生器が記載されている。本発明は、 充電サイクルの間チャージポンプ・キャパシタの出力側をクランプすることによ り従来の回路においてクランピングダイオードに関連した電圧降下をなくすこと Ｋより、従来のバイアス電圧発生器に対する改良を提供する新規なチャージポン プ手段を含むものである。本発明の他の面においては、本発明を待機モードとブ ートモードの間で切り替える手段が提供されている。ブートモードにおいては、 ブート動作手段は、ブートモード中、増加された出力電圧を提供するように作動 される。このブート動作手段は、少なくとも正の電源の入力電圧と大きさの等し いチャージポンプ出力電圧を発生させる補助のチャージポンプ手段を含んでいる 。

待機モードにおいては、ブート動作手段はブートモード論理手段によって不作動 状態にされる。ブートモード論理手段は、出力電圧発生器の出力電圧が受は入れ られる限度以内であるときは常に、その出力電圧発生器を検出する手段を含んで いる。本発明のさらに他の面においては、本バイアス電圧発生器をクロックする ための複数のクロック信号の中から１つを選択する手段が提供されている。これ ら複数のクロック信号は、種々の周波数を有しており、それらはバイアス電圧発 生器にとって所望の出力電流に基づいて選択される。従って、本発明のこの他の 使用および変更は、当該技術分野の当業者にとって明らかであろうし、そのよう な使用は全て本発明の範囲内に含まれることになる。

浄書（内容に変更なし） 浄書（内容に変更なし） ＦＩＧ、３ 浄書（内容に変更ない 手続補正書（方式） １．事件の表示 ＰＣＴ／ＵＳ８８１０４３０６ 平成１年特許願第５０１７７８号 ２、発明の名称 改良型低電力デュアルモードＣＭＯＳバイアス電圧発生器３、補正をする者 事件との関係　　　特許出願人 住所 名　称　　ザイコール・インコーホレーテッド４、代理人 住　所　　東京都千代田区大手町二丁目２番１号５、補正命令の日付　　平成　 ３年　６月　４日　（発送日）６、補正の対象 （１）出願人の代表貴名を記載した国内書面（２）委任状及び翻訳文／ （３）タイプ印書により浄書した明細書及び請求の範囲の翻訳文国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．電源入力電圧と反対の極性を有する出力電圧を発生する改良型パイアス電圧 発生器において、（ａ）第１のクロツク信号を受け取る第１の受け取り手段と、 （ｂ）前記電源と前記受け取り手段とに結合され、チヤージポンプ側と出力側と を有する第１のチヤージポンプ・キヤパシタを含む第１のチヤージポンプ手段で あつて、前記第１のクロツク信号に応答して、電荷を前記電源から前記第１のチ ヤージポンプ・キヤパシタに結合するため第１及び第２の電圧との間で前記チヤ ージポンプ・キヤパシタのチヤージポンプ側を交互に切換える第１のチャージポ ンプ手段と、 （ｃ）前記受け取り手段と前記チヤージポンプ手段とに結合され、前記第１のク ロツク信号に応答して、前記第１のチヤージポンプ・キヤパシタの前記チヤージ ポンプ側が前記第１の電圧に切換えられるとき、前記第１のチヤージポンプ・キ ヤパシタの出力側をほぼ零ボルトにクランプし、前記第１のチヤージポンプ・キ ヤパシタの前記チヤージポンプ側が前記第１の電圧に切換えられるとき前記第１ のチヤージポンプ・キヤパシタの出力側をクランプしないクランプ手段と、 （ｄ）前記チヤージポンプ・キヤパシタの出力側に結合され、前記チヤージポン プ・キヤパシタの前記出力側が前記クランプ手段によりクランプされていないと きは常に前記チヤージポンプ・キヤパシタに蓋積されたエネルギーを負荷に結合 する出力手段とを備える改良型パイアス電圧発生器。 ２．請求項１記載の改良型パイアス電圧発生器において更に、 （ａ）ブートモード可能化信号を受け取る手段と、（ｂ）前記第１のチヤージポ ンプ手段に結合され、出力側とチヤージポンプ側とを有する第２のチヤージポン プ・キヤパシタを含む第２のチヤージポンプ手段であつて、前記第２のチヤージ ポンプ・キヤパシタの出力側は前記第１のチヤージポンプ・キヤパシタのチヤー ジポンプ側に結合される第２のチヤージポンプ手段と、（ｅ）前記第２のチヤー ジポンプ手段に結合され、前記ブートモード可能化信号に応答して、前記パイア ス電圧発生器を待機モードとブートモードとの間で切換え且つチヤージポンプ制 御信号を発生する手段を含む制御論理手段であつて、前記パイアス電圧発生器が 前記待機モードにあるとき前記第２のチヤージポンプ手段を不作動にし、前記パ イアス電圧手段が前記ブートモードにあるとき前記第２のチヤージポンプ・キヤ パシタを第３及び第４の電圧との間で選択的に切換え、更に、前記第１の電圧が 前記第１のチヤージポンプ・キヤパシタのチヤージポンプ側と前記第２のチヤー ジポンプ・キヤパシタの出力側とに印加されるとき前記第３の電圧を発生し、前 記第１のチヤージポンプ・キヤパシタのチヤージポンプ側の電圧と前記第２のチ ヤージポンプ・キヤパシタの出力側の電圧とが予め決められたレベルに達すると き第４の電圧が発生される制御論理手段とを有するブートモード動作手段を備え る改良型パイアス電圧発生器。 ３．請求項１記載の装置において更に、（ａ）ブートモード可能化信号を受け取 るブートモード可能化信号入力手段と、 （ｂ）第２のクロツク信号を受け取る第２の受け取り手段と、 （ｃ）前記第１及び第２のクロツク信号と前記チヤージポンプ手段とに結合され るクロツク選択手段であつて、前記ブートモード可能化信号に応答して、前記ブ ートモード可能化信号が不活性であるときは常に前記第１のクロツク信号を前記 第１のチヤージポンプ手段に結合し、前記ブートモード可能化信号が活性である ときは常に前記第２のクロツク信号を前記第１のチヤージポンプ手段に結合する クロツク選択手段とを含む装置。 ４．請求項２記載の装置において更に、（ａ）第２のクロツク信号を受け取る第 ２の受け取り手段と、 （ｂ）前記第１及び第２のクロツク信号と前記第１及び第２のチヤージポンプ手 段とに結合されるクロツク選択手段であつて、前記ブートモード可能化信号に応 答して、前記ブートモード可能化信号が不活性であるときは常に前記第１のクロ ツク信号を前記第１のチヤージポンプ手段に結合し、前記ブートモード可能化信 号が活性であるときは常に前記第２のクロツク信号を前記第１及び第２のチヤー ジポンプ手段に結合するクロツク選択手段とを含む装置。 ５．請求項２記載の装置において、前記第２のチヤージポンプ手段は、前記ブー トモード制御信号に応答して前記ブートモード可能化信号が不活性であるとき前 記ブートモード・キヤパシタを短絡する手段を含む装置。 ６．請求項１記載の装置において、前記クランプ手段は、ゲート、ソース及びド レーン端子を有するトランジスタであり、前記ドレーン端子はほぼ零ボルトの電 圧を有する電圧源に結合され、前記ソース端子は前記第１のチヤージポンプ・キ ヤパシタの出力側に結合され、駆動信号が前記ダート端子に印加されるときは常 に前記ドレーン端子は前記電圧源に結合され、充電電圧が前記第１のチヤージポ ンプ・キヤパシタのチヤージポンプ側に印加されるときは常に前記駆動信号が発 生される装置。 ア．請求項６記載の装置において、前記駆動信号は前記トランジスタを十分に導 通させるのに十分な大きさを有する装置。 ８．請求項２記載の装置において、前記制御論理手段は更に、前記パイアス電圧 発生器の出力における電圧を検出し且つ前記パイアス電圧発生器の出力における 前記電圧が所望の範囲内にあるときは常に前記チヤージポンプ制御信号を不作動 にする検出器を含む装置。