JPH0349251A - 半導体装置用基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置用基板およびその製造方法に関
し、特に液晶デイスプレィのスイ・フチング素子として
結晶半導体を能動層とする半導体装置を形成することの
できる半導体装置用基板およびその製造方法に関するも
のである。

〔従来の技術〕

現在、実用化されている半導体素子は、その大部分が結
晶材料であるのに対し、液晶デイスプレィのスイッチン
グにζよ、従来アモルファスＳｉなどを能動層とする薄
膜トランジスタが使用されてきた。

第６図は、例丸ば電子材料１９８４年２月号４９頁〜５
４頁に記載された半導体装置の一例を示す液晶デイスプ
レィのスイッチングに用いろアモルファス３ｉ薄膜トラ
ンジスタの断面図である。。

また、第７図は、第６図に示したアモルファスＳｉ薄膜
トランジスタの静特性を示す図である。

第６図において、１は従来の半導体装置用基板であるガ
ラス基板、２はこのガラス基板１上に、例えばＩＴＯ（
ＩｎとＳｎの酸化物）を′ＦＡ肴してパターン形成した
画素？ｆｌｉである。３は前記ガラス基板１上に、例え
ばＭｏを蒸着してパターン形成したゲート電極である。

４は前記ガラス基板１゜画素電極２．ゲート電極３上に
５Ｌ３Ｎ４を、例えば反応性スパッタリングした後、選
択エツチングして形成した絶縁膜である。５はプラズマ
ＣＶＤによりノンドープアモルファス５ｉＪｉＪを形成
した後、エツチングしてパターニングした能動層である
。６，７は、例えばＡＩを蒸着してパターン形成したソ
ース電極およびドレイン電極である。ここで、ドレイン
電極７は画素電極２に接続している。能動層５は、通常
導電率が低いなめ、ゲート電極３に電圧が印加されなけ
れば、ソース電極６゜ドレイン電極７間は導通されない
、いわゆるオフ状態となる。ところが、ゲート電極３に
電圧を印加すると、能動層５の絶縁膜４との界面付近の
キャリア濃度が増大し、この部分の導電性が高まる。

これにより、ソース電極６．ドレイン電極７間には１ｍ
が流れる、いわゆるオン状態へと変化する。

液晶デイスプレィでは、乙の特性を利用して画素電極２
のスイッチングを行い、デイスプレィに画面表示をして
いる。

〔発明が解決しようとする課題〕

本来、トランジスタなど能動層となる半導体材料は、易
動度が大きく、キャリア再結合速度も小さい結晶材料、
特に単結晶材料の方が適している。

しかし、従来の液晶デイスプレィに用いるスイッチング
素子の基板は、単なるガラス基板であるため、約６００
℃以上の高温には耐えられないため、この上に単結晶あ
るいは粒径の十分に大きな多結晶材料による能動層を形
成することが難しがった。

このため、液晶デイスプレィのスイッチングには特性は
劣るが、ガラス基板上への形成が容易なアモルファスＳ
ｉなどの材料を能動層とするＲＨＩ−ランジスタが使用
されていた。

この発明は、上記のような問題点を解決するためになさ
れたもので、単結晶あるいは粒径の十分に大きな多結晶
材料を能動層として１史用できるガラスを主体とする半
導体装置用基板およびその製造方法を得る乙とを目的と
する。

〔課題を解決するための手段〕

この発明に係る請求項（１）に記載の半導体装置用基板
は、ガラス基板に上面を露出させた柱状の結晶半導体部
を散在させて埋込んだものである。

また、この発明に係る請求項（２）に記載の半導体装置
用基板の製造方法は、結晶半導体材料に柱状の突起を散
在させて形成する工程、柱状の突起を、溶融したガラス
基板に埋込み固着する工程、柱状の突起をガラス基板に
融着させたまま柱状の突起を結晶半導体材料から分離す
ることによってガラス基板に表面を露出した状態で柱状
の結晶半導体部を埋込む工程を含むものである。

〔作用〕

この発明の請求項（１）に記載の発明においては、結晶
半導体部が散在して埋込まれて半導体装置用基板が形成
されることから、この基板上にトランジスタが形成され
ることによって、消費電力が低減され、高速化が図れる
。

また、この発明の請求項（２）に記載の発明においては
、結晶半導体材料の所要個所に突起を形成し、これらの
突起を溶融したガラスに埋込んで固定し、そのまま結晶
半導体材料から分離することによって、ガラス面に露出
した結晶半導体部が散在したガラスを主体とする半導体
装置用基板が形成される。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図はこの発明の一実施例を示す半導体装置用基板の
構造を示す断面図である。この図において、１０は基板
であり、ガラス基板８と、このガラス基板８に埋込まれ
、ガラス基板８上表面と同じ面を表面として任意の決め
られた位置に散在している単結晶Ｓｉ部９から構成され
ている。

第２図（ａ）〜（ｇ）は、第１図に示した基板１の製造
方法の一実施例を工程順に示す断面図である。

マス、単結晶Ｓｉウェハ１１をレジスト１２によりパタ
ーニングし、選択エツチングを行う〔第２図（ａ）〜（
ｅ）］、次にレジス１−１２を除去すると、単結晶Ｓｉ
の柱状の突起１３が多数あられれた形状になる〔第２図
（ｄ））０ 一方、ガラス基板８を約５００℃の高温で溶融状態にし
、これに前記の単結晶Ｓｉウェハ１１を、柱状の突起１
３を下にして圧着して柱状の突起１３をガラス基板８に
めりこませる。その後、冷却してガラス基板８を固化す
る〔第２図（ｅ）］、その後、横方向からガラス基板８
と単結晶Ｓ１ウエハ１１とで互いに逆方向の外力を加え
、埋込んだ単結晶Ｓｉウェハ１１をガラス基板８より分
離する。

乙の際、柱状の突起１３が根元で折れて、単結晶Ｓｉウ
ェハ１１から分離する〔第２図（ｆ）〕。これが基板１
ｏの単結晶８１部９になる。最後に表面および裏面を研
磨して平坦にすることによって、この発明の基板１ｏが
得られる〔第２図（ｇ）］。

これが第１図に示す液晶デイスプレィ用スイッチングト
ランジスタ基板である。

第３図は、第１図に示す基板１０を用いて形成された液
晶デイスプレィ用スイッチング）・ランジスタの構造を
示す断面図である。この図において、第６図と同一符号
は同じものであり、８，９は第１図および第２図のもの
と同じものである。また、単結晶Ｓｉ部９は第５図にお
ける能動層５に相当する。１４は前記単結晶Ｓ１部９上
に反応性スパッタリングにより形成したＳｉｎ、絶縁膜
、１５は前記単結晶Ｓｉ部９．ＳｉＯ，絶縁膜１４．ゲ
ト電極３上に反応性スパッタリングにより形成したＳｉ
、Ｎ、絶縁膜である。５ｉｎ２絶縁膜１４と、Ｓｉ、Ｎ
４絶縁膜１５とは、共に第５図における絶縁膜４に相当
する。１６，１７は前記ガラス基板８．単結晶Ｓｉ部９
．Ｓｉ、Ｎ、絶縁膜１５上にプラズマＣＶＤにより微結
晶Ｓｉ層を形成した後、レーザアニールにより再結晶化
したソース。

ドレイン電極である。単結晶Ｓｉ部９がｐ型ならば、ソ
ース電極１６．ドレイン電極１７はｎ型にする。

以上の構成により、単結晶Ｓ１を能動層とするｐチャネ
ルＭＯ３Ｉ・ランジスタが形成されろ。

第４図はＭ　ＯＳ　ｌ−ランジスタの静特性を示す図で
あり、第６図に示した従来のガラス基板１上に構成した
アモルファスＳｉ４膜トラノジスタと同様にスイッチン
グの機能を果すことができる。しかも、ＭＯ８Ｉ・ラン
ジスタは、等しいドレイン電流を得るのにゲート電圧は
小さくて済み、消費電力の低減が図れる。さらに、能動
層のキャリア易動度は、アモルファスＳｉがたかだか１
ｃｍ”／ＶＳＣＣなのに対し、単結晶Ｓｉは約１５００
ｃ　ｒｎ　”／Ｖｓｃｃ（いずれも室温付近での値）と
非常に大きく、高速動作特性の改善を図ることができる
。

なお、上記実施例では、溶融したガラス基板８にめり込
ませる結晶半導体部を形成するのに単結晶Ｓ１ウエハ１
１を用いて単結晶Ｓｉ部９を形成する方法を示したが、
この結晶半導体部の形成には、結晶半導体材料で、かつ
ガラスに圧着させる面積が必要なだけ確保できろならば
、第５図（ａ）。

（ｂ）に示すように、例えば結晶Ｓ１のインゴットまた
はそれを切り出したものや多結晶キャスト魂２０など厚
みの大きいものを、出発材料としてもよく、この場合に
はインゴットやキャスト魂２０などは再利用が可能であ
る。また、材料としてもＧａＡｓ等Ｓ！以外のものを使
用しても良い。

さらに、上記実施例では１枚のウェハをガラスに圧着さ
せる方法を示したが、複数のウェハあるいは前述に従う
それに相当するものを並べてガラスを圧着させ、より大
面積の基板を得ることもできる。

〔発明の効果〕

以上説明したように、この発明の請求項（１）に記載の
発明は、ガラス基板に上面を露出させた柱状の結晶半導
体部を散在させて埋込んだので、単結晶あるいは粒径の
十分大きい多結晶材料を能動層として使用できる半導体
装置用基板が得られる。

また、この発明の請求項（２）に記載の発明は、結晶半
導体材料の所要個所に柱状の突起を形成し、これら柱状
の突起を溶融したガラスに埋込んで固定し、そのまま結
晶半導体材料から分離することによって、ガラス面に露
出した結晶半導体部が散在したガラスを主体とする半導
体装置用基板が形成されるので、この基板を用いれば、
特性の侵れｔコ結晶材料を能動層とする半導体装置を形
成することができるとともに、乙の半導体装置の高性能
化を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す半導体装置用基板の
断面図、第２図（ａ）〜（ｇ）は、第１図のこの発明の
半導体装置用基板の製造方法の一実施例を工程順に示す
断面図、第３図は、第１図の半導体装置用基板を用いて
形成された半導体装置の一実施例の構造を示す断面図、
第４図は、第３図に示した半導体装置の特性を示す図、
第５図はインゴットあるいはキャスト魂を用いたこの発
明の半導体装置用基板の製造方法を説明する断面図、第
６図は従来の半導体装置用基板およびこの基板を用いて
形成された半導体装置の断面図、第７図は、第６図に示
した半導体装置の特性を示す図である。 図において、１は基板、８はガラス基板、９は単結晶Ｓ
ｉ部、１１は単結晶Ｓｉウェハ、１２はレジスｌ−１１
３は柱状の突起である。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）ガラス基板を主体とする半導体装置用基板におい
   て、前記ガラス基板に上面を露出させた柱状の結晶半導
   体部を散在させて埋込んだことを特徴とする半導体装置
   用基板。
2. （２）結晶半導体材料に柱状の突起を散在させて形成す
   る工程、前記柱状の突起を、溶融したガラス基板に埋込
   み固着する工程、前記柱状の突起を前記ガラス基板に融
   着させたまま前記柱状の突起を前記結晶半導体材料から
   分離することによって前記ガラス基板に表面を露出した
   状態で前記柱状の結晶半導体部を埋込む工程を含むこと
   を特徴とする半導体装置用基板の製造方法。