JPH0346793B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は例えばアラーム時刻にメロデイを演
奏するメロデイ機能付電子時計等において、その
メロデイのエンベロープ特性を制御することがで
きる電子時計に関する。

近年、デイジタル電子時計の多機能化が進み、
通常の時刻、カレンダ計時機能の他に、クロノグ
ラフ、アラーム等の機能を付加したものが発売さ
れている。このようなアラーム機能付電子時計に
おいては、そのアラーム音として従来は分周回路
の特定分周段の信号を利用して電子音を得てい
た。しかし、最近になつてメロデイを演奏するメ
ロデイ機能付電子時計が製品化されて来ている。
このようなメロデイ機能付電子時計は、通常の計
時回路の他にメロデイの音階・符長データを記憶
する記憶回路、上記メロデイの音階・音長データ
に応じた音階・音長信号を発生する音階分周器及
び音長分周器、上記記憶回路に記憶されるメロデ
イ音のアドレスを指定するアドレスカウンタ、電
気信号を音響信号に変換する変換器等を備え、メ
ロデイ演奏を行なつている。さらに最近になつ
て、演奏されるメロデイにエンベロープ特性を加
え、楽器演奏に似た効果を持たせ、音の品位を上
げるようなものも見られるようになつてきてい
る。ここで、エンベロープとは第１図に示すよう
に波形ピークの包絡線が、立上り（Attack）、立
下り（Decay）、定常状態（Sustain）、持続特性
（Release）を示すものである。このようなエン
ベロープを実現させる方法として、メロデイ出力
の電位をCRの時定数を用いてコントロールする
方法が用いられているが、この方法ではAttack
−Release特性しか実現できなかつた。さらに、
その特性はCRの時定数によつて決定されてしま
うので、メロデイのテンポに応じて特性を制御す
ることはできなかつた。さらに、CR回路を外付
けにすることによるコスト高やスペース上の不利
を招いていた。

この発明は上記の点に鑑みてなされたもので、
その目的はメロデイ音のエンベロープ特性を任意
に設定できる電子時計を提供することにある。

以下、図面を参照してこの発明の一実施例を説
明する。第２図はメロデイ機能付電子時計を示す
ブロツク図である。同図において、１１は計時用
基準信号を出力する発振回路である。この発振回
路１１から出力される計時用基準信号は分周回路
１２を介して分周され、計時用クロツク信号が計
時カウンタ１３に供給される。この計時カウンタ
１３は上記計時用クロツク信号を秒、分、時等の
各時刻単位に分周計数して計時データを発生する
もので、この計時データは表示コントロール回路
１４に供給される。この表示コントロール回路１
４の詳細な構成は略すが、デコーダ、表示セレク
タ、ドライバ等で構成されているもので、上記計
時データ、後述するアラームメモリの内容を、例
えば液晶からなる表示器１４ａにおいて表示する
ものである。また、上記分周回路１２の特定分周
段からの分周信号はスイツチ入力コントロール回
路１５にシステム制御用として供給される。この
スイツチ入力コントロール回路１５はキーボード
部（図示せず）からのスイツチ入力に応じて上記
計時カウンタ１３で計数される計時データの修正
指令、アラーム音を鳴らす時刻を記憶するアラー
ムメモリ１６に対する時刻設定指令、表示モード
の切替、アラーム音の制御等を行なうものであ
る。上記アラームメモリ１６に記憶されている時
刻データはキーボード部（図示せず）からのスイ
ツチ入力に応じて適宜表示器１４ａに送られて表
示される。また、上記計時カウンタ１３で計数さ
れる計時データ及び上記アラームメモリ１６に記
憶されている時刻データはそれぞれ比較回路１７
に供給される。この比較回路１７は上記計時デー
タ及び時刻データの一致を検出するもので、その
検出信号は時刻報知指令として符長時間を計時す
る符長回路１８、音階信号を発生する音階デイバ
イダ１９、メロデイのアドレスを指定するアドレ
スカウンタ２０に供給される。このアドレスカウ
ンタ２０によりメロデイの符長及び音階データが
記憶されているメロデイメモリ２１のアドレスが
指定される。上記アドレスカウンタ２０によりア
ドレス指定されたメロデイメモリ２１の領域に記
憶されている付長データは上記符長回路１８に、
音階データは上記音階デイバイダ１９に供給され
る。この符長回路１８の詳細な構成は第３図を用
いて後述するが、前記分周回路１２の特定分周段
からの分周信号がこの符長回路１８を介して分周
されてエンベロープデコーダ２２に送出される。
また、メロデイメモリ２１は例えばRAM（ラン
ダム・アクセス・メモリ）により構成されてお
り、キーボード部（図示せず）より符長及び音階
データを入力することができる。このためスイツ
チ入力コントロール回路１５から上記符長及び音
階データが送られるデータバスがこのメロデイメ
モリ２１に接続される。また、上記スイツチ入力
コントロール回路１５から読出し／書込み信号が
このメロデイメモリ２１に入力される。このよう
に、キーボード部（図示せず）から符長及び音階
データを入力する場合には、上記スイツチ入力コ
ントロール回路１５から起動信号が符長回路１
８、音階デイバイダ１９、アドレスカウンタ２０
に送出される。ここで、アドレスカウンタ２０に
送られる起動信号はカウントアツプ信号である。
また、このアドレスカウンタ２０には上記分周回
路１２の特定分周段からの信号が入力される。上
記音階デイバイダ１９は前記発振回路１１からの
基準信号を上記メロデイメモリ２１から送られる
音階データに応じた分周比で可変分周するもの
で、音階に応じた音階用周波数信号をエンベロー
プ回路２３に出力する。そして、このエンベロー
プ回路２３には上記音階用周波数信号及び前記エ
ンベロープデコーダ２２からの出力信号が入力さ
れ、この出力信号が電圧に変換されるとともに、
上記音階周波数信号との合成が行なわれる。この
合成信号はスピーカ回路２４に送給される。ま
た、符長回路１８、音階デイバイダ１９、アドレ
スカウンタ２０、メロデイメモリ２１、エンベロ
ープデコーダ２２、エンベロープ回路２３により
メロデイ−コントロール部２５が構成される。

第３図は第２図におけるメロデイ−コントロー
ル部２５のうちエンベロープコントロール部の詳
細な構成を示すものである。同図において、２１
はメロデイメモリである。このメロデイメモリ２
１内の符長メモリ２１ａに記憶されている例えば
４ビツトの符長データは符長回路１８内の符長デ
コーダ１８ａに送られる。この符長デコーダ１８
ａは上記符長データをデコードし、符長データに
対応した符長カウンタ１８ｂの５ビツトの初期値
を符長カウンタ１８ｂにプリセツトする。この付
長カウンタ１８ｂは例えばバイナリカウンタが５
段接続されており、上記符長デコーダ１８ａの出
力信号によりプリセツトされる。そして、この符
長カウンタ１８ｂには前記分周回路１２の特定分
周段からの分周信号がクロツク信号Ａとして入力
される。また、この符長カウンタ１８ｂから出力
されるキヤリー信号Ｂは４ビツトのバイナリカウ
ンタ１８ｃに入力される。また、このバイナリカ
ウンタ１８ｃの各カウンタのセツト端子Ｓには前
記スイツチ入力コントロール回路１５または比較
回路１７より起動信号Ｂが入力される。さらに、
上記バイナリカウンタ１８ｃのＱ出力はエンベロ
ープデコーダ２２の入力端子Ｄ１〜Ｄ４に供給さ
れる。また、上記バイナリカウンタ１８ｃの最終
段のカウンタのＱ出力は前記アドレスカウンタ２
０にアドレス歩進信号Ｃとして供給される。そし
て、このエンベロープデコーダ２２により上記Ｑ
出力がデコードされ、出力端子Ｅ１〜Ｅ４からは
第５図に示す信号が出力される。さらに、上記エ
ンベロープデコーダ２２の出力端子Ｅ１〜Ｅ４の
信号はエンベロープ回路２３に送られる。このエ
ンベロープ回路２３において、スイツチング用ト
ランジスタTr１のゲート電極には前記音階デイ
バイダ１９から出力される音階用周波数信号が入
力される。このトランジスタTr１のソース電極
には電圧V_DDが供給される。さらに、このトラン
ジスタTr１のドレイン電極は直列接続された抵
抗Ｒ１及びＲ２を介してスイツチング用トランジ
スタTr２のドレイン電極に接続される。また、
このトランジスタTr２のゲート電極には上記エ
ンベロープデコーダ２２の出力端子Ｅ１の信号が
入力される。上記抵抗Ｒ１とＲ２の接続点は抵抗
Ｒ３を介してスイツチング用トランジスタTr３
のドレイン電極、抵抗Ｒ４を介してスイツチング
用トランジスタTr４のドレイン電極、抵抗Ｒ５
を介してスイツチング用トランジスタTr５のド
レイン電極にそれぞれ接続される。また、上記ト
ランジスタTr３のゲート電極には上記エンベロ
ープデコーダ２２の出力端子Ｅ２の信号、上記ト
ランジスタTr４のゲート電極には出力端子Ｅ３
の信号、上記トランジスタTr５のゲート電極に
は出力端子Ｅ４の信号が入力される。そして、上
記トランジスタTr２〜Tr５のソース電極はそれ
ぞれ接地される。さらに、上記抵抗Ｒ１とＲ２と
の接続点の電位はスピーカ回路２４へ供給され
る。

第８図はスピーカ回路２４の一例を示すもの
で、２４ａはスピーカ駆動用NPNトランジスタ
であり、上記エンベロープ回路２３の出力電圧が
ベース電極に入力されている。このトランジスタ
２４ａのコレクタ電極には一端に電源V_DDが供給
されているスピーカ２４ｂのボイスコイルＬが直
列に接続される。

次に、上記のように構成されたこの発明の一実
施例の動作を説明する。まず、通常の計時動作に
ついて述べる。発振回路１１から出力される計時
用基準信号は分周回路１２を介して分周され、計
時用クロツク信号が計時カウンタ１３に入力され
る。この計時カウンタ１３は上記計時用クロツク
信号を計数して、秒、分、時等の計時データを計
数している。この計時データは表示コントロール
回路１４に送られ、表示器１４ａに現在時刻が表
示される。しかして、上記計時カウンタ１３に計
数される計時データ及びアラームメモリ１６に予
め設定されているアラーム時刻は比較回路１７に
送られて比較され、両者が一致した場合には検出
信号が符長回路１８、音階デイバイダ１９、アド
レスカウンタ２０にそれぞれ出力される。以下、
メロデイ−コントロール部２５において所定の周
波数とエンベロープを持つ波形が作られてスピー
カ回路２４に送られる。この動作を第３図を用い
て説明する。上記比較回路１７から検出信号が出
力されるとアドレスカウンタ２０によりアドレス
指定されるメロデイメモリ２１の符長メモリ２１
ａに記憶される符長データは符長回路１８に、音
階データは音階デイバイダ１９に送られる。上記
符長データは例えば４ビツトで構成されており、
２分音符は「0001」、４分音符は「0010」、８分音
符は「0011」というようにコードが定められてい
る。そして、この符長データは符長デコーダ１８
ａに送られてデコードされ５ビツトのプリセツト
データとして符長カウンタ１８ｂにセツトされ
る。例えば、上記符長メモリ２１ａから２分音符
「0001」が出力された場合には符長デコーダ１８
ａからはプリセツトデータとして「10000」が、
４分音符「0010」が出力された場合には「11000」
が、８分音符「0011」が出力された場合には
「11100」が符長カウンタ１８ｂにセツトされる。
そして、この符長カウンタ１８ｂに上記プリセツ
トデータがセツトされた後は分周回路１２の特定
分周段から出力される分周信号によりプリセツト
データが歩進される。つまり、プリセツトデータ
として「10000」（２符音符）がセツトされた場合
にはキヤリー信号Ｂが出力されるまでに上記分周
信号は２分周される。また、プリセツトデータと
して「11000」がセツトされた場合には上記分周
信号は４分周される。さらに、プリセツトデータ
として「11100」がセツトされた場合には上記分
周信号は８分周される。上記キヤリー信号Ｂは上
記符長データに対する符長の1/16の時間で出力さ
れる。ところで、バイナリカウンタ１８ｃは比較
回路１７から出力される検出信号により初期値
「1111」にセツトされるもので、上記キヤリー信
号Ｂにより順次その計数値が歩進される。まず、
バイナリカウンタ１８ｃに「1111」がセツトされ
た場合にはエンベロープデコーダ２２によりデコ
ードされ、第５図に示すように出力端子Ｅ１〜Ｅ
４から「0000」が出力される。このため、トラン
ジスタTr２〜Tr５がすべてオフとなり、スピー
カ回路２４には電圧V_DDが供給される。しかし
て、トランジスタTr１のベース電極には音階デ
イバイダ１９よ出力された上記メロデイメモリ２
１の音階データに対応した音階用周波数信号が入
力されているためスピーカ回路２４にはV_DDレベ
ルの音階用周波数信号が符長の1/16の時間だけ供
給される（第４図参照）。ところで、上記符長カ
ウンタ１８ｂからキヤリー信号Ｂが出力される
と、上記符長デコーダ１８ａより再度プリセツト
データが符長カウンタ１８ｂにセセツトされ前記
した動作を繰り返す。そして、次のキヤリー信号
Ｂがバイナリカウンタ１８ｃに出力されると、こ
のバイナリカウンタ１８ｃに「0111」が計数され
る。このためエンベロープデコーダ２２の出力端
子Ｅ１〜Ｅ４から「1000」が出力される（第５図
参照）。従つて、トランジスタTr１のみが導通す
る。つまり、エンベロープ回路２３の出力電圧
V_putは電源V_DDとの比は第４図に示すようになる。
このようにして、スピーカ回路２４にはV_DDレベ
ルの0.89倍の電圧が符長の1/16の時間だけ供給さ
れる。（第６図参照）。以下、順次同様の処理が繰
り返され、第６図に示すような階段状の波形がス
ピーカ回路２４に送られて順次音が出力される。
そして、バイナリカウンタ１８ｃが順次歩進され
てその計数値が「0000」となり、次のキヤリー信
号Ｂによりその計数値が「0001」となるアドレス
歩進信号Ｃがアドレスカウンタ２０に送られて、
アドレスカウンタ２０の計数値が「＋１」され
る。これにより、メロデイメモリ２１より次の符
長データ及び音階データが符長回路１８及び音階
デイバイダ１９に出力される。以下の処理は上記
した説明と同様であるので省略する。

なお、上記実施例においてはエンベロープデコ
ーダは１つだけで、エンベロープ特性はこれによ
り固定されていたが、第７図に示すようにエンベ
ロープデコーダＡ３１及びエンベロープデコーダ
Ｂ３２の２つのエンベロープデコーダを設けて符
長回路３３からの符長データに基づき異なるエン
ベロープ特性を持つ波形をセレクタ３４に入力さ
せて、外部スイツチの操作によりスイツチ入力コ
ントロール回路３５から上記セレクタ３４に出力
される選択信号により上記エンベロープデコーダ
Ａ３１あるいは上記エンベロープデコーダＢ３２
からの異なつたエンベロープ特性を選択してエン
ベロープ回路３６に送るようにしても良い。さら
に、上記実施例においてはエンベロープ回路３６
の抵抗Ｒ１〜Ｒ５の比をR1：R2：R3：R4：R5
＝１：８：４：２：１に設定し第４図に示すよう
な出力電圧を得ていたが、これら抵抗Ｒ１〜Ｒ５
の比はこれに限定されるものではない。さらに、
上記実施例においてはエンベロープ特性が制御で
きることを説明したが、このデコーダの内容を変
えることによりAttack−Reaseだけを持つエン
ベロープ特性や、Attackを繰り返すエンベロー
プ特性によりエコー効果を持たせるようにするこ
ともできる。さらにまた、上記実施例においてこ
の発明を電子時計に適用した場合について述べた
が、電子時計に限らず小型電子機器例えば電子式
卓上計算機、ゲーム器等にも応用できることは勿
論である。

以上詳述たようにこの発明によれば、エンベロ
ープのADSR特性をデコーダで指定できるため、
外付け部品が不要となり、システムの小型化、低
コスト化、高信頼化に寄与でき、またメロデイ音
の高品位化、多様化を計ることができる。つま
り、スイツチング用トランジスタのオン抵抗を抵
抗Ｒ１〜Ｒ５と比較して無視できる値に設定すれ
ば、量産時におけるトランジスタ特性のバラツキ
を無視出来、Ｒ１〜Ｒ５をIC化すれば部品間の
バラツキもなく、抵抗の絶対値がバラついたとし
ても、相対比はバラツキが少ないため安定した特
性が得られる。また、エンベロープ特性をデコー
ダでコントロールできるので、テンポの異なる複
数の曲を記憶させる場合に曲のテンポに応じエン
ベロープ特性を変化させたり、時計の使用者が好
みに応じて音色を選択することもできる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１
図はカウンタ特性を示す図、第２図はメロデイ機
能付電子時計を示すブロツク図、第３図は第２図
におけるエンベロープコントロール部の詳細な構
成を示す図、第４図はエンベロープ回路の出力電
圧を示す図、第５図はエンベロープデコーダの真
理値を示す図、第６図は第５図に示すエンベロー
プデコーダを用いた時のエンベロープ特性を示す
図、第７図はブロツク図、第８図はスピーカ回路
の一例を示す図である。 １１……発振回路、１２……分周回路、１３…
…計時カウンタ、１８……符長回路、１８ａ……
符長デコーダ、１８ｂ……符長カウンタ、１８ｃ
……バイナリカウンタ、１９……音階デイバイ
ダ、２１……メロデイメモリ、２２……エンベロ
ープデコーダ、２３……エンベロープ回路、２４
……スピーカ回路。

Claims (1)

【特許請求の範囲】
1. １ 計時用基準信号を発生する発振回路と、この
   発振回路からの基準信号を分周する分周回路と、
   この分周回路からの信号により計時する計時カウ
   ンタと、メロデイの音符情報を記憶するメロデイ
   メモリと、このメロデイメモリに記憶された音階
   に対応して上記計時用基準信号を分周し音階信号
   を発生する音階デイバイダと、上記メロデイメモ
   リに記憶された符長に対応して上記分周回路から
   の信号を分周する符長カウンタと、この符長カウ
   ンタの信号を分周する分周回路の信号を電圧指定
   信号に変換するデコーダと、この電圧指定信号を
   電圧の変換する変換器とを具備し、上記デコーダ
   によつてメロデイ音のエンベロープ特性を制御す
   ることを特徴とする電子時計。