JPS6226432B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はメロデイを演奏するメロデイ機能付
の電子時計に関する。

（従来の技術） 近年、デイジタル式電子時計の多機能化が進
み、通常の時刻及び曜日計時機能の他に、クロノ
グラフ（ストツプウオツチ）、アラーム、デユア
ルタイム等の機能を備えたものが発売されてい
る。このような電子時計にあつては、アラームの
報時音として従来、分周段信号を利用した電子音
が用いられてきたが、最近になつてメロデイを演
奏するものも製品化されている。

このようなメロデイ機能付電子時計は符長およ
び音高を記憶しており、これら符長および音高に
基づいてメロデイ音を発生する。しかしながら、
メロデイ音駆動部の出力は各出力周波数に対して
同一レベルで出力されるので、使用する発音器す
なわちスピーカの周波数特性に依存する。特に腕
時計に使用される小型スピーカでは、周波数帯域
が限定されてしまうので、メロデイの流れにかか
わらず特定の音域に強弱がつき、不自然なメロデ
イになつてしまうという欠点がある。

（発明が解決しようとする問題点） このようにメロデイ機能付の従来の電子時計で
は、使用するスピーカの周波数特性により、発生
されるメロデイ音が不自然になるという問題があ
る。

（発明の目的） この発明の目的は、使用するスピーカの周波数
特性に依存する音の強弱を補正し、発生されるメ
ロデイ音の不自然さを解消する電子時計を提供す
ることにある。

［発明の構成］ （問題点を解決するための手段） この発明の電子時計は、計時用基準信号を発生
する発振回路と、この発振回路からの基準信号を
計時用信号に分周する分周回路と、この分周回路
からの信号を計時する計時カウンタと、メロデイ
音の符長及び音高からなる音符情報を記憶するメ
ロデイメモリと、このメロデイメモリからの音符
情報の音高内容に対応して上記発振回路からの上
記基準信号を可変分周して音階用周波数信号を発
生する音階デイバイダと、スピーカ回路とからな
るメロデイ機能付電子時計において、上記スピー
カ回路の出力周波数特性が平坦となるように上記
メロデイメモリからの音符情報の音高内容に基づ
いて音圧補正信号を発生する音圧補正デコーダ
と、上記音階デイバイダからの上記音階用周波数
信号で上記スピーカ回路を駆動すると共に上記音
圧補正デコーダからの音圧補正信号に対応してス
ピーカ回路の駆動信号の強弱を制御するスピーカ
駆動制御回路とから構成されている。

（作用及び実施例） 以下、図面を参照してこの発明を説明する。

第１図はこの発明の電子時計の全体の構成を示
すブロツク図である。１１は計時用基準信号を発
生する発振回路である。この発振回路１１からの
基準信号は分周回路１２に供給され、計時用クロ
ツク信号としては使用される。また上記発振回路
１１からの基準信号はメロデイ音階信号の形成の
ためにも使用されるので、この基準信号はメロデ
イ回路１３にも供給されている。分周回路１２か
ら出力される計時用クロツク信号は計時カウンタ
１４に供給される。計時カウンタ１４はこの計時
用クロツク信号を、秒、分、時等の各時刻単位に
合せて分周計数し、計時データを発生する。この
計時データは表示コントロール回路１５に供給さ
れる。この表示コントロール回路１５の詳細は省
略するが、デコーダ、表示切替回路、表示ドライ
バー等で構成され、上記計時データに基づき、液
晶デイスプレイ等からなる表示器１５ａにおいて
時刻表示がなされる。

また、分周回路１２からの分周信号は、スイツ
チ入力コントロール回路１６にシステム制御用ク
ロツク信号として供給される。このスイツチ入力
コントロール回路１６は、図示しないキーボード
部のスイツチ入力に応じて、上記計時カウンタ１
４における計時データの修正指令およびその情
報、アラーム音を鳴らす時刻を記憶するアラーム
メモリ１７に対する時刻設定指令およびその時刻
情報、表示モードの切替、アラーム音の制御およ
び後述するメロデイメモリ１９へのメロデイデー
タの書き込み等を行なう。アラームメモリ１７に
記憶されている時刻データは、スイツチ入力によ
り適宜そのアラーム時刻を表示器１５ａにおいて
表示し、時刻入力操作を補助するものである。

上記計時カウンタ１４からの計時データおよび
アラームメモリ１７における設定時刻データは比
較回路１８に供給される。比較回路１８は両デー
タを比較してデータの一致を検出する。このとき
の検出信号は時刻報知指令信号として使用され
る。すなわち、上記時刻報知指令信号は、メロデ
イ回路１３を構成し、符長時間を計数する符長回
路２１、音階信号を形成する可変分周回路からな
る音階デイバイダ２２、さらに音符情報を順次記
憶するメロデイメモリ１９のアドレス指定を行な
うアドレス回路２０に、それぞれ起動指令として
供給される。上記符長回路２１、音階デイバイダ
２２およびアドレス回路２０には、さらにスイツ
チ入力コントロール回路１６から、キーボード部
で時刻報知指令のスイツチ入力が供給されている
状態で動作指令が供給されている。この状態で、
比較回路１８から起動指令が与えられた時に、こ
れらの回路は動作を開始する。

上記メロデイメモリ１９には予め、各アドレス
に発生すべきメロデイ音の符長情報および音高情
報からなる音符情報が記憶されている。そして、
アドレス回路２０のアドレス指定によりこれら音
符情報が読み出され、符長情報は符長回路２１に
供給され、音高情報は音階デイバイダ２２および
音圧補正デコーダ２５にそれぞれ供給される。符
長回路２１は、前記分周回路１２からの分周信号
を符長情報に対応して計数し、その符長に相当す
る時間の経過後にアドレス回路２０に歩進指令を
供給する。音階デイバイダ２２は、発振回路１１
からの音階用の基準信号をメモリ１９からの音高
情報に応じた分周比で分周し、その音高に対応し
た周波数の信号を音階用周波数信号Ａとして発生
する。この音階用周波数信号Ａはメロデイ音コン
トロール回路２３に供給される。音圧補正デコー
ダ２５は、上記音高情報に基づいて音圧補正信号
Ｂを発生し、メロデイ音コントロール回路２３に
供給する。メロデイ音コントロール回路２３は、
上記音圧補正信号Ｂに基づいて音階用周波数信号
Ａの強弱が制御されたスピーカ駆動用信号を発生
し、スピーカ回路２４に供給する。スピーカ回路
２４はこのスピーカ駆動用信号に基づいてメロデ
イ音を発生する。

アドレス回路２０は、符長回路２１からの信号
で順次アドレス歩進され、メロデイメモリ１９読
み出しアドレスを指定する。従つて、メロデイメ
モリ１９の記憶音符情報は、そぞれ対応する符長
時間間隔で順次読み出される。そして、この各音
符情報読み出しに対応した音高の音がスピーカ回
路２４から、符長間隔で発生し、メロデイメモリ
１９に記憶されているメロデイが報知音として発
生される。

スイツチ入力コントロール回路１６からは、さ
らにスイツチ入力に応じてメロデイメモリ１９に
書き込み指令Ｗが供給され、キーボード部で適宜
入力設定された音符情報がメモリ１９に対して書
き込まれる。

第２図は、上記メロデイ音コントロール回路２
３およびスピーカ回路２４の具体的な構成を示す
回路図である。前記音階周波数信号Ａはインバー
タ３１を介してＰチヤンネル型MOSトランジス
タ（以下、PMOSトランジスタと称する）３２の
ゲートに供給される。また、上記音圧補正信号Ｂ
は上記音階用周波数信号Ａとともにナンド回路３
３に供給され、このナンド回路３３の出力は
PMOSトランジスタ３４のゲートに供給される。
上記PMOSトランジスタ３２，３４のソースおよ
びサブストレート電極には電源Ｖ_DDが供給され、
導通状態のときにはICの出力パツド３５を介し
て外部のスピーカ回路２４のスピーカ駆動用のバ
イポーラ型NPMトランジスタ３６のベースにス
ピーカ駆動制御信号として供給する。なお、上記
インバータ３１の出力信号は電位レベル設定用の
NMOSトランジスタ３７のゲートにも供給されて
いる。このNMOSトランジスタ３７のソースおよ
びサブストレート電極には電源Ｖ_SS（Ｖ_SS＜Ｖ_D
Ｄ）が供給されおり、上記PMOSトランジスタ３
２，３４の非導通時におけるトランジスタ３６の
ベース電位を規定している。

上記トランジスタ３６のコレクタは、一端に電
源Ｖ_DDが供給されているスピーカ３８のボイスコ
イルの他端に接続されている。このボイスコイル
には並列に、ノイズ除去のためのダイオード３９
が接続されている。また、トランジスタ３６のエ
ミツタには電源Ｖ_SSが接続されており、このトラ
ンジスタ３６のベースに供給されるスピーカ駆動
電流により、スピーカ３８から発生される音の音
圧が可変制御されるようになつている。

すなわち、このような回路において、音階用周
波数信号Ａが供給されているとき、音圧補正信号
Ｂが０レベルの状態ではナンド回路３３の出力が
１レベルとなり、トランジスタ３４は非導通状態
となり、スピーカ駆動用トランジスタ３６はトラ
ンジスタ３２のみによつて駆動される。また、音
圧補正信号Ｂが１レベルのときにはナンド回路３
３の出力が０レベルとなつてトランジスタ３４が
導通状態となり、スピーカ駆動用トランジスタ３
６はトランジスタ３２と３４の両者によつて駆動
される。このように、信号Ｂのレベルによつてス
ピーカ駆動電流が強弱変化し、スピーカ３８から
発生される音の強弱が制御される。なお、この第
２図では音の強弱のレベルが２レベルであるが、
信号Ｂのビツト数を増加させることによつてより
多くの音圧レベルを選定することができる。

ここで、時計等に使用される小型スピーカの周
波数特性をみると、第３図に示すような状態とな
る。従つて、このようなスピーカを使用した場合
には、中間の音域のみ強音が表現され、両端の高
および低音域では弱音状態となつて、不自然なリ
ズムが表現されてしまう。

そこで、この発明では音圧補正デコーダ２５に
より音階情報をもとに音圧補正を行なつて、上記
第３図の周波数特性が平坦となるように前記音圧
補正信号Ｂを発生し、れをメロデイ音コントロー
ル回路２３に供給するようにしている。すなわ
ち、この信号Ｂを前記第２図回路のナンド回路３
２に供給し、スピーカ３８の音圧を第３図の曲線
を補正する状態で制御するようにしている。従つ
て、使用するスピーカの周波数特性を広帯域化す
ることができ、特定の音域に不自然な音の強弱が
つくようなことがなくなる。

［発明の効果］ 以上説明したように、この発明によれば、スピ
ーカの周波数特性に依存する音の強弱を補正し、
メロデイの不自然な拍を解消することができる電
子時計を提供することができる。

【図面の簡単な説明】

第１図はこの発明の電子時計の構成を示すブロ
ツク図、第２図は上記第１図の一部分の具体的構
成を示す回路図、第３図は小型スピーカの周波数
特性の一例を示す特性図である。 １１…発振回路、１２…分周回路、１３…メロ
デイ回路、１４…計時カウンタ、１６…スイツチ
入力コントロール回路、１９…メロデイメモリ、
２１…符長回路、２２…音階デイバイダ、２３…
メロデイ音コントロール回路、２４…スピーカ回
路、２５…音圧補正デコーダ。

Claims (1)

【特許請求の範囲】
1. １ 計時用基準信号を発生する発振回路と、この
   発振回路からの基準信号を計時用信号に分周する
   分周回路と、この分周回路からの信号を計時する
   計時カウンタと、メロデイ音の符長及び音高から
   なる音符情報を記憶するメロデイメモリと、この
   メロデイメモリからの音符情報の音高内容に対応
   して上記発振回路からの上記基準信号を可変分周
   して音階用周波数信号を発生する音階デイバイダ
   と、スピーカ回路とからなるメロデイ機能付電子
   時計において、上記スピーカ回路の出力周波数特
   性が平坦となるように上記メロデイメモリからの
   音符情報の音高内容に基づいて音圧補正信号を発
   生する音圧補正デコーダと、上記音階デイバイダ
   からの上記音階用周波数信号で上記スピーカ回路
   を駆動すると共に上記音圧補正デコーダからの音
   圧補正信号に対応してスピーカ回路の駆動信号の
   強弱を制御するスピーカ駆動制御回路とを具備し
   たことを特徴とする電子時計。