JPS6040623B2 - 減衰音発生装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、メロディ音等で用いられる減衰音を容易な
構成で得られるようにした減衰音発生装置に関する。

現在、電子時計、電子式小型計算機等のような小型電子
機器においては、特定の曲の音階、リズム、音量に関す
るコードを例えばＲＯＭ（リード・オソリ・メモリ）等
に記憶させておき、上記コードを順次読み出し例えばス
ピーカ、ブザー等の毅音装置を駆動させることによりメ
ロディ音を発生させ、例えばアラーム時計としたりオル
ゴール機能を持たせたりする等商品の多様化を計ること
が行なわれている。

そして、上記〆ロディ音においては報音装置に送られる
パルス信号の周波数を変えて音階を制御し、パルス信号
の長さを制御してリズム音を変えているが、音圧、すな
わち音量にあっては、報音装置に与えられる駆動電圧を
切換制御することによってなされていた。

しかしながら、このような音量制御の方法では、複数レ
ベルの電位が必要となり、メロディ音において自然楽器
のように音が時間の経過とともに４・さくなる余韻、す
なわち減衰費を得る場合には、どうしても電圧レベルの
数を多くしなければならず、電源回路が極めて複雑化し
てしまうという欠点があった。

この発明は、上記事情に鑑みてなされたもので、その目
的とするところは、電源回路を複数化せずに、例えばメ
ロディ音における減衰音を容易な構成で得るようにした
減衰音発生装置を提供することにある。

以下、この発明を図面に示す一実施例を参照して詳細に
説明する。

第１図はこの発明に係る減衰音発生装置を電子時計に適
用した場合の回路構成図である。図において符号１はＬ
ＳＩ（大規模集積回路）であり、このＬＳＩＩに含まれ
る発振回路２には水晶発振子２ａが取付けられている。
上記発振回路２からの基準周波数信号は分周回路３によ
って分周され、１秒周期の信号が計時計数回路４に与え
られる。この計時計数回路４では上記１秒周期の信号を
計数して時、分、秒の時刻単位毎にそれぞれ計時情報を
出力する。そして上記計時情報はデコードされた後にデ
ィジタル表示部５に与えられた時刻表示される。また上
部ディジタル表示部５にはアラーム音の発生時刻が設定
されているアラーム時刻設定部６からの設定時刻情報も
与えられており、例えばディジタル表示される。上記計
時数回路４及びアラーム時刻設定部６からの時刻情報は
一致回路７において比較され、これらの情報が一致した
際には、一致回路７はアンド回路８に対して一致信号を
出力する。上記アンド回路８には分周回路３から出力さ
れる所定周期の信号、例えば３２日２の周波数信号ｆ及
びバィナリフリップフロップ９からＱ側出力信号が与え
られている。上記フリップフロップ９の入力端子Ｔには
アラーム機構の駆動／停止を切換えるスイッチ（図示せ
ず）の操作信号がワンショツト回路１０を介して入力さ
れており、上記スイッチの操作によってワンショツト回
路１０からワンショツト出力が入力端Ｔに与えられる毎
に、フリップフロツプ３の出力は反転動作するものであ
る。しかしてフリツプフロツブ９のＱ側出力はアドレス
カウンタ１１にリセット信号として与えられる。上記ア
ドレスカウンタ１１はアンド回路８からの出力信号を計
数し、その計数値情報をコード発生回路１２に送るよう
になっている。そして、上記コード発生回路１２には、
あらかじめ定められた曲のメロディ音を構成するりズム
「音階、音量に対するコードが記憶されており、アドレ
スカウンタ１１からの計数値情報に応じて、すなわち１
′３２秒毎に所定のコードが順次読み出されるようにな
っている。このコード発生回路１２から読み出される各
種コードのうちリズム、音階に対するコード情報は周波
数制御回路１３に与えられ、また音量に対するコード情
報はェンベロープ制御回路１４に与えられる。上記周波
数制御回路１３はコード発生回賂１２からの音階に対す
るコード情報に応じた周波数のクロツクパルス信号を出
力するようになっており、上記クロックパルス信号は発
振回路２からの基準周波数信号を分周して得られるもの
である。

そして上記クロックパルス信号は電源電圧ｙｓｓが供給
されている増幅器１５にて増幅された後、トランジスタ
ー６のベースに与えられ、トランジスタ１６のオン・オ
フ動作を行う。このトランジスタ１６のオン・オフ動作
によって駆動される発音体１７は、発音体１７及びこの
発音体１７に並列に後続されたコイル１８からなり、上
記発音体１７は金属、ガラス等の振動板に圧電素子を貼
着したものである。また、上記トランジスタ１６及び発
音体１７に対しては並列に静電容量の小さいコンデンサ
１９が接続されている。

上記発音体１７、コイル１８及びコンデンサ１９の一端
には、グランド電圧が与えられており、また発音体１７
及びコイル１８の他端は上記トランジスタ１６のコレク
タに接続され、トランジスタ１６のェミツタには電源電
圧Ｖｓｓがトランスミッションゲート２０を介して与え
られる。また、コンデンサ１９の他端には電源電圧Ｖｓ
ｓが上記トランスミッションゲート２０を介して与えら
れている。上記トランスミッションゲート２０はＰチャ
ンネル型モストランジスタ２０ａとＮチャンネル型モス
トランジスタ２０ｂとから構成されてなるものである。
一方、上記ェンベロープ制御回路１４には３２ＨＺの周
波数信号ｆが与えられ、コード発生回路１２からの音量
に対するコード情報に応じてェンベロープ制御信号を増
幅器２１を介してトランスミッションゲート２０のＮチ
ャンネル型モストランジスタ２０ｂのゲートに直接与え
ると共にィンバータ２２を介してＰチャンネル型モスト
ランジスタ２０ａのゲートに与えられる。

次に、上記のように構成されてなる電子時計の動作につ
いて説明する。

まず、アラーム機構の駆動／停止を切換えるスイッチが
操作されてフリップフロップ９のＱ側出力が得られてい
る状態において、計時計数回路４の計時情報がアラーム
時刻設定部６の設定時刻に一致すると、一致回路７から
一致検出信号がアンド回路８に送られ、アンド回路８か
らは３２ＨＺの周波数信号が出力されてアドレスカウン
タ１１に与えられる。そしてアドレスカゥンタ１１はア
ンド回路８からの３２ＨＺの周波数信号ｆを計数して、
その計数値情報をコード発生回路１２に与えるので、コ
ード発生回路１２からは、あらかじめ記憶されている特
定の曲のりズムｔ音階に対するコード情報が順次読み出
され、周波数制御回路１３に与えられる。このため周波
数制御回路１３はリズム、音階に応じた周波数のクロッ
クパルス信号を出力し、この信号を増幅器１５を介して
トランジスタ１６に与えこのトランジスタ１６のオン・
オフ動作を制御する。一方、コード発生回路１２は音量
に対するコード情報をェンベロープ制御回路１４に与え
、このコード情報に応じたェンベロープ制御信号を出力
させる。このェンベロープ制御信号は増幅器にて増幅さ
れた後、トランスミッションゲート２０のオン・オフ動
作を制御し、所定の音量で鳴っているメロディ音を次第
に減衰させることができるのである。すなわち、第２図
Ｂで示すようにェンベロープ制御信号が／・ィレベルの
ときには、トランスミッションゲート２０はオン状態と
なり、トランジスタ１６のェミッ夕の端子電圧Ｖｓｓ′
は電源電圧Ｖｓｓと略等しく、発音体１７は電源電圧Ｖ
ｓｓに応じた所定の音量でメロディ音を発しまた、コン
デンサ１９には電源電圧Ｖｓｓが充電される。そしてェ
ンベロープ制御信号がローレベルになると、トランスミ
ッションゲート２０‘まオフ状態となって発音体１７に
対して電源電圧Ｖｓｓの供給を遮断する。このため端子
電圧Ｖｓｓ′はコンンデンサ１９の放電電圧に等しくな
り、次第に低下するが、第２図Ｂに示すように例えば３
２日２の信号に同期ごせてトランスミッションゲート２
０をオン、オフ動作させれば、オンの時充電オフの時放
電を繰り返し、電圧Ｖｓｓ′は第２図Ｃに示すように、
なだらかな曲線で次第に減衰される。従って発音体１７
はこの端子電圧Ｖｓｓ′に応じ音圧で発音するため、メ
ロディ音が次第に減衰し、良好な減衰音を得ることがで
きる。なお、上記実施例に係る減衰音発生装置の回路構
成は上記実施例に限定されるものではなく、この発明を
逸脱しない範囲において、種々変形することは差し支え
ない。

また上記実施例において、メロディ音は３２ＨＺのクロ
ツクパルスを順次計数し、この計数値に応じてコード信
号を発生させることによって得られるようにしたが、メ
ロディ発生手段は上記実施例に限定されない。また上記
実施例においては、アラーム音としてメロディ音を発す
るようにしたものであるが、この発明はこれに限らず、
単一音において減衰音を発生させる場合にも適用するこ
とができる。

さらに上記実施例は電子時計について適用した場合を示
したものであるが、警報装置やアラーム機能のついた電
子式小型計算機等においても適用することができること
は勿論である。この発明は以上詳細に説明したように、
発音体を含む駆動回路に対して並列にコンデンサを設け
ると共に、電源電圧をェンベロープ制御に従ってオン・
オフ動作するスイッチング素子を介して供給するように
したので、上記スイッチング素子のオン・オフ動作に伴
って電源電圧あるいは上記コンデンサの放電電圧が上記
発音体に対して所定のタイミングで交互にかつ連続的に
印加され報音が次第に減衰されるものであり、コンデン
サ及びスイッチング素子を付加するだけで減衰音を得る
ことができ、従来のような複雑な電源回路を必要とせず
、極めて簡単な回路で構成することができる。

またコンデンサは容量の４・さし、もので足り、安価に
製作することができる。図面の簡単な説明図面はこの発
明に係る減衰音発生装置の一実施例を示したもので、第
１図はこの発明を電子時計に適用した場合の回路構成図
、第２図は減衰音を得る場合の多種信号のタイミングチ
ャートである。

１４…・・・ェンベロープ制御回路、１６・・・・・・
トランジスタ、１７・・・・・・発音体、１８・・・・
・・コイル、１９“”“コンデンサ、２０”””トラン
スミッションゲート、２２……インバータ。

第２図 第１図

Claims (1)

【特許請求の範囲】
1. １ 振動板に圧電素子を貼着した発音体と、この発音体
   の駆動回路に並列接続されるコンデンサと、上記駆動回
   路と電源電圧との間に設けられるスイツチング素子とを
   具備し、上記スイツチング素子を連続的にオン・オフ動
   作させることにより減衰音を得られるようにした減衰音
   発生装置。