JPH067321B2 - 旋律発生回路 - Google Patents
旋律発生回路Info
- Publication number
- JPH067321B2 JPH067321B2 JP58091064A JP9106483A JPH067321B2 JP H067321 B2 JPH067321 B2 JP H067321B2 JP 58091064 A JP58091064 A JP 58091064A JP 9106483 A JP9106483 A JP 9106483A JP H067321 B2 JPH067321 B2 JP H067321B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scale
- circuit
- predetermined
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 本発明は旋律を構成する音響信号に現われる異音の発生
を防止する方法に関する。
を防止する方法に関する。
一般にＲＯＭは番地を指定するためのアドレス入力回
路、デコーダ及び記憶回路からなり、アドレス入力相互
間に素子の伝播遅延等による時間差がある場合は、ある
一つのアドレスＤｍから別のアドレスＤｎに変る時、過
渡的にＤｍ，Ｄｎ以外のアドレスが存在することは良く
知られている。たとえば、アドレス入力が第７図に示す
ようにＡ0，Ａ1，Ａ2の３入力バイナリーコードで与え
られた場合、Ａ0，Ａ1，Ａ2をデコードした出力の０ア
ドレス信号Ｄ0にハザードパルス１６，１７が発生す
る。すなわち、１アドレスから２アドレスに変わる時、
及び３アドレスから４アドレスに変わる時に、過渡的に
０アドレスが存在する。
路、デコーダ及び記憶回路からなり、アドレス入力相互
間に素子の伝播遅延等による時間差がある場合は、ある
一つのアドレスＤｍから別のアドレスＤｎに変る時、過
渡的にＤｍ，Ｄｎ以外のアドレスが存在することは良く
知られている。たとえば、アドレス入力が第７図に示す
ようにＡ0，Ａ1，Ａ2の３入力バイナリーコードで与え
られた場合、Ａ0，Ａ1，Ａ2をデコードした出力の０ア
ドレス信号Ｄ0にハザードパルス１６，１７が発生す
る。すなわち、１アドレスから２アドレスに変わる時、
及び３アドレスから４アドレスに変わる時に、過渡的に
０アドレスが存在する。
一方、旋律発生装置における従来の回路は第５図に示す
とうりである。
とうりである。
基準信号源１から出た信号は音符長を決定する分周回路
２（以下音符長分周回路と言う）で第３信号である任意
の音符の長さの信号が作られ、この信号によりカウンタ
４（以下アドレスカウンタと言う）がインクリメントさ
れ、ＲＯＭ５のアドレスが指定される。該ＲＯＭには各
音符の長さと各音程の周波数の情報が記憶されており、
該音符長分周回路に各アドレス毎の音符長に対応した分
周動作を行なわせると同時に、音階発生用分周回路７の
分周比を指定するデコーダ６（以下音階発生用デコーダ
と言う）を制御して、音階発生用分周回路７から音響信
号を出力させるものである。
２（以下音符長分周回路と言う）で第３信号である任意
の音符の長さの信号が作られ、この信号によりカウンタ
４（以下アドレスカウンタと言う）がインクリメントさ
れ、ＲＯＭ５のアドレスが指定される。該ＲＯＭには各
音符の長さと各音程の周波数の情報が記憶されており、
該音符長分周回路に各アドレス毎の音符長に対応した分
周動作を行なわせると同時に、音階発生用分周回路７の
分周比を指定するデコーダ６（以下音階発生用デコーダ
と言う）を制御して、音階発生用分周回路７から音響信
号を出力させるものである。
ここで、旋律に沿っての音符の発生時期と音程の周波数
は、それぞれ音符長分周回路２、音階発生用分周回路７
から出力されるものであり、経路のちがいから非同期で
ある。またＲＯＭ５の出力状態は音符の発生毎に変るも
のであるから、必然的にＲＯＭの出力状態の変化時期と
音程の周波数とも非同期となる。
は、それぞれ音符長分周回路２、音階発生用分周回路７
から出力されるものであり、経路のちがいから非同期で
ある。またＲＯＭ５の出力状態は音符の発生毎に変るも
のであるから、必然的にＲＯＭの出力状態の変化時期と
音程の周波数とも非同期となる。
音階発生用分周回路７はプリセッタブルな分周比可変分
周回路である。その動作は、出力信号の１周期毎に第４
信号、例えばプリセットパルスを発生させ、前記プリセ
ットパルスが発生している間、前記音階発生用デコーダ
６のデータに従ってプリセットされることにより基準信
号源１の出力を１／Ｎ分周して、必要とする音程の周波
数を出力するものである。従って、該プリセットパルス
の発生時期と前述のＲＯＭ出力の変化時期とも非同期と
なるため、該プリセットパルスと前記ハザードパルスと
が一致することがある。
周回路である。その動作は、出力信号の１周期毎に第４
信号、例えばプリセットパルスを発生させ、前記プリセ
ットパルスが発生している間、前記音階発生用デコーダ
６のデータに従ってプリセットされることにより基準信
号源１の出力を１／Ｎ分周して、必要とする音程の周波
数を出力するものである。従って、該プリセットパルス
の発生時期と前述のＲＯＭ出力の変化時期とも非同期と
なるため、該プリセットパルスと前記ハザードパルスと
が一致することがある。
第７図の事例において、該プリセットパルスと同時に前
記ハザードパルスが発生すると音階発生用分周回路７は
過渡状態において０アドレスの音程にセットされ、本来
出力されるべき２アドレス４アドレスの音程とは異なっ
た０アドレスの周波数が出力される。該ハザードパルス
の幅はアドレスカウンタの遅延分で決まり、数百Hz〜数
ＫHzという音楽の周波数帯域よりはるかに高いためプリ
セットパルスの一周期分しかない。そのため前記ハザー
ドパルスによる０アドレスの部分は音程として聞こえ
ず、「プッ」という異音として聞こえる。この現象を表
わしたのが、第６図のタイミングチャートであり、(a)
は音符長信号、(b)，(c)は音響信号である。ここで、
(b)は音楽情報の音符長信号に合わせて音階周波数が変
化しない場合であり、(c)は音階周波数が変化する場合
である。
記ハザードパルスが発生すると音階発生用分周回路７は
過渡状態において０アドレスの音程にセットされ、本来
出力されるべき２アドレス４アドレスの音程とは異なっ
た０アドレスの周波数が出力される。該ハザードパルス
の幅はアドレスカウンタの遅延分で決まり、数百Hz〜数
ＫHzという音楽の周波数帯域よりはるかに高いためプリ
セットパルスの一周期分しかない。そのため前記ハザー
ドパルスによる０アドレスの部分は音程として聞こえ
ず、「プッ」という異音として聞こえる。この現象を表
わしたのが、第６図のタイミングチャートであり、(a)
は音符長信号、(b)，(c)は音響信号である。ここで、
(b)は音楽情報の音符長信号に合わせて音階周波数が変
化しない場合であり、(c)は音階周波数が変化する場合
である。
本発明はかかる欠点を除去したものであり、第１図に本
発明による回路例を示す。
発明による回路例を示す。
従来の回路例第５図との相違点は音符長分周回路２とア
ドレスカウンタ４の間にラッチ回路３を挿入した点であ
る。該ラッチ回路は第２図の如き１／２ビツトのディレ
イフリップフロップで実現可能であり、音符長分周回路
の出力をデータ入力端１４に、音階発生用分周回路から
発生する前記プリセットパルスをクロック入力端１３へ
それぞれ接続し、出力１５をアドレスカウンタへ印加す
れば良い。
ドレスカウンタ４の間にラッチ回路３を挿入した点であ
る。該ラッチ回路は第２図の如き１／２ビツトのディレ
イフリップフロップで実現可能であり、音符長分周回路
の出力をデータ入力端１４に、音階発生用分周回路から
発生する前記プリセットパルスをクロック入力端１３へ
それぞれ接続し、出力１５をアドレスカウンタへ印加す
れば良い。
ラッチ回路はプリセットパルスが発生している間ホール
ド動作を行ない、プリセットパルスが発生していない間
書き込み動作を行なう。この結果、前述の如くプリセッ
トパルスとアドレス信号のハザードパルスが同時に発生
したとしても、ＲＯＭの出力である第２信号はプリセッ
トパルスが終了した後に変ることになり、該ハザードパ
ルスによる誤アドレスのデータで音階発生用分周回路が
プリセットされることが回避され、異音を発生すること
はなくなる。この現象を前述の第６図と同様にタイミン
グチャートで表わすと第３図のようになり、音符長信号
(a)に合わせた音階周波数(b)，(c)は不整周期のない波
形となる。
ド動作を行ない、プリセットパルスが発生していない間
書き込み動作を行なう。この結果、前述の如くプリセッ
トパルスとアドレス信号のハザードパルスが同時に発生
したとしても、ＲＯＭの出力である第２信号はプリセッ
トパルスが終了した後に変ることになり、該ハザードパ
ルスによる誤アドレスのデータで音階発生用分周回路が
プリセットされることが回避され、異音を発生すること
はなくなる。この現象を前述の第６図と同様にタイミン
グチャートで表わすと第３図のようになり、音符長信号
(a)に合わせた音階周波数(b)，(c)は不整周期のない波
形となる。
なお、第４図に示したようにＲＯＭ５の出力にアドレス
カウンタ２のインクリメント入力信号のような第３信号
で制御するラッチ８，９，１０，１１，１２を入れ、前
記ハザードパルスそののもを出力させないようにしても
同様の効果は得られる。
カウンタ２のインクリメント入力信号のような第３信号
で制御するラッチ８，９，１０，１１，１２を入れ、前
記ハザードパルスそののもを出力させないようにしても
同様の効果は得られる。
以上述べたように本発明は、音符長分周回路又は音階発
生用分周回路から発生される出力パルスに基づき音符長
及び音階を記憶するＲＯＭの出力を所定期間固定させる
ための保持手段であるラッチ回路を、ＲＯＭのアドレス
カウンタの入力部又はＲＯＭの出力部に設けるだけとい
う極めて簡単な構成で異音の発生を防止し、音楽性の高
い音響信号を発生することができるもので、集積回路化
した場合でも面積はほとんど変わらず、コストアップは
無いに等しいという利点を有する。また、ラッチ回路の
みの設定であるので信号の引き回しも少なく、回路の雑
音誤動作に対しても極めて強いものとなっている。
生用分周回路から発生される出力パルスに基づき音符長
及び音階を記憶するＲＯＭの出力を所定期間固定させる
ための保持手段であるラッチ回路を、ＲＯＭのアドレス
カウンタの入力部又はＲＯＭの出力部に設けるだけとい
う極めて簡単な構成で異音の発生を防止し、音楽性の高
い音響信号を発生することができるもので、集積回路化
した場合でも面積はほとんど変わらず、コストアップは
無いに等しいという利点を有する。また、ラッチ回路の
みの設定であるので信号の引き回しも少なく、回路の雑
音誤動作に対しても極めて強いものとなっている。
本発明は、異音が発生しないことから自然な旋律が得ら
れ、旋律を自動的に演奏する装置ばかりでなく、高音質
の電子楽器へも応用することができる。
れ、旋律を自動的に演奏する装置ばかりでなく、高音質
の電子楽器へも応用することができる。
【図面の簡単な説明】 第１図は本発明に基づく旋律発生回路のブロックダイヤ
グラム、第２図はラッチ回路の一例、第２図は本発明に
基づくタイミングチャート、第４図は本発明に基づく他
の旋律発生回路のブロックダイヤグラム、第５図は従来
の旋律発生回路のブロックダイヤグラム、第６図は従来
のタイミングチャート、第７図はＲＯＭのアドレス信号
である。 １…基準信号源、２…音符長分周回路 ３，８，９，１０，１１，１２…ラッチ回路 ４…アドレスカウンタ ５…ＲＯＭ ６…音階発生用デコーダ ７…音階発生用分周回路
グラム、第２図はラッチ回路の一例、第２図は本発明に
基づくタイミングチャート、第４図は本発明に基づく他
の旋律発生回路のブロックダイヤグラム、第５図は従来
の旋律発生回路のブロックダイヤグラム、第６図は従来
のタイミングチャート、第７図はＲＯＭのアドレス信号
である。 １…基準信号源、２…音符長分周回路 ３，８，９，１０，１１，１２…ラッチ回路 ４…アドレスカウンタ ５…ＲＯＭ ６…音階発生用デコーダ ７…音階発生用分周回路
Claims (2)
- 【請求項１】(a)所定の音を構成する音符長及び音階を
示す情報を記憶すると共に、前記音符長を示す情報に基
づく第１信号と前記音階を示す情報に基づく第２信号と
を出力する記憶回路と、 (b)前記記憶回路の所定の番地の音符長に対応する前記
第１信号を入力し、該第１信号に基づいて基準信号を分
周することにより、前記所定の音の前記音符長である第
３信号を決定する第１の分周回路と、 (c)前記記憶回路の前記所定の番地の音階に対応する前
記第２信号を入力し、該第２信号に基づいて前記基準信
号を分周することにより、前記所定の音の前記音階の音
階信号を形成するとともに、第４信号が前記音階信号の
１周期毎に出力され、該第４信号が発生している所定の
期間内に前記第２信号に基づき分周比を設定可能な第２
の分周回路と、 (d)前記第３信号に基づいて前記記憶回路の所定の番地
を指定するカウンタと、 (e)前記第２の分周回路から前記所定の期間発生する前
記第４信号を入力すると共に、前記第４信号を入力して
いる前記所定の期間に、前記記憶回路から出力される第
２信号を固定する固定手段とを備えていることを特徴と
する旋律発生回路。 - 【請求項２】(a)所定の音を構成する音符長及び音階を
示す情報を記憶すると共に、前記音符長を示す情報に基
づく第１信号と前記音階を示す情報に基づく第２信号と
を出力する記憶回路と、 (b)前記記憶回路の所定の番地の音符長に対応する前記
第１信号を入力し、該第１信号に基づいて基準信号を分
周することにより、前記所定の音の前記音符長である第
３信号を決定する第１の分周回路と、 (c)前記記憶回路の前記所定の番地の音階に対応する前
記第２信号を入力し、該第２信号に基づいて前記基準信
号を分周することにより、前記所定の音の前記音階の音
階信号を形成する第２の分周回路と、 (d)前記第３信号に基づいて前記記憶回路の所定の番地
を指定するカウンタと、 (e)前記第１の分周回路から出力される前記第３信号の
入力を条件として、前記記憶回路の所定の番地が異なる
番地へ変化する期間、前記記憶回路から出力される前記
第２信号を固定する固定手段とを備えることを特徴とす
る旋律発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091064A JPH067321B2 (ja) | 1983-05-24 | 1983-05-24 | 旋律発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091064A JPH067321B2 (ja) | 1983-05-24 | 1983-05-24 | 旋律発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59216193A JPS59216193A (ja) | 1984-12-06 |
| JPH067321B2 true JPH067321B2 (ja) | 1994-01-26 |
Family
ID=14016069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58091064A Expired - Lifetime JPH067321B2 (ja) | 1983-05-24 | 1983-05-24 | 旋律発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067321B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665191A (en) * | 1979-10-31 | 1981-06-02 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5793276A (en) * | 1980-12-02 | 1982-06-10 | Toshiba Corp | Electronic clock |
| JPS5818298A (ja) * | 1981-07-10 | 1983-02-02 | コモドア・エレクトロニクス・リミテツド | 楽奏付挨拶状カ−ドおよび該カ−ドに用いられる楽音再生用電子装置 |
-
1983
- 1983-05-24 JP JP58091064A patent/JPH067321B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665191A (en) * | 1979-10-31 | 1981-06-02 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5793276A (en) * | 1980-12-02 | 1982-06-10 | Toshiba Corp | Electronic clock |
| JPS5818298A (ja) * | 1981-07-10 | 1983-02-02 | コモドア・エレクトロニクス・リミテツド | 楽奏付挨拶状カ−ドおよび該カ−ドに用いられる楽音再生用電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59216193A (ja) | 1984-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006909A (ko) | 악음신호발생장치 | |
| US4328731A (en) | Electronic tone generator | |
| US4108036A (en) | Method of and apparatus for electronically generating musical tones and the like | |
| JPS6328478Y2 (ja) | ||
| US4314493A (en) | Automatic rhythm pattern accompaniment equipment | |
| KR0151577B1 (ko) | 음원장치 | |
| JPH067321B2 (ja) | 旋律発生回路 | |
| US5521325A (en) | Device for synthesizing a musical tone employing random modulation of a wave form signal | |
| JPH0254960B2 (ja) | ||
| JPS6132678B2 (ja) | ||
| JPS6035077B2 (ja) | 電子楽器 | |
| US4934239A (en) | One memory multi-tone generator | |
| US4135423A (en) | Automatic rhythm generator | |
| JPS6115438B2 (ja) | ||
| JP2768064B2 (ja) | 楽音合成装置 | |
| GB2216739A (en) | Generating sound waveform signals | |
| JP3331656B2 (ja) | 音響装置 | |
| JPS6022191A (ja) | 音源装置 | |
| JPS592034B2 (ja) | 電子楽器 | |
| KR910004051B1 (ko) | 주파수 단순 가변회로를 이용한 음 발생회로 | |
| JPH0234397B2 (ja) | Gionhatsuseikairo | |
| US5303629A (en) | Acoustic data output device having single addressable memory | |
| JP2586443B2 (ja) | 波形発生装置 | |
| JPH0332798B2 (ja) | ||
| JP2896971B2 (ja) | 楽音波形発生装置 |