JPS628758B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は時計の報時装置、特に正時の指示時刻
において所望のメロデイ音及び時打音を電子的に
発生させまた必要に応じて正時からの各15分毎に
メロデイ音あるいは時打音を電子的に発生させる
時計の報時装置に関するものである。 正時あるいは半時に所定数の時打音を発生させ
また正時及び各15分毎の時刻に時打音に先立ちあ
るいは単独でメロデイ音を発生させる報時装置が
周知であり、例えばウエストミンスタークロツク
等として実用化されている。従来のこの種の報時
装置は複数の異なる音を発生させる棒鈴をハンマ
にて所定順序にてたたき所望のメロデイ音あるい
は時打音を発生させる機械的な報時装置として構
成されているが、この従来装置では構造が大型複
雑化するという欠点があつた。そして近年の時計
の電子化に伴い、報時装置にも電子音発生装置が
採用され、電子的な合成音にて前記メロデイ音あ
るいは時打音の報知が行われるようになつてき
た。しかしながら、従来の電子的な報時装置で
は、は時打音を電子的に合成するために複雑な回
路構成を必要とし、メロデイ音を任意に選択した
り必要に応じて報時作用を変更例えば半時におけ
る時打音発生の取捨を任意に行う等の多機能な報
時装置を得ることができないという欠点があつ
た。 本発明は上記従来の課題に鑑みなされたもので
あり、その目的は、回路構成を簡素化しかつメロ
デイ音の変更あるいは時打音の取捨を簡単に行う
ことができる、各種時計に組込可能な汎用型報時
装置を提供することにある。 上記目的を達成するために、本発明は、時計輪
列に設けられた正時検出接点を有し時計の正時の
指示時刻にて電気的な正時信号を検出する正時信
号検出器と、正時信号検出器の正時信号に基づい
て所望の報時時刻に報時トリガ信号及び報時音指
定信号を出力する報時トリガ回路と、時計輪列に
設けられた摺動接点を有し時計の指示時刻に対応
した時打数を電気的に検出する時打数検出器と、
報時完了データを伴なうメロデイ音データと時打
開始ジヤンプデータを伴なうメロデイ音データと
時打サイクルジヤンプデータを伴なう時打音デー
タとが記憶されているROMと報時時刻に対応し
たメロデイ音データ及び時打音データをROMか
ら読出すアドレスカウンタとを有する報時音選択
回路と、時打数検出器の時打数信号に基づいて時
打数が設定され該設定値が時打報時毎に減算され
所望数の時打完了とともに時打完了信号を出力す
る時打カウンタと、報時トリガ回路の報時音指定
信号に従つて報時音選択回路に所望のメロデイ音
データ読出信号を出力するとともにROMの報時
完了データにより報時作用を完了させまたROM
の時打開始ジヤンプデータ及び時打サイクルジヤ
ンプデータにより時打音データ読出信号を報時音
選択回路に出力し更に時打カウンタの時打完了信
号にて報時作用を完了させる報時制御回路と、報
時音選択回路の選択信号に従つて所望の報時音を
発生する音発生器と、を含むことを特徴とする。 以下図面に基づいて本発明の好適な実施例を説
明する。 第１図には本発明に係る報時装置の全体的なブ
ロツク図が示され、水晶振動子等を内蔵する時計
駆動部１０からは水晶振動子により制御された高
精度の定速回転がパルスモータ等の回転駆動力と
して出力されている。時計駆動部１０の回転駆動
力は時計輪列１２に伝動され、時刻指示針を回転
することによつてアナログ時刻表示を行うことが
できる。時計輪列１２には５番車１４、４番車１
６、３番車１８、分針車２０及び時針車２２が設
けられ、４番車１６、分針車２０及び時針車２２
に固定された図示していない秒針、分針及び時針
によつて時刻表示が行われる。 メロデイ音及び時打音を時計の指示時刻と同期
して発生させるために、本発明においては、時計
の正時の指示時刻にて電気的に正時信号を検出す
る正時信号検出器２４が設けられ、正時信号検出
器２４は時計輪列１２に設けられた正時検出接点
を有し、実施例においては正時検出接点は分針車
２０と対応して設けられ正時の指示時刻にて正時
検出接点がオン作動することにより正時信号Ｅを
検出することができる。正時信号検出器２４の正
時信号Ｅは報時トリガ回路２６へ供給され、正時
信号Ｅに基づいて所望の報時時刻に報時トリガ信
号Ｇ及び報時音指定信号F₁，F₂を出力する。実
施例における報時トリガ回路２６は45分カウンタ
から成り、正時から15分毎の間隔すなわち「15
分」、「30分」、「45分」時に前記両信号Ｇ，F₁，
F₂を出力する。 一方、正時、半時の指示時刻における時打数を
検出するために時打数検出器２８が設けられ、時
打数検出器２８は時計輪列１２（実施例において
は時針車２２）に設けられた摺動接点を有し、時
計の指示時刻に対応した時打数が電気的に検出さ
れる。実施例における摺動接点は図示していない
が、時針車２２と対向して設けられた複数の接点
群を有する接点円板から成り、時針車２２の回転
位置に対応した各接点群のオンオフ作動状態から
時打数が検出される。 前記報時トリガ信号Ｇに基づいて各報時時刻に
対応した報時音を選択するために報時音選択回路
３０が設けられ、報時音選択回路３０はROM
（リードオンリメモリ）３２とアドレスカウンタ
３４とを含む。本発明におけるROM３２はデジ
タルメモリから成り、報時完了データを伴うメロ
デイ音データと時打開始ジヤンプデータを伴うメ
ロデイ音データと時打サイクルジヤンプデータを
伴う時打音データとを記憶している。そしてアド
レスカウンタ３４は各報時時刻に対応したメロデ
イ音データ及び時打音データをROM３２から読
出す読出番地指定作用を行う。 前記時打数検出器２８の時打数信号はパワーセ
ーブ回路３６を介して時打カウンタ３８へ供給さ
れ、時打カウンタ３８内に時打数信号に基づく時
打数が設定される。そして、時打カウンタ３８の
設定値は時打報時毎に減算され所望数の時打完了
とともに時打完了信号Ａを出力する。 前記報時音選択回路３０の報時音選択作用は報
時制御回路４０により制御され、報時制御回路４
０は報時トリガ回路２６の報時音指定信号F₁，
F₂に従つて報時音選択回路３０に所望のメロデ
イ音データ読出信号を出力するとともにROM３
２の報時完了データにより報時作用を完了させ、
この間に報時音選択回路３０の所定メロデイ音選
択作用を制御する。また、報時制御回路４０は
ROM３２の時打開始ジヤンプデータ及び時打サ
イクルジヤンプデータにより時打音データ読出信
号を報時音選択回路３０に出力し、更に時打カウ
ンタ３８の時打完了信号Ａにて報時作用を完了さ
せ、この間に報時音選択回路３０の時打音選択作
用を制御する。第１図において、メロデイ音デー
タ読出信号及び時打音データ読出信号は制御プロ
グラム信号Ｙとして示され、またROM３２の報
時完了データ、時打開始ジヤンプデータ及び時打
サイクルジヤンプデータはROM３２のROMプロ
グラム信号Ｍとして示されている。 実施例においては、前述したパワーセーブ回路
３６により、時打作用を必要としない時には時打
カウンタ３８を無効とし、時打用電力消費を低減
させることができる。また、前記ROM３２には
複数のメロデイ音データが記憶され、使用者の好
みによつて報時メロデイを選択することができ、
各メロデイの選択が選択スイツチ４２により行わ
れ、メロデイ選択信号F₃，F₄を報時制御回路４
０へ供給することにより所望のメロデイ選択作用
が行われる。 報時音選択回路３０の選択信号はROMプログ
ラム信号Ｍとして音発生器４４へ供給され、メロ
デイ音及び時打音を含む所望の報時音として音発
生作用が行われる。音発生器４４には報時音を合
成するために必要な基本周波数を有する基本音信
号Ｐを出力する発振器４６を含み、基本音信号Ｐ
はプログラマブル分周器４８にてROMプログラ
ム信号Ｍにより指定された周波数に分周され所望
の音符信号に変換される。音符信号は音符アドレ
スカウンタ５０、波形ROM５２及びＤ―Ａコン
バータ５４によつてアナログ音符信号に変換さ
れ、またこのアナログ音符信号には分周器５６に
よつてビブラートが与えられている。更にエンベ
ロープ回路５８によつて音符信号にはエンベロー
プ減衰作用が与えられ、従来の機械的な棒鈴によ
る発生音と類似した良質なアナログ音符信号が得
られる。そしてこの音符信号の発音長はROMプ
ログラム信号Ｍにて制御される音符長カウンタ６
０によつて設定され、音符長信号Ｏをエンベロー
プ回路５８へ供給することによつてアナログ音符
長信号の発音長が定められている。Ｄ―Ａコンバ
ータ５４の出力であるアナログ音符信号は報時休
止回路６２を介して増幅器６４に供給され、所定
の増幅作用が行われた後にスピーカ６６から報時
音として出力される。報時休止回路６２は夜間就
寝時等に報時作用を無効とするものであり、予め
設定された時刻間にアナログ音符信号の増幅器６
４への導通を阻止する。 前記音符長カウンタ６０の音符カウントアツプ
信号Ｎはアドレスカウンタ３４へ供給され、
ROM３２のメロデイ音データを順次進ませる。
カウントトリガ信号として用いられる。 本発明の概略構成は以上の説明から明らかであ
るが、以下に各部の更に詳細な構成を第２〜８図
に基づいて説明する。 第２図において、正時信号検出器２４は分針車
２０に接続して設けられた正時検出接点６８及び
ワンシヨツト回路７０を含み、指示時刻が正時に
なつた時に接点６８がオン作動し、所定パルス幅
を有する正時信号Ｅが出力される。 正時信号Ｅは第３図に示される報時トリガ回路
２６へ供給され、カウンタ７２及びフリツプフロ
ツプ（以下FFという）７４及び７６がリセツト
される。そしてカウンタ７２からは正時から15分
間隔に報時トリガ信号Ｇが出力されるとともに、
15分毎に各FF７４，７６を歩進させて正時から
の１時間を４分割した15分間隔に変化する２進数
から成る報時音指定信号F₁，F₂を出力する。す
なわち、報時音指定信号F₁，F₂は正時からの各
15分毎に以下のように変化する。

【表】 第２図に戻つて、時打数検出器２８の摺動接点
群からは４ビツトの時打数信号が出力され、各指
示時刻に対応する時打数信号が時打カウンタ３８
へ印加され、アンドゲート７８―１〜７８―４を
介してFF８０―１〜８０―４に時打数が設定さ
れる。アンドゲート群７８のゲートオンは後述す
る報時制御回路４０の時打開始信号Ｃ及びパワー
セーブ回路３６の出力により制御されている。パ
ワーセーブ回路３６は時打数検出信号線にそれぞ
れ接続されたアナログスイツチ群８２と抵抗群８
４そしてFF８６を含み、FF８６がセツトされて
いる状態でのみ時打カウンタ３８への時打数信号
書込を有効とし、FF８６がリセツトされている
状態では前記書込を無効として電力消費を抑制し
ている。FF８６のセツト入力にはオアゲート８
８を介して前記正時信号Ｅ及び報時トリガ信号Ｇ
が印加され、実施例においては15分間隔にFF８
６がセツトされ、FF８６のリセツト入力には報
時制御回路４０の報時完了信号Ｓがワンシヨツト
回路９０を介して印加され、報時完了とともに
FF８６がリセツトされる。 時打カウンタ３８のFF群８０は報時完了信号
ＳにてリセツトされるFF９２の信号にてリセ
ツトされ、またFF８０のリセツトは正時信号Ｅ
によつて解除され、時打開始信号Ｃがアンドゲー
ト７８群をゲートオンする時に各FF８０に時打
数検出器２８からの時打数信号が書込設定され
る。各FF８０のＱ出力はノアゲート９４を介し
て各アンドゲート７８の入力に接続されているの
で、各FFの８０のリセツト状態においてのみFF
群８０の書込が行われることとなり、時打作用時
の時打カウンタ減算状態ではノアゲート９４の出
力にてアンドゲート群７８がゲートオフ状態とさ
れているので時打数検出器２８の時打数信号の時
打カウンタ３８への印加が阻止されている。第１
段目のFF８０―１のトリガ入力にはアンドゲー
ト９６を介して時打カウントアツプ信号Ｘが供給
されており、アンドゲート９６が時打開始信号Ｃ
によつてゲートオンしている時に１個の時打音発
生毎に時打カウントアツプ信号ＸによつてFF８
０―１が駆動され、FF群８０は直列接続された
カウンタを形成しているので時打音発生毎にその
設定値が減算されることとなる。そして、所望数
の時打完了とともに、全FF８０の出力が
「Ｈ」信号となり、A₁―A₄で示される時打完了信
号が報時制御回路４０へ出力される。 第３図の選択スイツチ４２は手動操作スイツチ
９８―１，９８―２及び切換回路１００を含み、
前記スイツチ９８の切換によつてメロデイ選択信
号F₃，F₄を切換え、実施例においては、ROM３
２に記憶されている３種類の異なるメロデイ音デ
ータを任意に選択することができる。 第４図には報時音選択回路３０が示され、
ROM３２の記憶データがアドレスカウンタ３４
のFF群１０２の指定によつて読出される。ROM
３２の記憶内容の一例が第５図に示され、該メモ
リ内容は３種類のメロデイＡ、メロデイＢ、メロ
デイＣそして時打音データを含み、各メロデイ音
データは時打開始ジヤンプデータを伴う正時に対
応するメロデイ音データと報時完了データを伴う
「15分」、「30分」、「45分」に対応するメロデイ音
データから成り、また時打音データは時打サイク
ル用ジヤンプデータを伴つている。従つて、アド
レスカウンタ３４によつて所望のアドレスを指定
することにより、ROM３２からは指定されたア
ドレスに対応するデータのROMプログラム信号
M₁〜M₈を出力することができる。従つて、この
ROMプログラム信号Ｍにより、後述する音発生
器４４からの音発生及び報時制御回路４０への制
御信号出力を行うことが可能となる。 アドレスカウンタ３４のFF群１０２には後述
する報時制御回路４０からの制御プログラム信号
Y₁〜Y₈がセツト入力として供給され、制御プロ
グラム信号Ｙによつて所望のROMメモリ内容を
指定することができる。FF群１０２のリセツト
はオアゲート１０４を介して供給されるFF１０
６の出力及び報時制御回路４０の時打用リセツ
ト信号Ｗによつて行われ、FF１０６は報時トリ
ガ信号Ｇによりセツトされまた報時制御回路４０
のメロデイ用リセツト信号Ｋによつて行われてい
る。オアゲート１０４の出力はリセツト信号Ｊに
て示されている。そして直列接続されたカウンタ
を形成しているFF群１０２の初段FF１０２―１
のトリガ入力には音符カウントアツプ信号Ｎ及び
報時制御回路４０の時打完了アドレス信号Ｂがオ
アゲート１０７を介して供給され、メロデイ音あ
るいは時打音が１回発生する度及び時打完了時に
カウンタが歩進され、ROM３２の指定アドレス
が順次歩進することとなる。更に、各FF１０２
のＱ出力はノアゲート１０８の入力に接続され、
制御プログラムホールド信号Ｚとして報時制御回
路４０へ供給され、全FF１０２のリセツト状態
においてのみ制御プログラム信号Ｙの書込が行わ
れ、この書込と同時に制御プログラムホールド信
号Ｚにて以降の書込が阻止される。 第６図には報時制御回路４０の具体的な回路構
成が示され、報時音指定信号F₁，F₂及びメロデ
イ選択信号F₃，F₄がデコーダ１１０にて信号変
換され、この変換された信号がメロデイ用アンド
ゲート１１２―１〜１１２―８及びオアゲート１
１４―１〜１１４―８を介してメロデイ音データ
読出信号を形成する制御プログラム信号Y₁〜Y₈
として前記アドレスカウンタ３４へ出力される。
更に、報時制御回路４０は時打用FF１１６―１
〜１１６―８を有し、該FF群１１６の設定値が
時打用アンドゲート１１８―１〜１１８―８及び
オアゲート群１１４を介して時打音データ読出信
号を形成する制御プログラム信号Ｙとしてアドレ
スカウンタ３４へ供給される。時打用FF群１１
６の設定はアンドゲート１２０―１〜１２０―８
を介して供給されるROM３２のROMプログラム
信号M₁〜M₈にて決定され、このROMプログラム
信号Ｍは第５図の時打開始ジヤンプデータ及び時
打サイクル用ジヤンプデータとなる。すなわち、
本発明においては、回路構成を簡略化するため
に、報時制御回路４０の制御作用とROM３２の
メモリ内容とを組合せてメロデイ音及び時打音の
発生を制御することを特徴とし、ROM３２のメ
モリデータを報時制御回路４０にフイードバツク
して各制御作用を行うことを特徴とする。 前記作用を行うために、報時制御回路４０は
ROMメモリデコーダ１２２を有し、ROMプログ
ラミング信号Ｍに対応した出力Q₁及びQ₂を出力
する。デコーダ１２２の出力Q₂は前述した報時
完了信号Ｓとして用いられ、またFF１２４をト
リガしてメロデイ用リセツト信号Ｋを出力する作
用を行う。FF１２４は前述したアドレスカウン
タ３４とともにリセツト信号Ｊによつてリセツト
されている。一方、デコーダ１２２のQ₁出力は
ワンシヨツト回路１２６を介して時打用FF群１
１６をリセツトするとともに、アンドゲート１２
８の一方の入力に印加されている。更にワンシヨ
ツト回路１２６の出力は時打カウントアツプ信号
Ｘとして前記時打カウンタ３８のアンドゲート９
６へ供給されている。アンドゲート１２８の他方
の入力にはワンシヨツト回路１２６の出力がイン
バータ１３０を介して印加され、アンドゲート１
２８の出力がアンドゲート群１２０に供給され、
ROMプログラム信号Ｍの時打用FF群１１６への
書込を制御している。アンドゲート群１２０のゲ
ートオンは更に時打用FF群１１６自体の出力に
よつて制御され、すなわちFF群１１６の各Ｑ出
力はノアゲート１３２を介してアンドゲート群１
２０に供給され、全FF１１６がリセツトされた
状態でのみROMプログラム信号Ｍの書込設定を
許容している。 アンドゲート１２８の出力は更にFF１３４の
トリガ入力に印加され、FF１３４のＱ出力は時
打開始信号Ｃとして時打カウンタ３８へ供給され
ている。アンドゲート１２８の出力はFF１３４
のトリガ入力に印加されており、FF１３４のＱ
出力すなわち時打開始信号Ｃはアンドゲート１３
６の一方の入力に供給されている。アンドゲート
１２８の出力はワンシヨツト回路１３８及び遅延
回路１３９を介してアンドゲート１４１の一方に
印加され、アンドゲート１４１の他方の入力には
FF１３４のＱ出力が印加されている。こうし
て、アンドゲート１４１からは時打用リセツト信
号Ｗが出力されるとともにこの時打用リセツト信
号Ｗはインバータ１４０を介してアンドゲート１
４２の一方の入力に供給されている。アンドゲー
ト１４２の他方の入力には前記アドレスカウンタ
３４のFF１０６のＱ出力Ｄが印加されており、
アンドゲート１４２の出力は前記アンドゲート１
３６の他方の入力へ供給され、アンドゲート１３
６の出力によつて時打用アンドゲート１１８群が
制御されている。アンドゲート１３６の出力はイ
ンバータ１４４を介してアンドゲート１４６の一
方の入力に供給され、アンドゲート１４６の他方
の入力には前記アンドゲート１４２の出力が供給
され、アンドゲート１４６の出力によつてメロデ
イ用アンドゲート群１１２が制御されている。前
記FF１３４のリセツト入力にはノアゲート１４
８を介して時打完了信号A₁〜A₄が入力され、時
打カウンタ３８のFF群８０が全てリセツトされ
た状態でFF１３４がリセツトされる。 アンドゲート１２８の出力及びオアゲート１４
８の出力はアンドゲート１４７に印加され、アン
ドゲート１４７の出力はワンシヨツト回路１４９
を介して時打完了アドレス信号Ｂに変換され、ア
ドレスカウンタ３４のオアゲート１０７に供給さ
れている。 報時制御回路４０は以上の回路構成から成り、
ROMメモリデコーダ１２２がROM３２の報時完
了データ、時打開始ジヤンプデータ及び時打サイ
クルジヤンプデータを読取り、「15分」、「30分」、
「45分」時における報時完了にて報時完了信号Ｓ
を出力して報時作用を終了させ、一方、正時にお
いてはそのQ₁出力によつてROM３２から時打音
データを読出し、この時打音が時打カウンタ３８
によつて設定されている回数発生するまで時打作
用を繰返す作用を行う。 第７図には音発生器４４の音符長カウンタ６０
及び発振器４６が示されており、選択されたメロ
デイ音あるいは時打音に対応する音符長が設定さ
れる。音符長指定信号はROM３２のROMプログ
ラム信号M₁〜M₃にて形成され、所望の音符長を
得るために、デコーダ１５０によつて５ビツトの
信号に変換され、この信号がアンドゲート群１５
２を介して減算カウンタを形成するFF群１５４
に設定される。各FF１５４はオアゲート１５６
を介して供給されるリセツト信号Ｊによりリセツ
トされ、また各FF１５４の出力が接続される
ノアゲート１５８の出力をワンシヨト回路１６０
を介してオアゲート１５６に供給することによつ
てもリセツトされている。オアゲート１５６の出
力はインバータ１６２を介してアンドゲート群１
５２に供給され、リセツト信号のない時にのみア
ンドゲート群１５２へゲートオン信号を供給す
る。またFF群１５４のＱ出力はノアゲート１６
４を介してアンドゲート群１５２の入力に供給さ
れ、全FF１５４がリセツトされた時にのみデコ
ーダ１５０の信号をFF群１５４へ設定し、この
後その設定値がリセツトされるまで信号の書込を
停止し、この間に音符長カウンタの歩進が行われ
る。音符長カウンタの歩進を行うために、初段
FF１５４のトリガ入力にはアンドゲート１６６
を介して発振器４６の基本音信号Ｐが入力されて
おり、基本音信号Ｐをカウントすることによつて
所望の音符長が得られる。アンドゲート１６６の
他方の入力にはインバータ１６２の出力が供給さ
れており、カウンタのリセツト状態では基本音信
号Ｐのカウントが行われない。 以上のようにして、音符長カウンタ６０のノア
ゲート１６４からはデコーダ１５０を介して設定
されたROMプログラム信号M₁〜M₃に従う音符長
期間「Ｈ」レベルとなる音符長信号Ｏが出力さ
れ、この音符長信号Ｏによつてエンベロープ回路
５８が制御されることとなる。更に、音符長カウ
ンタ６０のノアゲート１５８からはワンシヨツト
回路１６０を介して所定の音符長経過後に一定パ
ルス幅を有する音符カウントアツプ信号Ｎが出力
され、この信号Ｎによつて前述したアドレスカウ
ンタ３４の歩進制御が行われることとなる。 第８図には音発生器４４の残りの部分が示さ
れ、ROM３２のROMプログラム信号M₄〜M₈は
音符選択信号としてプログラマブル分周器４８に
印加され、この信号値によつてプログラマブル分
周器４８の分周比が設定され、この結果、プログ
ラマブル分周器４８は基本音信号Ｐの発振周波数
を分周してメロデイあるいは時打音に必要な音階
周波数を得ることができる。一方、基本音信号Ｐ
は同時に分周器５６に印加され、ビブラート用の
低周波信号が分周器５６からプログラマブル分周
器４８の最下位ビツトに供給され、この結果、プ
ログラマブル分周器１０の分周比はビブラート用
低周波信号の変化に伴つて変動し、電子メロデイ
音または時打音にビブラート効果を付加すること
ができる。従つて、スピーカ６６から発生する音
には所望の震えが生じることとなり、自然音や楽
器音等の持つ豊かな快い音を得ることが可能とな
る。 更に、Ｄ―Ａコンバータ５４へはエンベロープ
回路５８からエンベロープ信号が供給されてお
り、このエンベロープ信号は時間的に減衰する信
号から成るので、スピーカ６６からの音は自然音
に近い時間的な減衰を伴う音として出力され、快
い良質な発音作用を行うことが可能となる。エン
ベロープ回路５８は音符長信号Ｏが入力される
FET１６８とコンデンサ１７０及び抵抗１７２
から成る放電回路を含み、音符長カウントと同時
に所定の時定数で減衰するエンベロープ信号を出
力し、Ｄ―Ａコンバータ５４にてこのエンベロー
プ信号と波形ROM５２の出力とを重畳させるこ
とによつて前述したエンベロープ作用を得ること
が可能となる。 実施例における音発生器４４は更に報時休止回
路６２を含み、所定の告時時刻間例えば報時音を
必要としなくなる夜間就寝時のみ報時作用を休止
させることができる。 報時休止回路６２は報時休止スイツチ回路１７
４を含み、該回路１７４はスイツチ１７６、FF
１７８，１８０そしてオアゲート１８２を含み、
スイツチ１７６によつてFF１７８が駆動され、
またFF１７８のＱ出力及びFF１８０の出力が
オアゲート１８２に接続されている。そして、オ
アゲート１８２の出力は報時休止開始時を検出す
る24時間カウンタ１８４のリセツト入力に印加さ
れている。 本実施例における報時休止回路６２は前記２４
時間カウンタ１８４を有するとともに時報休止時
間をカウントする８時間カウンタ１８６を含む。
休止制御回路１８８はFF１９０を含み、そのセ
ツト入力にはオアゲート１９２を介して24時間カ
ウンタ１８４のＱ出力及びFF１７８のＱ出力が
印加され、またリセツト入力にはオアゲート１９
４の出力が印加されている。FF１９０の出力
及び前記報時休止スイツチ回路１７４のFF１７
８のＱ出力はオアゲート１９６を介して８時間カ
ウンタ１８６のリセツト入力に印加されている。
休止制御回路１８８はワンシヨツト回路１９８及
び２００を含み、８時間カウンタ１８６のＱ出力
がワンシヨツト回路１９８を介してオアゲート１
９４に印加され、また後述する休止解除スイツチ
回路２０２の出力がワンシヨツト回路２００を介
してオアゲート１９４に印加されている。休止解
除スイツチ回路２０２はスイツチ２０４とインバ
ータ２０６を含み、報時休止スイツチ回路１７４
の両FF１７８，１８０をリセツトする。 休止制御回路１８８のFF１９０のＱ出力は報
時禁止スイツチ回路２０８のオアゲート２１０に
印加され、オアゲート２１０の他方の入力にはス
イツチ２１２の出力が供給されている。そしてオ
アゲート２１０の出力はインバータ２１４を介し
てアンドゲート２１６の一方の入力に印加され、
またアンドゲート２１６の他方の入力には音発生
器４４のＤ―Ａコンバータ５４の出力が印加さ
れ、更にアンドゲート２１６の出力が増幅器６４
へ印加されている。 本実施例における報時休止回路６２は以上の構
成から成り、以下にその作用を説明する。 報時禁止スイツチ回路２０８のスイツチ２１２
を閉じると、インバータ２１４を介してアンドゲ
ート２１６には常に「Ｌ」信号が印加され、この
結果、スイツチ２１２が閉じている間はＤ―Ａコ
ンバータ５４の出力の増幅器６４への供給が阻止
され、この間報時作用が休止することとなる。 通常の使用状態においては、前記スイツチ２１
２は開かれており、この状態で休止解除スイツチ
回路２０２のスイツチ２０４を閉じると、その出
力は「Ｌ」信号となり、報時休止スイツチ回路１
７４のFF１７８，１８０のリセツトが解除され
る。そして、報時休止スイツチ回路１７４のスイ
ツチ１７６を一時的にオン作動すると、FF１７
８に「Ｈ」信号が供給される。この状態でクロツ
クパルスφ_１の印加によりFF１７８のＱ出力
「Ｈ」となり、この後前記スイツチ１７６が開か
れるとクロツクパルスの立上りによりFF１７８
のＱ出力は「Ｌ」に戻る。この結果、FF１７８
のＱ出力にはトリガパルスが発生し、このトリガ
パルスの立上りによつてFF１８０の出力が
「Ｈ」から「Ｌ」となり、24時間カウンタ１８４
のリセツトが解除される。そして、24時間カウン
タ１８４はクロツクパルスφ_２のカウントを開始
する。 一方、FF１７８の出力によつて休止制御回
路１８８のFF１９０がセツトされ、そのＱ出力
によつて報時禁止スイツチ回路２０８が作動し、
前述した説明と同様に、インバータ２１４を介し
てアンドゲート２１６がゲートオフ状態となるの
で、報時休止作用が開始される。同時にFF１７
８のＱ出力にて８時間カウンタ１８６がリセツト
解除され、クロツクパルスφ_２のカウントがカウ
ンタ１８６によつて開始される。 以上の休止開始から８時間経過すると、８時間
カウンタ１８６からＱ出力が発生し、ワンシヨツ
ト回路１９８及びオアゲート１９４を介して休止
制御回路１８８のFF１９０がリセツトされ報時
禁止スイツチ回路２０８の出力が「Ｌ」となるの
で、アンドゲート２１６がゲートオン状態とな
り、報時作用が再開される。同時に、８時間カウ
ンタ１８６のFF１９０によりリセツトされる。 そして、報時休止スイツチ回路１７４のスイツ
チ１７６を一時的にオン作動させてから24時間経
過すると、24時間カウンタ１８４からＱ出力が発
生し、オアゲート１９２を介して休止制御回路１
８８のFF１９０が再びセツトされる。従つて、
再びアンドゲート２１６がゲートオフ状態とな
り、報時休止作用が開始される。 以上のようにして、24時間経過毎に８時間分報
時作用が休止され、所望の休止開始時刻を選択す
ることによつて報時の不要な時刻間任意に報時休
止を行うことが可能となる。前記休止開始時刻は
スイツチ１７６を一時的にオン作動する時刻にて
設定され、またその設定時刻は任意に訂正変更す
ることが可能となる。 以上のように、図示した実施例によれば、任意
時刻間を報時休止時間として選択することがで
き、また実施例における８時間カウンタ１８６の
カウント数を任意に変更することによつて報時休
止期間を自由に設定することが可能となる。 本発明の実施例は以上の構成から成り、以下に
第９，１０図に従つて本発明によるメロデイ音及
び時打音の発生作用を説明する。 図示した実施例においては、正時において、所
望のメロデイ音及び指示時刻に対応した数の時打
音発生が行われ、また正時から15分間隔のすなわ
ち「15分」、「30分」、「45分」時に所望のメロデイ
音発生がそれぞれ行われ、また各15分間隔に行わ
れるメロデイ音はそれぞれ異なる種類の音符列か
ら形成されている。 第９図には時打作用を伴わない「15分」、「30
分」及び「45分」時におけるメロデイ音発生作用
が示され、また前記各図において指示時刻が２時
10分の時の状態が示され、全部のFFはリセツト
された状態で次の「15分」時のメロデイ発生を待
機している。 指示時刻が２時15分になると（t₁）、報時トリ
ガ回路２６のカウンタ７２からは報時トリガ信号
Ｇが出力され、パワーセーブ回路３６のFF８６
をセツトし、報時装置の作動を有効とする。従つ
て、選択スイツチ４２により選択されたメロデイ
選択信号F₃，F₄が報時制御回路４０のデコーダ
１１０に供給可能となる。また報時トリガ信号Ｇ
はアドレスカウンタ３４のFF１０６をセツト
し、リセツト信号Ｊを「Ｌ」とすることによつて
FF群１０２のリセツトを解除する。FF１０６の
Ｑ出力Ｄは「Ｈ」となるので、報時制御回路４０
のアンドゲート１４２からアンドゲート１４６へ
ゲートオン信号が供給され、この結果、メロデイ
用アンドゲート群１１２にゲートオン信号が供給
される。こうして、報時制御回路４０はデコーダ
１１０の出力をアンドゲート群１１２及びオアゲ
ート群１１４からアドレスカウンタ３４へ出力
し、従つて、制御プログラム信号Ｙはメロデイ音
データ読出信号として用いられることが理解され
る。デコーダ１１０には前述したメロデイ選択信
号F₃，F₄と報時トリガ回路２６の報時音指定信
号F₁，F₂が供給されているので、使用者によつ
て予め選択されたメロデイ音及び「15分」に対応
する報時音で定められるメロデイ音データ読出信
号がアドレスカウンタ３４のFF群１０２に設定
され、この指定番地によつて、ROM３２からは
所望の例えばメロデイA₂に対応する「15分」の
メロデイ音データが読出されることとなる。そし
て、ROM３２のROMプログラム信号Ｍに従つて
音発生器４４が作動し、所定の音符長でかつ所定
の音階の音発生作用が行われる。FF群１０２の
設定により、少なくともいずれか１個のFF１０
２から「Ｈ」のＱ出力がノアゲート１０８に供給
されるため、ノアゲート１０８の出力である制御
プログラムホールド信号Ｚは「Ｌ」となり、この
結果、前記メロデイ用アンドゲート群１１２はゲ
ートオフ状態とされ、指定されたメロデイ音デー
タの読出が完了するまでデコーダ１１０の出力が
FF群１０２へ供給されることを阻止する。 ROM３２のROMプログラミング信号Ｍによつ
て音符長カウンタ６０が作動し、すなわち、FF
群１５４に音符長に対応した設定値が書込まれ、
この書込と同時に音符長信号Ｏが「Ｌ」となりア
ンドゲート群１５２を閉じて所定音符長の発音が
完了するまでデコーダ１５０の設定値をFF群１
５４へ供給することを阻止し、また前述したエン
ベロープ回路５８のエンベロープ作用を開始す
る。 時刻t₂において、音符長カウンタ６０のFF群
１５４が所定音符長カウントを完了すると、ノア
ゲート１５８の出力が「Ｈ」となり、この結果、
ワンシヨツト回路１６０によつて一定パルス幅を
有する音符カウントアツプ信号Ｎが出力される。
そして、この音符カウントアツプ信号Ｎにより
FF群１５４がリセツトされ、次の音符長信号の
入力を待機する。同時に音符カウントアツプ信号
Ｎはアドレスカウンタ３４を１個歩進し、ROM
３２のメロデイ音データ内の２番目の音符データ
が読出される。この時、前述したように、報時制
御回路４０はアドレスカウンタ３４の制御プログ
ラムホールド信号Ｚによつてホールドされている
ので、デコーダ１１０の内容は何らアドレスカウ
ンタ３４に影響を与えることはない。ROM３２
の２番目のROMプログラム信号Ｍは直ちに音符
長カウンタ６０のデコーダ１５０に読込まれ、こ
の変換情報はワンシヨツト回路１６０の出力が立
下りアンドゲート群１５２をゲートオンした瞬間
にFF群１５４に読込まれ、同時に音符長信号Ｏ
が立下る（t₃）。第１番目の音符長信号書込と同
時に、FF群１５４の設定による音符長信号Ｏの
立下りによりアンドゲート群１５２は再びホール
ドされ、再び所望長の音発生が音発生器４４によ
り行われる。もちろん、プログラマブル分周器４
８にはROM３２からのROMプログラム信号M₄か
らM₈によつて２番目の音符に対応する分周比設
定が行われ、この時選択された分周比で発振器４
６の基本音信号Ｐが分周され音符信号として音発
生処理が行われる。 以上のようにして、順次ROM３２のメロデイ
音データが読出されて音発生器４４により合成さ
れた電子音の発生作用が進められ、メロデイ音デ
ータが全て読出されると、ROM３２は時刻t₄に
おいて報時完了データを読出す。この報時完了デ
ータに基づくROMプログラム信号Ｍは報時制御
回路４０のROMメモリデコーダ１２２を作動さ
せ、そのQ₂出力から「Ｈ」なる報時完了信号Ｓ
を出力する。報時完了信号ＳはFF１２４をセツ
トしてメロデイ用リセツト信号Ｋを「Ｈ」とし、
この結果、アドレスカウンタ３４のFF１０６が
リセツトされる。従つて、アドレスカウンタ３４
のFF群１０２は全てリセツトされ、またFF１０
６のＱ出力Ｄも「Ｌ」となり、報時制御回路４０
のアンドゲート１４６の出力も「Ｌ」となり、ア
ンドゲート群１１２をゲートオフさせる。更に、
アドレスカウンタ３２のリセツト信号Ｊにより音
符長カウンタ６０もリセツトされることとなる。
時刻t₄において、ノアゲート１５８からは「Ｈ」
信号が瞬間的に出力され、これによつてワンシヨ
ツト回路１６０が作動しているので、FF群１５
４のリセツト状態は時刻t₅まで継続し、同時にノ
アゲート１６４の出力も時刻t₅まで「Ｈ」状態を
保つが、時刻t₅においてこれらの信号も「Ｌ」と
なり、２時15分の報時作用を完了することとな
る。なお時刻t₄におけるアドレスカウンタ３４の
リセツトによりROM３２からのROMプログラム
信号Ｍはリセツトされたデータとなり、報時制御
回路４０のROMメモリデコーダ１２２はその出
力Q₂を直ちに「Ｌ」に反転している。 報時完了信号Ｓはパワーセーブ回路３６をリセ
ツトし、次の報時時刻まで不必要な電力消費を防
止することができる。 以上のように、「15分」時には、報時制御回路
４０のROMメモリデコーダ１２２がROM３２の
報時完了データを読取り、全報時作用を停止する
ことができ、複雑な回路構成を用いることなく、
報時制御回路４０とROM３２とを協働させるこ
とによつて簡単な報時制御作用を得ることが可能
となる。また、時打音を必要としない「30分」、
「45分」時の動作についても同様にして行われ、
これらの報時状態では、単に報時トリガ回路２６
からの報時音指定信号F₁，F₂が変化するのみ
で、ROM３２から対応する別個のメロデイ音デ
ータが読出される。同様にメロデイ音の選択も、
選択スイツチ４２から出力されるメロデイ選択信
号F₃，F₄に従つてROM３２のメロデイ音データ
を選択すればよく、各回路の動作は前述した「15
分」時と全く同様である。 次に、第１０図に従つて正時の指示時刻例えば
３：00時の報時作用を説明する。本発明の報時装
置は、正時においてメロデイ音とこれに続く時打
音発生を行う。 第１０図のタイムチヤートにおいて、指示時刻
が３：00となる正時の指示時刻t₆では前述した第
９図と同様の作用が行われ、また正時検出接点６
８が閉じられて所定パルス幅の正時信号Ｅが出力
される。従つて、パワーセーブ回路３６が各回路
へ電力供給を開始することとなる。正時のメロデ
イ音発生も前記「15分」時と同様にROM３２の
データ指定により行われるが、この時指定される
ROM３２のデータは時打開始ジヤンプデータを
伴うメロデイ音データであることを特徴とする。
時打音発生に伴うメロデイ音発生は前記説明と同
様にして行われ、必要なメロデイ音発生が順次進
められる。時刻t₆において、報時制御回路４０の
アンドゲート１４２は「Ｈ」を出力するが、アン
ドゲート１３６の他方の入力が「Ｌ」であるた
め、ゲート１３６の出力は「Ｌ」を保つ。 ROM３２の正時に対応するメロデイ音データ
の読出が完了する時刻t₇において、ROM３２か
らは時打開始ジヤンプデータが読出される。そし
てこのROMプログラム信号Ｍが報時制御回路４
０のROMメモリデコーダ１２２に供給される
と、デコーダ１２２はそのQ₁出力を「Ｈ」とす
る。この結果、ワンシヨツト回路１２６からは所
定幅の「Ｈ」信号が出力されてFF群１１６がリ
セツトされる。ワンシヨツト回路１２６の出力は
インバータ１３０にて反転されており、ワンシヨ
ツト回路１２６により定まるパルス幅時間経過後
の時刻t₈にてインバータ１３０の出力が「Ｈ」と
なるので、アンドゲート１２８は時刻t₈にて
「Ｈ」となる。従つて、報時制御回路４０のアン
ドゲート群１２０へアンドゲート１２８からゲー
トオン信号が出力され、この時FF群１１６は全
てリセツトされているので、ノアゲート１３２か
ら各アンドゲート群１２０へもゲートオン信号が
供給されており、この結果、FF群１１６には
ROM３２の時打開始ジヤンプデータが書込設定
されることとなる。 そして、アンドゲート１２８の「Ｈ」出力は
FF１３４をセツトし、そのＱ出力に「Ｈ」の時
打開始信号Ｃを出力する。また、アンドゲート１
２８の「Ｈ」出力によりワンシヨツト回路１３８
が作動し、遅延回路１３９にて若干遅れた「Ｈ」
信号がアンドゲート１４１の一方の入力に印加さ
れる。更に、アンドゲート１２８の出力はFF１
３４をセツトするので、FF１３４のＱ出力がア
ンドゲート１４１の他方の入力に印加され、アン
ドゲート１４１が時刻t₈にてゲートオンし、時打
用リセツト信号Ｗが所定パルス幅「Ｈ」となる。
そして、この時打用リセツト信号Ｗはインバータ
１４０にて反転され、この結果、アンドゲート１
４２が「Ｌ」となる。従つて、報時制御回路４０
の両アンドゲート群１１２，１１８はゲートオフ
状態となり、制御プログラム信号Ｙは出力されな
い。 前記時打開始信号Ｃは時打カウンタ３８のアン
ドゲート群７８へゲートオン信号を出力し、FF
群８０には時打数検出器２８により定まる時打数
信号が書込設定され、この時刻t₈における時打数
の書込設定時、ノアゲート９４の出力が「Ｌ」と
なり、この設定値を継続的にホールドすることと
なる。時刻t₈からワンシヨツト回路１３８のパル
ス幅時間経過した時刻t₉において、時打用リセツ
ト信号Ｗは「Ｌ」となり、この結果、インバータ
１４０を介してアンドゲート１４２がゲートオン
状態となり、この結果、アンドゲート１３６がゲ
ートオンされる。そしてこの時、アドレスカウン
タ３４から報時制御回路へは「Ｈ」なる制御プロ
グラムホール信号Ｚが供給されているので、報時
制御回路４０のアンドゲート群１１８がゲートオ
ンされ、前記FF群１１６に書込まれた時打開始
ジヤンプデータがアンドゲート群１１８及びオア
ゲート群１１４を介してアドレスカウンタ３４の
FF群１０２に書込設定される。ROM３２はこの
アドレスカウンタ３４に書込まれた時打開始ジヤ
ンプデータによつて時打音データを読出し、この
結果、報時制御回路４０のROMメモリデコーダ
１２２には時刻t₇とは異なるROMプログラム信
号Ｍが供給されるために、デコーダ１２２のQ₁
出力は「Ｌ」となる。もちろん、アドレスカウン
タ３４のFF群１０２の設定により、制御プログ
ラムホールド信号Ｚは時刻t₉において「Ｌ」とな
つているので、アドレスカウンタ３４へ新たな書
込信号が供給されることはない。また、前記アド
レスリセツト信号Ｗの「Ｌ」反転によつてリセツ
ト信号Ｊも「Ｌ」となり、アドレスカウンタ３４
のリセツトを解除していることが理解される。 以上のようにして、ROM３２には時打用デー
タをROMプログラム信号Ｍとして音発生器４４
へ出力し、メロデイ音発生と同様に所定の時打音
発生が行われる。 第１時打音の発生が完了すると、この時刻t₁₀
において、ROM３２は時打用データに続く時打
サイクル用ジヤンプデータをROMプログラミン
グ信号Ｍとして出力し、このデータによりROM
メモリデコーダ１２２は再びそのQ₁出力に
「Ｈ」信号を発生させる。そして、ワンシヨツト
回路１２６から時打カウントアツプ信号Ｘが出力
され、この時刻t₁₀においては時刻t₇と異なり時打
開始信号Ｃが「Ｈ」であるので、アンドゲート９
６がゲートオンし、時打カウンタ３８のFF群８
０が１個歩進される。従つて、時刻t₇と同様の動
作が繰返され、ROM３２は再び時打用データを
読出し、時刻t₁₁において第２の時打音発生が開
始される。 以上のようにして、連続的な時打音が発生し、
その都度、時打カウンタ３８のFF群８０は歩進
を繰返し、時打回数が時打数検出器２８の設定数
と等しくなるまでこの動作が行われる。 時刻t₁₂において第３時打音が発生して、時打
カウンタ３８のFF群８０が時打カウントアツプ
信号Ｘによつて全てセツトされた状態となると、
FF群８０からは時打完了信号ＡすなわちA₁〜A₄
が全て「Ｈ」となる信号が報時制御回路４０に出
力され、ノアゲート１４８から「Ｈ」信号が出力
される。この結果、FF１３４はリセツトされ時
打開始信号Ｃが「Ｌ」となるとともにアンドゲー
ト１３６もゲートオフする。 ノアゲート１４８の「Ｈ」信号とアンドゲート
１２８の出力によりアンドゲート１４７は時刻
t₁₃にてゲートオンし、ワンシヨツト回路１４９
からは所定パルス幅の時打完了アドレス信号Ｂが
出力される。この時打完了アドレス信号Ｂはアド
レスカウンタ３４のオアゲート１０７を介して
FF群１０２を歩進させ、ROM３２からは時打完
了データが読出される。この結果、報時制御回路
４０のROMメモリデコーダ１２２のQ₂出力には
「Ｈ」なる報時完了信号Ｓが出力され、これによ
つてFF１２４をセツトする。従つて、アドレス
カウンタ３４のFF１０６がリセツトされ、リセ
ツト信号Ｊが「Ｈ」になるとともにFF群１０２
がリセツトされる。リセツト信号ＪはFF１２４
及び音符長カウンタ６０をリセツトし、またアド
レスカウンタ３４のリセツトによつてROMメモ
リデコーダ１２２のQ₂出力も「Ｌ」となる。 そして、前記デコーダ１２２のQ₂出力はパワ
ーセーブ回路３６のFF８６をリセツトし、アナ
ログスイツチ群８２をオフ作動して電力供給を断
つ。 以上のようにして、正時のメロデイ音及び時打
音の発生が行われる。 以上説明したように、本発明によれば、報時音
選択回路３０に設けられているROM３２のデー
タと報時制御回路４０の制御作用とを組合せるこ
とによつて、複雑かつ多機能な報時作用を簡単な
回路構成にて行うことが可能となり、必要な報時
作用を任意に選択された組合せ、例えばメロデイ
音の選択、時打音の取捨を行うことが可能とな
り、各種時計に広範囲に利用することができる。 なお、実施例においては、時打音の発生は正時
においてのみ行われているが、他の所望時刻例え
ば「30分」時において１回の時打音発生を行うこ
とも可能であり、この場合にはROMの30分メロ
デイ音データの後に時打開始ジヤンプデータを付
加し、更に時打カウンタ３８に１回の時打音信号
を時打数検出器から供給すればよい。 実施例においては、ROMに３種類の異なる種
類のメロデイ音が記憶されているが、このメロデ
イ音記憶数は任意に設定することができる。

【図面の簡単な説明】

第１図は本発明に係る報時装置の好適な実施例
を示す全体ブロツク図、第２図は第１図における
正時検出信号、時打数検出器、パワーセーブ回路
及び時打カウンタを示す回路図、第３図は第１図
における報時トリガ回路及び選択スイツチを示す
回路図、第４図は第１図における報時音選択回路
を示す回路図、第５図は第４図のROMの記憶内
容を示す説明図、第６図は第１図における報時制
御回路の回路図、第７図は第１図の音符長カウン
タを示す回路図、第８図は第１図の音発生器の一
部を示す回路図、第９図は第１図の実施例におけ
る「15分」報時作用を示すタイミングチヤート
図、第１０図は第１図における正時の報時作用を
示すタイミングチヤート図である。 １２…時計輪列、２０…分針車、２２…時針
車、２４…正時信号検出器、２６…報時トリガ回
路、２８…時打数検出器、３０…報時音選択回
路、３２…ROM、３４…アドレスカウンタ、３
６…パワーセーブ回路、３８…時打カウンタ、４
０…報時制御回路、４２…選択スイツチ、４４…
音発生器、４６…発振器、４８…プログラマブル
分周器、５６…分周器、６０…音符長カウンタ、
６２…報時休止回路、６８…正時検出接点、Ｅ…
正時信号、Ｇ…報時トリガ信号、F₁，F₂…報時
音指定信号、F₃，F₄…メロデイ選択信号、Ｐ…
基本音信号。

Claims (1)

1. 【特許請求の範囲】 １ 時計輪列に設けられた正時検出接点を有し時
   計の正時の指示時刻にて電気的な正時信号を検出
   する正時信号検出器と、正時信号検出器の正時信
   号に基づいて所望の報時時刻に報時トリガ信号及
   び報時音指定信号を出力する報時トリガ回路と、
   時計輪列に設けられた摺動接点を有し時計の指示
   時刻に対応した時打数を電気的に検出する時打数
   検出器と、報時完了データを伴なうメロデイ音デ
   ータと時打開始ジヤンプデータを伴なうメロデイ
   音データと時打サイクルジヤンプデータを伴なう
   時打音データとが記憶されているROMと報時時
   刻に対応したメロデイ音データ及び時打音データ
   をROMから読出すアドレスカウンタとを有する
   報時音選択回路と、時打数検出器の時打数信号に
   基づいて時打数が設定され該設定値が時打報時毎
   に減算され所望数の時打完了とともに時打完了信
   号を出力する時打カウンタと、報時トリガ回路の
   報時音指定信号に従つて報時音選択回路に所望の
   メロデイ音データ読出信号を出力するとともに
   ROMの報時完了データにより報時作用を完了さ
   せまたROMの時打開始ジヤンプデータ及び時打
   サイクルジヤンプデータにより時打音データ読出
   信号を報時音選択回路に出力し更に時打カウンタ
   の時打完了信号にて報時作用を完了させる報時制
   御回路と、報時音選択回路の選択信号に従つて所
   望の報時音を発生する音発生器と、を含む時計の
   報時装置。 ２ 特許請求の範囲１記載の装置において、報時
   動作時のみ各回路に作動電力を供給するパワーセ
   ーブ回路が設けられていることを特徴とする時計
   の報時装置。 ３ 特許請求の範囲１，２のいずれかに記載の装
   置において、ROMには複数の異なる種類のメロ
   デイに対応する複数のメロデイ音データが記憶さ
   れていることを特徴とする時計の報時装置。 ４ 特許請求の範囲３記載の装置において、複数
   種のメロデイ音データは使用者によつて操作され
   る選択スイツチにて任意に選択されることを特徴
   とする時計の報時装置。 ５ 特許請求の範囲１，２，３，４のいずれかに
   記載の装置において、音発生器は基本音信号を出
   力する発振器と基本音信号をROMのROMプログ
   ラム信号により設定された分周比で分周するプロ
   グラマブル分周器と発生音の長さをROMのROM
   プログラム信号によつて設定する音符長カウンタ
   とを含むことを特徴とする時計の報時装置。 ６ 特許請求の範囲５記載の装置において、プロ
   グラマブル分周器の最下位ビツトには基本音信号
   を分周する分周器からのビブラート用低周波信号
   が供給され発生音にビブラート効果が与えられて
   いることを特徴とする時計の報時装置。 ７ 特許請求の範囲１，２，３，４，５，６にい
   ずれかに記載の装置において、音発生器には任意
   に設定された期間中報時作用を休止するための報
   時休止回路が設けられていることを特徴とする時
   計の報時装置。