JPH0346381Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、圧力等の測定に使用されるブリツジ
回路に対し、励振用の電圧を印加する励振回路に
関するものである。

〔従来の技術〕

第２図は従来例の回路図であり、圧力センサの
ダイヤフラム等と連結されたストレインゲージ等
の物理量測定素子を含む抵抗素子r₁〜r₄によりブ
リツジ回路が構成され、これの互に対称な第１お
よび第２の給電点F₁，F₂には、各々電界効果形
トランジスタ（以下、FET）Q₁，Q₂を介し、電
源の一極V₁が印加されると共に、各給電点F₁，
F₂には、FETQ₃，Q₄およびトランジスタQ₅、抵
抗器R₁〜R₃からなる定電流回路を介し、電源の
他極として共通回路が接続されており、トランジ
スタQ₅のベースには抵抗器R₂，R₃の回路を経て
電源V₂が印加され、トランジスタQ₅は常時オン
状態となつているのに対し、FETQ₁，Q₄とQ₂，
Q₃とのゲートには互に逆相の駆動パルスφ₁，φ₂
が印加され、これらが交互にオン，オフを反復す
るものとなつている。

このため、FETQ₁，Q₄がオンの間は、給電点
F₁からF₂へ電流が通じ、FETQ₂，Q₃がオンの間
は、給電点F₂からF₁へ電流が通ずると共に、各
電流は一定値の定電流となり、抵抗素子r₁〜r₄の
抵抗値が不平衡状態となれば、出力端子t₁，t₂間
に交互に極性の反転する出力電圧が生じ、これが
圧力センサのダイヤフラムへ印加される圧力に応
ずるものとなる。

したがつて、この出力電圧を条件に応じて処理
すれば、圧力の測定を行うことができる。

〔考案が解決しようとする問題点〕

しかし、第２図においては、定電流回路が高イ
ンピーダンスを呈するものとなつており、トラン
ジスタQ₅のコレクタが高インピーダンスとなつ
ているところ、これと接続されたFETQ₃，Q₄が
オン，オフを行なう際、駆動パルスφ₁，φ₂の前
縁に含まれる高調波成分がFETQ₃，Q₄のゲー
ト・ドレイン間容量を介してブリツジ回路へ印加
される。すなわち、一般に、FETのゲート・ド
レイン間の容量は、バイポーラトランジスタに比
べて大きいため、ゲート信号がドレイン側へ漏れ
易い。また、この現象は、ゲート・ドレイン間の
電位差が大きくなる程著しくなり、この場合ドレ
インからスパイク状の出力電圧が発生する。この
出力電圧波形は第３図に示すとおり、交番電圧の
前縁にスパイク状の雑音として混入し、これが測
定上の誤差となる問題を生じている。

〔問題点を解決するための手段〕

前述の問題を解決するため、本考案はつぎの手
段により構成するものとなつている。

すなわち、上述のブリツジ回路における互に対
称な給電点の各々に対し、交互にオン，オフを反
復して電源の一極を印加する第１および第２のス
イツチング素子と、各給電点と電源の他極との間
にそれぞれ挿入され第１および第２のスイツチン
グ素子と逆相のタイミング関係によりオン，オフ
を反復する第１および第２の定電流回路とを備え
たものである。

〔作用〕

したがつて、第１のスイツチング素子および第
２の定電流回路と、第２のスイツチング素子およ
び第１の定電流回路とが交互にオン，オフを反復
し、従来と同様にブリツジ回路の励振が行なわれ
ると共に、定電流回路自体がオン，オフを行なう
ため、従来のFETQ₃，Q₄が省略される。スパイ
ク状の出力電圧を発生するこれらのFETQ₃，Q₄
が省略された結果、駆動パルスの高調波成分がプ
リツジ回路へ印加されないものとなる。

〔実施例〕

以下、実施例を示す図によつて本考案の詳細を
説明する。

第１図は回路図であり、２図と同様、ブリツジ
回路の給電点F₁，F₂には、第１および第２のス
イツチング素子としてFETQ₁，Q₂が各個に接続
され、これらが駆動パルスφ₁，φ₂に応じて交互
にオン，オフを行ない、電源の一極V₁を印加す
る一方、給電点F₁，F₂と共通回路との間には、
トランジスタQ₁₁および抵抗器R₁₁〜R₁₃からなる
第１の定電流回路と、トランジスタQ₁₂および抵
抗器R₁₄〜R₁₆からなる第２の定電流回路とが各
個に挿入されており、各々のベースバイアスとし
て駆動パルスφ₂と同相の駆動パルスφ₂a、および
駆動パルスφ₁と同相の駆動パルスφ₁aが与えら
れ、これに応じてトランジスタQ₁₁，Q₁₂がオン，
オフを行なうものとなつている。

このため、給電点F₁へ接続された定電流回路
は、FETQ₁と反対の関係により、かつ、FETQ₂
と同期してオン，オフを反復すると共に、給電点
F₂へ接続された定電流回路は、FETQ₂と反対の
関係により、かつ、FETQ₁と同期してオン，オ
フを反復し、これに応じて給電点F₂からF₁へ、
また、給電点F₁からF₂へ定電流が通じ、第２図
と同様にブリツジ回路が励振される。

したがつて、ブリツジ回路の抵抗素子が呈する
抵抗値に応じ、出力端子t₁，t₂から第２図の場合
と同様に交番状の出力電圧が得られると共に、第
２図のFETQ₃，Q₄が省略され、出力電圧には第
３図のスパイク状雑音が混入せず、測定上の誤差
を生じないものとなる。すなわち、従来、ブリツ
ジ回路を励振するためのスイツチング素子とし
て、FETQ₃，Q₄を用いていたが、このFETQ₃，
Q₄のゲート・トレイン間の容量が、バイポーラ
トランジスタに比べて大きいことから、ゲート信
号がドレイン側へ漏れ易くなり、この結果、ドレ
イン側からスパイク状雑音が出力される。このス
パイク状雑音を除去するために本来は、この
FETQ₃，Q₄に代えてバイポーラトランジスタを
用いるべきところであるが、バイポーラトランジ
スタを用いるとベース電流の誤差が発生するた
め、第１および第２の定電流回路を用いてスパイ
ク状の雑音の混入を阻止し、測定上の誤差を生じ
させないようにしたものである。

なお、FETQ₁，Q₂側は、電源の一極V₁が一般
に低インピーダンスであり、雑音の混入には関与
しない。

たゞし、抵抗素子r₁〜r₄は、ストレインゲージ
のみならず、サーミスタと抵抗器との組み合せ
等、物理量に応じてインピーダンスの変化する素
子を含めばよく、温度、湿度等、各種の物理量を
測定するブリツジ回路へ適用することができる。

また、FETQ₁，Q₂の代りに一般のトランジス
タ等、各種のスイツチング素子を用いてもよく、
各定電流回路の構成も条件に応じた選定が任意で
あり、駆動パルスφ₁，φ₂，φ₁a，φ₂aの電圧およ
び極性は、これらの状況にしたがつて定めればよ
い等、種々の変形が自在である。

〔考案の効果〕

以上の説明により明らかなとおり本考案によれ
ば、ブリツジ回路に対する駆動パルスの高調波成
分印加がなく、ブリツジ回路の出力電圧中へ雑音
が混入せず、測定上の誤差発生が排除され、各種
物理量測定用のブリツジ回路に対する励振上、多
大な効果が得られる。

【図面の簡単な説明】

第１図は本考案の実施例を示す回路図、第２図
は従来例の回路図、第３図は第２図における出力
電圧の波形を示す図である。 Q₁，Q₂……FET（電界効果形トランジスタ）、
r₁〜r₄……抵抗素子、F₁，F₂……給電点、Q₁₁，
Q₁₂……トランジスタ、R₁₁〜R₁₆……抵抗器、
φ₁，φ₂，φ₁a，φ₂a……駆動パルス、V₁……電源
の一極。

Claims (1)

【実用新案登録請求の範囲】
1. 物理量測定用の素子を含むブリツジ回路の互い
   に対称な給電点の各々に対し交互にオン，オフを
   反復して電源の一極を印加する第１および第２の
   スイツチング素子と、前記各給電点と前記電源の
   他極との間にそれぞれ挿入され前記第１および第
   ２のスイツチング素子と逆相のタイミング関係に
   よりオン，オフを反復する第１および第２の定電
   流回路とを備えたことを特徴とするブリツジ回路
   用励振回路。