JPH0346005A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0346005A JPH0346005A JP1181953A JP18195389A JPH0346005A JP H0346005 A JPH0346005 A JP H0346005A JP 1181953 A JP1181953 A JP 1181953A JP 18195389 A JP18195389 A JP 18195389A JP H0346005 A JPH0346005 A JP H0346005A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- unit
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000004886 process control Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、プログラマブルコントローラに関するもの
で、特に、プロセス入出力動作のＯＮ／ＯＦＦ状態を表
示する表示器を有する入出力ユニットに関するものであ
る。
で、特に、プロセス入出力動作のＯＮ／ＯＦＦ状態を表
示する表示器を有する入出力ユニットに関するものであ
る。
（従来の技術）
第５図は従来のプログラマブルコントローラ（以下ＰＣ
と略す）の外観図であり、図において、（１）は電源ユ
ニット、（２）はＣＰＵ ：Ｌ ニー ット、（３）。
と略す）の外観図であり、図において、（１）は電源ユ
ニット、（２）はＣＰＵ ：Ｌ ニー ット、（３）。
（４） 、 （５）は入出力ユニット、（６）はこれら
の各ユニットを装着固定するベースユニットであり、こ
のベースユニット（６）を介して各ユニットは情報のや
り取りを行なう、 （７） ； （８） 、 （９）は
プロセス入出力のＯＮ／ＯＦＦの状態を示す表示器であ
る。
の各ユニットを装着固定するベースユニットであり、こ
のベースユニット（６）を介して各ユニットは情報のや
り取りを行なう、 （７） ； （８） 、 （９）は
プロセス入出力のＯＮ／ＯＦＦの状態を示す表示器であ
る。
次に動作について説明する。上記ＰＣは、その目的とす
る制御機能を実現するに当り、プロセス制御対象の情報
を入出力ユニット（３）〜（５）を通して内部に取り込
み、プログラムで規定された制御アルゴリズムをＣＰＵ
ユニット（２）で実行する。その後、処理結果を入出力
ユニット（３）〜（５）を通してプロセスへ出力する。
る制御機能を実現するに当り、プロセス制御対象の情報
を入出力ユニット（３）〜（５）を通して内部に取り込
み、プログラムで規定された制御アルゴリズムをＣＰＵ
ユニット（２）で実行する。その後、処理結果を入出力
ユニット（３）〜（５）を通してプロセスへ出力する。
プロセス信号は各種入出力ユニット（３）〜（５）によ
りプロセスレベルから論理レベルに変換されると共に、
ＣＰＵユニット（２）が認識できる番号（プロセス入出
力番地）が付けられＣＰＵユニット（２）により処理が
行なわれる０以上の一連の手順は、入力、処理、出力の
順に実行される。
りプロセスレベルから論理レベルに変換されると共に、
ＣＰＵユニット（２）が認識できる番号（プロセス入出
力番地）が付けられＣＰＵユニット（２）により処理が
行なわれる０以上の一連の手順は、入力、処理、出力の
順に実行される。
ここで、プロセス入出力番地はＣＰＵユニット（２）
によって計算される。その手順は、まずＣＰＵユニット
（２）が入出力ユニット（３）〜（５）から入出力点数
を読み出し、ＣＰＵユニット（２）の隣りの入出力ユニ
ット（３）から順番にＯ番地から入出力点数ずつ番地を
割り当てていく。これを第６図の内部回路構成図で説明
する。まず、ＣＰＵユニット（２）は一番目のユニット
である人出カニニット（３）を選択するためのアドレス
信号を出す。ベースユニット（６）がそのアドレスをデ
コーダ（６ａ）によりデコーダしユニット選択信号を作
り、入出力ユニット（３）に与える０次に、ＣＰＵユニ
ット（２）はＩＯＮ信号（入出力点数読み取り信号）と
Ｒ／Ｗ信号（読み出し信号）を出す。すると、選択され
た人出カニニット（３）の入出力点数情報がバッファ（
３ａ）を通してデータバスに乗ってくるので、それをＣ
ＰＵユニット（２）が読み取る。これをすべての入出力
ユニットに対して行ない、この情報を基に各入出力ユニ
ットに番地を割り当てていく。
によって計算される。その手順は、まずＣＰＵユニット
（２）が入出力ユニット（３）〜（５）から入出力点数
を読み出し、ＣＰＵユニット（２）の隣りの入出力ユニ
ット（３）から順番にＯ番地から入出力点数ずつ番地を
割り当てていく。これを第６図の内部回路構成図で説明
する。まず、ＣＰＵユニット（２）は一番目のユニット
である人出カニニット（３）を選択するためのアドレス
信号を出す。ベースユニット（６）がそのアドレスをデ
コーダ（６ａ）によりデコーダしユニット選択信号を作
り、入出力ユニット（３）に与える０次に、ＣＰＵユニ
ット（２）はＩＯＮ信号（入出力点数読み取り信号）と
Ｒ／Ｗ信号（読み出し信号）を出す。すると、選択され
た人出カニニット（３）の入出力点数情報がバッファ（
３ａ）を通してデータバスに乗ってくるので、それをＣ
ＰＵユニット（２）が読み取る。これをすべての入出力
ユニットに対して行ない、この情報を基に各入出力ユニ
ットに番地を割り当てていく。
入出力ユニット（３）の入出力点数が３２点、入出力ユ
ニット（４）が６４点、人出カニニット（５）が１６点
の時には、例えば第７図に示すように入出力ユニット（
３）には０−ＩＦ （１８進数）番地が、同様に、入出
力ユニット（４）には２Ｏ−５Ｆ （１６進数）が、
入出力ユニット（５）には６Ｏ−７Ｆ （１６進数）
が割り当てられ、例えば、入出力ユニット（３）の前面
の表示器（２）にはプロセス入出力のＯＮ１０ Ｆ Ｆ
の状態が第７図の様に表示される。
ニット（４）が６４点、人出カニニット（５）が１６点
の時には、例えば第７図に示すように入出力ユニット（
３）には０−ＩＦ （１８進数）番地が、同様に、入出
力ユニット（４）には２Ｏ−５Ｆ （１６進数）が、
入出力ユニット（５）には６Ｏ−７Ｆ （１６進数）
が割り当てられ、例えば、入出力ユニット（３）の前面
の表示器（２）にはプロセス入出力のＯＮ１０ Ｆ Ｆ
の状態が第７図の様に表示される。
従来のプログラマブルコントローラは以上のように構成
されているので、プログラミングや保守の時には、人出
カニニットに接続されたプロセスの入出力番地を知る必
要があるが、ＣＰＵユニットが入出力番地を求める方法
で人間が計算して番地を求める必要があり、この時誤り
を生じ易いという問題があった。
されているので、プログラミングや保守の時には、人出
カニニットに接続されたプロセスの入出力番地を知る必
要があるが、ＣＰＵユニットが入出力番地を求める方法
で人間が計算して番地を求める必要があり、この時誤り
を生じ易いという問題があった。
この発明は、上記の問題点を解消するためになされたも
ので、入出力ユニットに接続されたプロセスの入出力番
地を誤りなく求められるプログラマブルコントローラを
得ることを目的とする。
ので、入出力ユニットに接続されたプロセスの入出力番
地を誤りなく求められるプログラマブルコントローラを
得ることを目的とする。
（ｔ１題を解決するための手段）
この発明に係るプログラマブルコントローラは、ベース
ユニットを介してＣＰＵユニットと複数の入出力ユニッ
トとの間でプロセス制御対象の情報を授受すると共に、
上記各入出力ユニットにプロセス入出力動作のＯＮ／Ｏ
ＦＦ状態を表示する表示器を設けたプログラマブルコン
トローラにおいて、上記表示器を複数の表示素子の組合
わせで構成すると共に、各入出力ユニットに、上記ＣＰ
Ｕユニットから送出されるアドレスデータをドツトマト
リクスの文字のビットデータに変換するデータ変換手段
と、ドツトマトリクスによるアドレスの文字表示モード
とプロセス入出力動作のビットデータ表示モードとを切
り替える切換手段とを備え、上記表示器をプロセス入出
力番地の表示用に兼用したものである。
ユニットを介してＣＰＵユニットと複数の入出力ユニッ
トとの間でプロセス制御対象の情報を授受すると共に、
上記各入出力ユニットにプロセス入出力動作のＯＮ／Ｏ
ＦＦ状態を表示する表示器を設けたプログラマブルコン
トローラにおいて、上記表示器を複数の表示素子の組合
わせで構成すると共に、各入出力ユニットに、上記ＣＰ
Ｕユニットから送出されるアドレスデータをドツトマト
リクスの文字のビットデータに変換するデータ変換手段
と、ドツトマトリクスによるアドレスの文字表示モード
とプロセス入出力動作のビットデータ表示モードとを切
り替える切換手段とを備え、上記表示器をプロセス入出
力番地の表示用に兼用したものである。
（作用）
この発明においては、人出カニニット前面にある人出力
信号のＯＮ／ＯＦＦ状態を表示する表示器が、スイッチ
などの切換手段によって、入出力ユニットに割り当てら
れた番地を表示する。従って、入出力毎に、割り当てら
れた入出力番地が表示されるので、入出力ユニットに接
続されたプロセスの入出力番地を求める時の誤りを減少
させる。
信号のＯＮ／ＯＦＦ状態を表示する表示器が、スイッチ
などの切換手段によって、入出力ユニットに割り当てら
れた番地を表示する。従って、入出力毎に、割り当てら
れた入出力番地が表示されるので、入出力ユニットに接
続されたプロセスの入出力番地を求める時の誤りを減少
させる。
（実施例）
第１図はこの発明の一実施例を示す外観図であり、（１
）〜（４）は上記従来装置と同一のものである。（７）
〜（８）は入出力ユニット（３）〜（５）の前面に取り
付けられた表示器で、複数の表示素子の組合わせ（４×
５のマトリマス構造のものが一対）でなる。また、上記
各入出力ユニット（３）〜（５）には、第２図に示すよ
うに、上記ＣＰＵユニット（２）から送出されるアドレ
スデータをドツトマトリクスの文字のビットデータに変
換するデータ変換手段としてのフリップフロップ（３ｂ
）と、ドツトマトリクスによるアドレスの文字表示モー
ドとプロセス入出力動作のビットデータ表示モードとを
切り替える切換手段としてのスイッチ（３ｃ）及び切換
回路（３ｄ）を備え、上記表示器（７）をプロセス入出
力番地の表示用に兼用するようになされている。
）〜（４）は上記従来装置と同一のものである。（７）
〜（８）は入出力ユニット（３）〜（５）の前面に取り
付けられた表示器で、複数の表示素子の組合わせ（４×
５のマトリマス構造のものが一対）でなる。また、上記
各入出力ユニット（３）〜（５）には、第２図に示すよ
うに、上記ＣＰＵユニット（２）から送出されるアドレ
スデータをドツトマトリクスの文字のビットデータに変
換するデータ変換手段としてのフリップフロップ（３ｂ
）と、ドツトマトリクスによるアドレスの文字表示モー
ドとプロセス入出力動作のビットデータ表示モードとを
切り替える切換手段としてのスイッチ（３ｃ）及び切換
回路（３ｄ）を備え、上記表示器（７）をプロセス入出
力番地の表示用に兼用するようになされている。
次に、第１図及び第２図構成に係るＰＣの動作について
説明する。上記のＰＣは、その目的とする制御機能を実
現するために当り、プロセス制御対象の情報を入出力ユ
ニット（３）〜（５） を通して内部に取り込み、プロ
グ、ラムで規定された制御アルゴリズムをＣＰＵユニッ
ト（２）で実行する。その後、処理結果を入出力ユニッ
ト（３）〜（５）を通してプロセスへ出力する。プロセ
ス信号は各種入出カプロセスによりプロセスレベルから
論理レベルに変換されると共に、ＣＰＵユニット（２）
が認識できる番号（プロセス入出力番地）が付けられＣ
ＰＵユニット（２）により処理が行なわれる。
説明する。上記のＰＣは、その目的とする制御機能を実
現するために当り、プロセス制御対象の情報を入出力ユ
ニット（３）〜（５） を通して内部に取り込み、プロ
グ、ラムで規定された制御アルゴリズムをＣＰＵユニッ
ト（２）で実行する。その後、処理結果を入出力ユニッ
ト（３）〜（５）を通してプロセスへ出力する。プロセ
ス信号は各種入出カプロセスによりプロセスレベルから
論理レベルに変換されると共に、ＣＰＵユニット（２）
が認識できる番号（プロセス入出力番地）が付けられＣ
ＰＵユニット（２）により処理が行なわれる。
以上の一連の手順は、入力、処理、出力の順に実行され
る。プロセス入出力番地はＣＰＵユニット（２） によ
って計算される。その手順は、まず、入出力ユニット（
３）〜（５）から入出力点数を読み出し、ＣＰＵユニッ
ト（２）の隣りの入出力ユニット（３）から順番にＯ番
地から入出力点数ずつ番地を割り当てていき、その番地
を人出カニニット（３）に送る。
る。プロセス入出力番地はＣＰＵユニット（２） によ
って計算される。その手順は、まず、入出力ユニット（
３）〜（５）から入出力点数を読み出し、ＣＰＵユニッ
ト（２）の隣りの入出力ユニット（３）から順番にＯ番
地から入出力点数ずつ番地を割り当てていき、その番地
を人出カニニット（３）に送る。
これを第２図の内部回路構成図で説明する。まず、 Ｃ
ＰＵユニット（２）は一番目のユニットである入出力ユ
ニット（３）を選択するためのアドレス信号を出す、す
るとベースユニット（６）がそのアドレスをデコーダ（
６ａ）によりデコーダしユニット選択信号を作り、入出
力ユニット（３）に与える０次に、ＣＰＵユニット（２
）はＩＯＮ信号（入出力点数読み取り信号）を出しＲ／
１１信号（読み出し書き込み信号）を読み出し状態にす
る。すると、選択された入出力ユニット（３）の入出力
点数情報がバッファ（３ａ）を通してデータバスに乗っ
てくるので、これをＣＰＵユニット（２）が読み取る。
ＰＵユニット（２）は一番目のユニットである入出力ユ
ニット（３）を選択するためのアドレス信号を出す、す
るとベースユニット（６）がそのアドレスをデコーダ（
６ａ）によりデコーダしユニット選択信号を作り、入出
力ユニット（３）に与える０次に、ＣＰＵユニット（２
）はＩＯＮ信号（入出力点数読み取り信号）を出しＲ／
１１信号（読み出し書き込み信号）を読み出し状態にす
る。すると、選択された入出力ユニット（３）の入出力
点数情報がバッファ（３ａ）を通してデータバスに乗っ
てくるので、これをＣＰＵユニット（２）が読み取る。
これをすべての入出力ユニット（３）〜（５）に対して
行ない、この情報を基に入出力ユニット（３）に番地を
割り当てていく。その後、ＣＰＵユニット（２）は割り
当てた番地を示す数字のキャラクタを４×５のマトリク
スに変換しそれをデータバスに乗せる。モしてＲ／Ｗ信
号を書き込み状態にし、ＩＯＮ信号（入出力点数読み出
し信号〉を出す、すると、入出力ユニット（３）内のフ
リップフロップ（３ｂ）にデータバスの内容が書き込ま
れる。このため、通常は、入出力信号のＯＮ１０ Ｆ
Ｆ状態を示す表示器（７）が、スイッチ（３ｃ）又はＣ
ＰＵユニット（２）からの信号によって切り換えること
によって、４×５のドツトマトリクスで人出カニニット
（３）に割り当てられた先頭番地を表示させることがで
きる。
行ない、この情報を基に入出力ユニット（３）に番地を
割り当てていく。その後、ＣＰＵユニット（２）は割り
当てた番地を示す数字のキャラクタを４×５のマトリク
スに変換しそれをデータバスに乗せる。モしてＲ／Ｗ信
号を書き込み状態にし、ＩＯＮ信号（入出力点数読み出
し信号〉を出す、すると、入出力ユニット（３）内のフ
リップフロップ（３ｂ）にデータバスの内容が書き込ま
れる。このため、通常は、入出力信号のＯＮ１０ Ｆ
Ｆ状態を示す表示器（７）が、スイッチ（３ｃ）又はＣ
ＰＵユニット（２）からの信号によって切り換えること
によって、４×５のドツトマトリクスで人出カニニット
（３）に割り当てられた先頭番地を表示させることがで
きる。
第３図は入出力ユニット（３）の表示器（７）に表示さ
れるプロセス入出力動作のＯＮ／ＯＦＦ状態の表示例で
あり、また、第４図はその表示器（７）Ｃよる１６進数
の表示例を示す０例として、第１図において、入出力ユ
ニット（３）の入出力点数が３２点、入出力ユニット（
４）が６４点、入出力ユニット（５）が１６点の時には
、入出力ユニット（３）にはＧｏ（１６進数）が、入出
力ユニット（４）には２Ｇ （１６進数）が、入出力ユ
ニット（５） には６０ （１６進数）が表示される。
れるプロセス入出力動作のＯＮ／ＯＦＦ状態の表示例で
あり、また、第４図はその表示器（７）Ｃよる１６進数
の表示例を示す０例として、第１図において、入出力ユ
ニット（３）の入出力点数が３２点、入出力ユニット（
４）が６４点、入出力ユニット（５）が１６点の時には
、入出力ユニット（３）にはＧｏ（１６進数）が、入出
力ユニット（４）には２Ｇ （１６進数）が、入出力ユ
ニット（５） には６０ （１６進数）が表示される。
（発明の効果）
以上のように、この発明によれば、ＰＣの入出力ユニッ
トの前面にある入出力信号のＯＮ／ＯＦＦ状態を示す表
示器に、プロセスの入出力番地を表示させるように構成
したので、プログラミングや保守の時の誤りを減少させ
る効果がある。
トの前面にある入出力信号のＯＮ／ＯＦＦ状態を示す表
示器に、プロセスの入出力番地を表示させるように構成
したので、プログラミングや保守の時の誤りを減少させ
る効果がある。
第１図はこの発明の一実施例の構成を示す外観図、第２
図は各ユニットの内部構成図、第３図と第４図は表示器
の表示例の説明図、第５図以下は従来例を示し、第５図
は従来のｐｃを示す外観図、第６図は各ユニットの内部
構成図、第７図は表示器の表示例の説明図である。 図において、（２）はＣＰＵ ｚ ＝ 、ト、（３）〜
（５）は入出力ユニット、（３ａ）はバッファ、（３ｂ
）はフリップフロップ、（３ｃ）はスイッチ、（３ｄ）
は切換回路、（６）はベースユニット、（７）〜（８）
は表示器である。 なお、 図中、 同一符号は同一、 又は相当部分を 示す。
図は各ユニットの内部構成図、第３図と第４図は表示器
の表示例の説明図、第５図以下は従来例を示し、第５図
は従来のｐｃを示す外観図、第６図は各ユニットの内部
構成図、第７図は表示器の表示例の説明図である。 図において、（２）はＣＰＵ ｚ ＝ 、ト、（３）〜
（５）は入出力ユニット、（３ａ）はバッファ、（３ｂ
）はフリップフロップ、（３ｃ）はスイッチ、（３ｄ）
は切換回路、（６）はベースユニット、（７）〜（８）
は表示器である。 なお、 図中、 同一符号は同一、 又は相当部分を 示す。
Claims (1)
- ベースユニットを介してＣＰＵユニットと複数の入出力
ユニットとの間でプロセス制御対象の情報を授受すると
共に、上記各入出力ユニットにプロセス入出力動作のＯ
Ｎ／ＯＦＦ状態を表示する表示器を設けたプログラマブ
ルコントローラにおいて、上記表示器を複数の表示素子
の組合わせで構成すると共に、各入出力ユニットに、上
記ＣＰＵユニットから送出されるアドレスデータをドッ
トマトリクスの文字のビットデータに変換するデータ変
換手段と、ドットマトリクスによるアドレスの文字表示
モードとプロセス入出力動作のビットデータ表示モード
とを切り替える切換手段とを備え、上記表示器をプロセ
ス入出力番地の表示用に兼用したことを特徴とするプロ
グラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181953A JPH0346005A (ja) | 1989-07-14 | 1989-07-14 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181953A JPH0346005A (ja) | 1989-07-14 | 1989-07-14 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346005A true JPH0346005A (ja) | 1991-02-27 |
Family
ID=16109760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181953A Pending JPH0346005A (ja) | 1989-07-14 | 1989-07-14 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10333715A (ja) * | 1997-05-30 | 1998-12-18 | Meidensha Corp | プログラマブルコントローラ |
| US7830137B2 (en) | 2006-07-28 | 2010-11-09 | Smc Kabushiki Kaisha | Position detecting sensor |
-
1989
- 1989-07-14 JP JP1181953A patent/JPH0346005A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10333715A (ja) * | 1997-05-30 | 1998-12-18 | Meidensha Corp | プログラマブルコントローラ |
| US7830137B2 (en) | 2006-07-28 | 2010-11-09 | Smc Kabushiki Kaisha | Position detecting sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346005A (ja) | プログラマブルコントローラ | |
| JPS6155676B2 (ja) | ||
| JP3307568B2 (ja) | プログラム式表示装置 | |
| JPH01244502A (ja) | Ｐｃのプログラム表示方式 | |
| JPH046964B2 (ja) | ||
| JPS6165334A (ja) | スタ−トアドレスの指定方式 | |
| JPS6213690B2 (ja) | ||
| JPH04338803A (ja) | プログラマブルコントローラの入出力ユニット | |
| JPS6182248A (ja) | メモリ内容のモニタ方法 | |
| JPH02188787A (ja) | カーソル表示制御装置 | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPH067364B2 (ja) | プラント制御装置 | |
| JPH0476598A (ja) | 表示制御装置 | |
| JPS61294511A (ja) | プログラマブルコントロ−ラのモニタ装置 | |
| JPS58105304A (ja) | プログラマブル・コントロ−ラのモニタ表示方式 | |
| JPS57106948A (en) | Status lamp displaying method | |
| JPS60169937A (ja) | デ−タ処理システム | |
| JPH02128241A (ja) | 状態変化表示用変換回路 | |
| JPS63293588A (ja) | 表示装置 | |
| JPH0435764B2 (ja) | ||
| JPH0192803A (ja) | プログラマブルコントローラ | |
| JPH01283593A (ja) | 表示メモリのアクセス方式 | |
| JPS6142042A (ja) | 監視装置 | |
| JPS6235970A (ja) | グラフイツクデイスプレイ装置 | |
| JPS6272043A (ja) | 仮想計算機のアドレス方式 |