JPH02128241A - 状態変化表示用変換回路 - Google Patents
状態変化表示用変換回路Info
- Publication number
- JPH02128241A JPH02128241A JP63281298A JP28129888A JPH02128241A JP H02128241 A JPH02128241 A JP H02128241A JP 63281298 A JP63281298 A JP 63281298A JP 28129888 A JP28129888 A JP 28129888A JP H02128241 A JPH02128241 A JP H02128241A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- state change
- address
- display memory
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012806 monitoring device Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、集中監視装置などにおいて状態変化の変換処
理を行なう状態変化表示用変換回路に間し、特に、ハー
ドウェアによって状態変化変換処理を行なう状態変化表
示用変換回路に関する［従来の技術］ 一般に、集中監視装置などにおいては、状態変化の変換
処理を行なってその表示を行なっている。
理を行なう状態変化表示用変換回路に間し、特に、ハー
ドウェアによって状態変化変換処理を行なう状態変化表
示用変換回路に関する［従来の技術］ 一般に、集中監視装置などにおいては、状態変化の変換
処理を行なってその表示を行なっている。
ところで、従来の状態変化変換は、ソフトウェアにより
、他の処理と並行して読み込み、演算、書き込み処理を
行なっていた。
、他の処理と並行して読み込み、演算、書き込み処理を
行なっていた。
［解決すべき課題］
上述した従来の状態変化変換処理は、ソフトウェアより
、他の処理と並行して読み込み、演算、書き込み処理を
行なっていたため、状態変化変換処理のみを単独で実行
することができず、また、処理速度が遅いという課題が
あった。
、他の処理と並行して読み込み、演算、書き込み処理を
行なっていたため、状態変化変換処理のみを単独で実行
することができず、また、処理速度が遅いという課題が
あった。
本発明は、上記課題にかんがみてなされたもので、状態
変化変換処理のみを単独で実行せしめることが可能であ
るとともに、高速に処理を行なうことが可能な状態変化
表示用変換回路の提供を目的とする。
変化変換処理のみを単独で実行せしめることが可能であ
るとともに、高速に処理を行なうことが可能な状態変化
表示用変換回路の提供を目的とする。
［課題の解決手段］
上記目的を達成するため、本発明の状態変化表示用変換
回路は、状態変化テーブルと変換アドレステーブルから
変換アドレスを生成する状態変化変換アドレス生成回路
と、状態変化を表示する表示用メモリと、上記状態変化
変換アドレス生成回路から出力される変換アドレスから
変換テーブルと現状態テーブルの論理演算を行ない、上
記表示用メモリに出力する状態変化変換回路とを１萌え
た構成としである。
回路は、状態変化テーブルと変換アドレステーブルから
変換アドレスを生成する状態変化変換アドレス生成回路
と、状態変化を表示する表示用メモリと、上記状態変化
変換アドレス生成回路から出力される変換アドレスから
変換テーブルと現状態テーブルの論理演算を行ない、上
記表示用メモリに出力する状態変化変換回路とを１萌え
た構成としである。
［実施例］
以下、図面にもとづいて本発明の詳細な説明する。
第１図は、本発明の一実施例に係る状態変化表示用変換
回路のブロック図である。
回路のブロック図である。
同図において、ｌは状態変化変換アドレス生成回路であ
り、状態変化変換アドレスを生成するために状態変化テ
ーブル２と変換アドレステーブル３に接続されている。
り、状態変化変換アドレスを生成するために状態変化テ
ーブル２と変換アドレステーブル３に接続されている。
また、４は状態変化変換回路であり、現状態テーブル５
と変換テーブル６に接続される他、状態変化変換アドレ
ス生成回路１にも接続されている。
と変換テーブル６に接続される他、状態変化変換アドレ
ス生成回路１にも接続されている。
そして、７は表示用メモリであり、状態変換回路４にお
いて生成された色情報が人力される。
いて生成された色情報が人力される。
なお、８は変換制御信号、９は状態変化情報、ＩＯは状
態情報、１１はホス）ＣＰＵである。
態情報、１１はホス）ＣＰＵである。
上記構成において、ホス）ＣＰＵＩＩは、状態変化テー
ブル２と現状態テーブル３へ状態変化情報９を書き込む
。そして、変換制御信号８を出力する。
ブル２と現状態テーブル３へ状態変化情報９を書き込む
。そして、変換制御信号８を出力する。
これに対し、状態変化変換アドレス生成回路ｌは、変換
制御信号８が検出されると、状態変化テーブル２と変換
アドレステーブル３をもとに変換アドレスを生成し、状
態変化変換回路４へ出力する。すると、状態変化変換回
路４は、変換テーブル６の論理演算条件と、参照する現
状態テーブルアドレスによって論理演算を行ない、表示
用メモノアの色情報を決定する。なお、この決定は、ハ
ードウェアによるビット変換を行なう。そして、変換テ
ーブル６の表示用メモリアドレスをもとに色情報を表示
用メモリ７に書き込む。
制御信号８が検出されると、状態変化テーブル２と変換
アドレステーブル３をもとに変換アドレスを生成し、状
態変化変換回路４へ出力する。すると、状態変化変換回
路４は、変換テーブル６の論理演算条件と、参照する現
状態テーブルアドレスによって論理演算を行ない、表示
用メモノアの色情報を決定する。なお、この決定は、ハ
ードウェアによるビット変換を行なう。そして、変換テ
ーブル６の表示用メモリアドレスをもとに色情報を表示
用メモリ７に書き込む。
この書き込みが終了すると、状態変化変換回路４は現状
態テーブル５を介してホス）ＣＰＵＩ １へ制御信号ｌ
Ｏによって伝える。
態テーブル５を介してホス）ＣＰＵＩ １へ制御信号ｌ
Ｏによって伝える。
なお、第２図は、第１図の状態変化表示用変換回路家こ
示すテーブルと表示用メモリの構成を示す図であり、第
２図において、１２は現状態テーブル、１３は状態変化
テーブル、１４は変換アドレステーブル、１５は変換テ
ーブル、１６は表示用メモリである。
示すテーブルと表示用メモリの構成を示す図であり、第
２図において、１２は現状態テーブル、１３は状態変化
テーブル、１４は変換アドレステーブル、１５は変換テ
ーブル、１６は表示用メモリである。
また、第３図は、第１図の状態変化表示用変換回路に示
す変換テーブルの構成を示す図であり、第３図において
１７は変換テーブル、１８は変換テーブルアドレスであ
る。
す変換テーブルの構成を示す図であり、第３図において
１７は変換テーブル、１８は変換テーブルアドレスであ
る。
［発明の効果コ
以上説明したように本発明は、ハードウェアによるビッ
ト変換を行なうことにより、状態変換を検出語、色情報
に変換するまでの処理速度を上げることが可能であり、
また、状態変化変換処理のみを単独で行なうことが可能
な状態変化表示用変換回路を提供できるという効果があ
る。
ト変換を行なうことにより、状態変換を検出語、色情報
に変換するまでの処理速度を上げることが可能であり、
また、状態変化変換処理のみを単独で行なうことが可能
な状態変化表示用変換回路を提供できるという効果があ
る。
第１図は本発明の二実施例に係る状態変化表示用変換回
路のブロック図、第２図は第１図の状態変化表示用変換
回路に示すテーブルと表示用メモリの構成を示す図、第
３図は第１図の状態変化表示用変換回路に示す変換テー
ブルの構成を示す図である。 ｌ：状態変化変換アドレス生成回路 ２：状態変化テーブル ３：変換アドレステーブル ４ ： 状態変化変換回路 ５ ： 現状態テーブル ６ ： 変換テーブル ７ ： 表示用メモリ
路のブロック図、第２図は第１図の状態変化表示用変換
回路に示すテーブルと表示用メモリの構成を示す図、第
３図は第１図の状態変化表示用変換回路に示す変換テー
ブルの構成を示す図である。 ｌ：状態変化変換アドレス生成回路 ２：状態変化テーブル ３：変換アドレステーブル ４ ： 状態変化変換回路 ５ ： 現状態テーブル ６ ： 変換テーブル ７ ： 表示用メモリ
Claims (1)
- 状態変化テーブルと変換アドレステーブルから変換アド
レスを生成する状態変化変換アドレス生成回路と、状態
変化を表示する表示用メモリと、上記状態変化変換アド
レス生成回路から出力される変換アドレスから変換テー
ブルと現状態テーブルの論理演算を行ない、上記表示用
メモリに出力する状態変化変換回路とを具備することを
特徴とする状態変化表示用変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281298A JPH02128241A (ja) | 1988-11-09 | 1988-11-09 | 状態変化表示用変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281298A JPH02128241A (ja) | 1988-11-09 | 1988-11-09 | 状態変化表示用変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128241A true JPH02128241A (ja) | 1990-05-16 |
Family
ID=17637120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63281298A Pending JPH02128241A (ja) | 1988-11-09 | 1988-11-09 | 状態変化表示用変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128241A (ja) |
-
1988
- 1988-11-09 JP JP63281298A patent/JPH02128241A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02128241A (ja) | 状態変化表示用変換回路 | |
| JPS615342A (ja) | 表示コントロ−ラ内蔵マイクロコンピユ−タ | |
| JPS6051903A (ja) | プロセス制御プログラムの作成方法 | |
| JPH04298787A (ja) | ディスプレイ制御回路 | |
| KR900001530Y1 (ko) | 폰트롬과 문자발생 램 사이의 데이터 전송회로 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH01175033A (ja) | レジスタ制御装置 | |
| JPH0346005A (ja) | プログラマブルコントローラ | |
| JPH049896A (ja) | マルチウィンドウ制御方式 | |
| JPS5848929B2 (ja) | デジタル微分解析機の連動方式 | |
| JPS63204475A (ja) | 画像デ−タ演算用ルツクアツプテ−ブル | |
| JPH0476598A (ja) | 表示制御装置 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPH0277934A (ja) | ラインバッファメモリ | |
| JPH02205987A (ja) | 演算処理システム | |
| JPH05225348A (ja) | 描画プロセッサ | |
| JPS62256139A (ja) | デ−タ処理装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPS6247779A (ja) | ドツト描画方式 | |
| JPS63115227A (ja) | 画面表示アドレス変換装置 | |
| JPS63317866A (ja) | デ−タ出力処理方法 | |
| JPS54137931A (en) | Picture display unit | |
| JPH05281290A (ja) | 記憶回路を共用するｉｃテスタのデータ転送回路 | |
| JPS62280794A (ja) | 文字表示の制御方法 | |
| JPS6367604A (ja) | プロセス信号の変換装置 |