JPH0345578B2 - - Google Patents
Info
- Publication number
- JPH0345578B2 JPH0345578B2 JP56108575A JP10857581A JPH0345578B2 JP H0345578 B2 JPH0345578 B2 JP H0345578B2 JP 56108575 A JP56108575 A JP 56108575A JP 10857581 A JP10857581 A JP 10857581A JP H0345578 B2 JPH0345578 B2 JP H0345578B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- logic circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006386 memory function Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はメモリ機能を有するロジツク回路を用
いて電子スイツチ等のコントロールを行なう電子
機器において、バツクアツプ電源が放電しきつた
後に電源をオンにしたとき、上記ロジツク回路が
必ず特定の状態にセツトされるようにしたもので
ある。
いて電子スイツチ等のコントロールを行なう電子
機器において、バツクアツプ電源が放電しきつた
後に電源をオンにしたとき、上記ロジツク回路が
必ず特定の状態にセツトされるようにしたもので
ある。
通常この種の電子機器には、電源オフ時にロジ
ツク回路をバツクアツプする機能が設けられてい
るが、長期間電源オフのままにするとバツクアツ
プ電源が放電してしまい、ロジツク回路のメモリ
機能が失なわれてしまう。このためこの状態で電
源を再びオンにすると、ロジツク回路が勝手に動
作し、どのスイツチがオンになるか全くわからな
いという不都合が生じる。
ツク回路をバツクアツプする機能が設けられてい
るが、長期間電源オフのままにするとバツクアツ
プ電源が放電してしまい、ロジツク回路のメモリ
機能が失なわれてしまう。このためこの状態で電
源を再びオンにすると、ロジツク回路が勝手に動
作し、どのスイツチがオンになるか全くわからな
いという不都合が生じる。
本発明はこのような問題を解決し、バツクアツ
プ電源が放電した後に電源をオンにしたとき、ロ
ジツク回路が必ず特定の状態にセツトされるよう
にした初期状態設定回路を提供するものである。
プ電源が放電した後に電源をオンにしたとき、ロ
ジツク回路が必ず特定の状態にセツトされるよう
にした初期状態設定回路を提供するものである。
以下本発明の一実施例を図面とともに説明す
る。
る。
第１図において、１はMOSICで構成されたロ
ジツク回路であり、ここではオーデイオ機器にお
いてプログラムソースを切換えるセレクタスイツ
チを電子的に切換えるために使用している。２，
３，４はロジツク回路１の複数の入力端子１ａ，
１ｂ，１ｃに接続された手動スイツチであり、ス
イツチ２を瞬間的に閉じるとたとえばレコードプ
レヤーが選択される。同様にスイツチ３，４を瞬
間的に閉じるとテープレコーダ、チユーナが選択
される。５は機器の電源スイツチ、６は電源トラ
ンス等を含む電源回路、７はスイツチとして動作
するダイオード、８は抵抗、９はバツクアツプ電
源として動作する電界コンデンサ、１０はロジツ
ク回路１の動作を保証する最低電圧（基準電圧）
を発生するツエナーダイオード、１１は抵抗、１
２はバツクアツプ電源の放電後の電源オン時にパ
ルスを発生するトランジスタである。
ジツク回路であり、ここではオーデイオ機器にお
いてプログラムソースを切換えるセレクタスイツ
チを電子的に切換えるために使用している。２，
３，４はロジツク回路１の複数の入力端子１ａ，
１ｂ，１ｃに接続された手動スイツチであり、ス
イツチ２を瞬間的に閉じるとたとえばレコードプ
レヤーが選択される。同様にスイツチ３，４を瞬
間的に閉じるとテープレコーダ、チユーナが選択
される。５は機器の電源スイツチ、６は電源トラ
ンス等を含む電源回路、７はスイツチとして動作
するダイオード、８は抵抗、９はバツクアツプ電
源として動作する電界コンデンサ、１０はロジツ
ク回路１の動作を保証する最低電圧（基準電圧）
を発生するツエナーダイオード、１１は抵抗、１
２はバツクアツプ電源の放電後の電源オン時にパ
ルスを発生するトランジスタである。
上記構成において、電源スイツチ５をオンにし
た通常動作時には、電源回路６からダイオード
７，抵抗８を介してロジツク回路１に電源が供給
される。このためスイツチ２，３，４のいずれか
を閉じることによりロジツク回路１を働かせ、プ
レヤー、テープレコーダ、チユーナ等の好みのプ
ログラムソースを選択することができる。このと
き電源回路６から抵抗８を介して電界コンデンサ
９に充電電流が流れ、電界コンデンサ９が充電さ
れる。このためｂ点の電位が上昇し、トランジス
タ１２はオフ状態となる。
た通常動作時には、電源回路６からダイオード
７，抵抗８を介してロジツク回路１に電源が供給
される。このためスイツチ２，３，４のいずれか
を閉じることによりロジツク回路１を働かせ、プ
レヤー、テープレコーダ、チユーナ等の好みのプ
ログラムソースを選択することができる。このと
き電源回路６から抵抗８を介して電界コンデンサ
９に充電電流が流れ、電界コンデンサ９が充電さ
れる。このためｂ点の電位が上昇し、トランジス
タ１２はオフ状態となる。
次に電源スイツチ５をオフにすると、電源回路
６からロジツク回路１へ電源が供給されなくなる
が、このときは電界コンデンサ９の端子電圧がバ
ツクアツプ電源としてロジツク回路１へ供給され
る。このためロジツク回路１は通常動作時にセツ
トされた状態を保持しつづける。そして電界コン
デンサ９の端子電圧（ｂ点の電位）が、ツエナー
ダイオード１０で規定される基準電圧に達するま
ではトランジスタ１２は動作せず、オフの状態を
維持する。
６からロジツク回路１へ電源が供給されなくなる
が、このときは電界コンデンサ９の端子電圧がバ
ツクアツプ電源としてロジツク回路１へ供給され
る。このためロジツク回路１は通常動作時にセツ
トされた状態を保持しつづける。そして電界コン
デンサ９の端子電圧（ｂ点の電位）が、ツエナー
ダイオード１０で規定される基準電圧に達するま
ではトランジスタ１２は動作せず、オフの状態を
維持する。
やがて所定期間経過後電界コンデンサ９の端子
電圧が基準電圧以下に低下すると、ロジツク回路
１のメモリ機能は失なわれる。
電圧が基準電圧以下に低下すると、ロジツク回路
１のメモリ機能は失なわれる。
この状態で再び電源スイツチ５をオンにする
と、ａ点の電位は第２図ａに示すように比較的速
やかに立上るが、ｂ点の電位は抵抗８と電界コン
デンサ９で決まる時定数にしたがつて、第２図ｂ
に示すようにゆるやかに立上り、ａ，ｂ点間に第
２図にedで示す電位差が生じる。このためトラ
ンジスタ１２に順方向バイアスがかかり、このト
ランジスタ１２がオンする。その結果、トランジ
スタ１２のコレクタから、ロジツク回路１のチユ
ーナの入力端子１ｃに対してパルス状の電位が与
えられ、ロジツク回路１を強制的にチユーナを選
択する状態にセツトする。したがつてバツクアツ
プ電源の放電後に電源をオンにした場合には、必
ずチユーナが選択されることになる。そして電源
をオンした後、電界コンデンサ９の充電が み、
ｂ点の電位が基準電圧を越えると、トランジスタ
１２は再びオフになり、入力端子１ｃへはパルス
が印加されなくなる。
と、ａ点の電位は第２図ａに示すように比較的速
やかに立上るが、ｂ点の電位は抵抗８と電界コン
デンサ９で決まる時定数にしたがつて、第２図ｂ
に示すようにゆるやかに立上り、ａ，ｂ点間に第
２図にedで示す電位差が生じる。このためトラ
ンジスタ１２に順方向バイアスがかかり、このト
ランジスタ１２がオンする。その結果、トランジ
スタ１２のコレクタから、ロジツク回路１のチユ
ーナの入力端子１ｃに対してパルス状の電位が与
えられ、ロジツク回路１を強制的にチユーナを選
択する状態にセツトする。したがつてバツクアツ
プ電源の放電後に電源をオンにした場合には、必
ずチユーナが選択されることになる。そして電源
をオンした後、電界コンデンサ９の充電が み、
ｂ点の電位が基準電圧を越えると、トランジスタ
１２は再びオフになり、入力端子１ｃへはパルス
が印加されなくなる。
なお、上記実施例ではロジツク回路１によつて
セレクタスイツチを切換える場合について説明し
たが、この他の機能を行なうものでよい。また基
準電圧発生回路をツエナーダイオード１０で構成
し、比較回路をトランジスタ１２で構成したが実
質的にこれらと等価な機能をもつものであれば他
の回路でもよいことはいうまでもない。
セレクタスイツチを切換える場合について説明し
たが、この他の機能を行なうものでよい。また基
準電圧発生回路をツエナーダイオード１０で構成
し、比較回路をトランジスタ１２で構成したが実
質的にこれらと等価な機能をもつものであれば他
の回路でもよいことはいうまでもない。
以上のように本発明は複数の入力端子を有し、
各入力端子に与えられるロジツク入力にもとづい
て所定の状態に設定されるロジツク回路と、電源
オン時に上記ロジツク回路に電源を供給する電源
回路と、電源オン時に上記電源回路により充電さ
れ、電源オフ時に上記ロジツク回路に電源を供給
するバツクアツプ電源と、電源オン時に速やかに
上記ロジツク回路の動作を保証する基準電圧を発
生する基準電圧発生回路と、上記バツクアツプ電
源の電圧が上記基準電圧以上では動作せず、基準
電圧以下に低下した状態で電源をオンしたときに
動作し、上記バツクアツプ電源の出力と上記基準
電圧発生回路の電圧とを比較してパルスを発生す
る比較回路とを備え、上記比較回路の出力を上記
ロジツク回路の予め定められた入力端子に加える
ようにしたものであるから、電源オン時に機器が
どの状態にセツトされるかわからないという従来
の不都合を解消し、きわめて使い勝手のよい電子
機器を構成することができる。また、バツクアツ
プ電源の電荷を有効に利用することができ、ロジ
ツク回路の動作保証を長時間にわたつて行うこと
ができる。
各入力端子に与えられるロジツク入力にもとづい
て所定の状態に設定されるロジツク回路と、電源
オン時に上記ロジツク回路に電源を供給する電源
回路と、電源オン時に上記電源回路により充電さ
れ、電源オフ時に上記ロジツク回路に電源を供給
するバツクアツプ電源と、電源オン時に速やかに
上記ロジツク回路の動作を保証する基準電圧を発
生する基準電圧発生回路と、上記バツクアツプ電
源の電圧が上記基準電圧以上では動作せず、基準
電圧以下に低下した状態で電源をオンしたときに
動作し、上記バツクアツプ電源の出力と上記基準
電圧発生回路の電圧とを比較してパルスを発生す
る比較回路とを備え、上記比較回路の出力を上記
ロジツク回路の予め定められた入力端子に加える
ようにしたものであるから、電源オン時に機器が
どの状態にセツトされるかわからないという従来
の不都合を解消し、きわめて使い勝手のよい電子
機器を構成することができる。また、バツクアツ
プ電源の電荷を有効に利用することができ、ロジ
ツク回路の動作保証を長時間にわたつて行うこと
ができる。
第１図は本発明の一実施例を示す回路図、第２
図はその動作説明図である。 １……ロジツク回路、１ａ〜１ｃ……入力端
子、２〜４……入力スイツチ、５……電源スイツ
チ、６……電源回路、７……スイツチ用ダイオー
ド、８，１１……抵抗、９……バツクアツプ電源
を構成する電界コンデンサ、１０……基準電圧発
生回路を構成するツエナーダイオード、１２……
パルス発生回路を構成するトランジスタ。
図はその動作説明図である。 １……ロジツク回路、１ａ〜１ｃ……入力端
子、２〜４……入力スイツチ、５……電源スイツ
チ、６……電源回路、７……スイツチ用ダイオー
ド、８，１１……抵抗、９……バツクアツプ電源
を構成する電界コンデンサ、１０……基準電圧発
生回路を構成するツエナーダイオード、１２……
パルス発生回路を構成するトランジスタ。
Claims (1)
- １ 複数の入力端子を有し、各入力端子に与えら
れロジツク入力に基づいて所定の状態に設定され
るロジツク回路と、電源オン時に上記ロジツク回
路に電源を供給する電源回路と、電源オン時に上
記電源回路により所定の時定数で充電され、電源
オフ時に上記ロジツク回路に電源を供給して上記
ロジツク回路のメモリー機能の状態を保持するバ
ツクアツプ電源と、上記ロジツク回路のメモリー
機能の状態を保持することができる最低電圧と等
しい基準電圧を発生する基準電圧発生回路と、電
源オン時に上記電源回路の電圧と上記バツクアツ
プ電源の電圧との間に発生する電位差と上記基準
電圧とを比較し、上記電位差が上記基準電圧以下
に低下した時に動作してパルスを発生する比較回
路とを備え、上記比較回路の出力を上記ロジツク
回路の予め定められた入力端子に加えるようにし
たことを特徴とする初期状態設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10857581A JPS5810924A (ja) | 1981-07-10 | 1981-07-10 | 初期状態設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10857581A JPS5810924A (ja) | 1981-07-10 | 1981-07-10 | 初期状態設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810924A JPS5810924A (ja) | 1983-01-21 |
| JPH0345578B2 true JPH0345578B2 (ja) | 1991-07-11 |
Family
ID=14488287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10857581A Granted JPS5810924A (ja) | 1981-07-10 | 1981-07-10 | 初期状態設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810924A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946933U (ja) * | 1972-07-29 | 1974-04-24 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556202Y2 (ja) * | 1974-06-28 | 1980-02-13 | ||
| JPS5853774Y2 (ja) * | 1978-03-28 | 1983-12-07 | 京セラ株式会社 | 車載機器プロセツサのリセツト装置 |
| JPS6318180Y2 (ja) * | 1979-01-19 | 1988-05-23 |
-
1981
- 1981-07-10 JP JP10857581A patent/JPS5810924A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946933U (ja) * | 1972-07-29 | 1974-04-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5810924A (ja) | 1983-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541585B2 (ja) | リセット信号発生回路 | |
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| US6348833B1 (en) | Soft starting reference voltage circuit | |
| US4469990A (en) | Electronic flash device | |
| JPH07261883A (ja) | 電源制御用半導体集積回路装置 | |
| JP2731528B2 (ja) | 直流電源瞬断検出装置 | |
| JPH0345578B2 (ja) | ||
| JP3215150B2 (ja) | 電源スイッチ回路 | |
| JPS58168119A (ja) | 電源瞬断判定方式 | |
| JPH07122992B2 (ja) | 半導体集積回路 | |
| KR100228562B1 (ko) | 원격 제어기 | |
| JPH0628831Y2 (ja) | 電源オン時リセット回路 | |
| JP2700014B2 (ja) | リセット回路 | |
| US5737268A (en) | Modulated slope signal generation circuit, particularly for latch data sensing arrangements | |
| JPS645383Y2 (ja) | ||
| JP3224177B2 (ja) | 電源オンオフ制御回路 | |
| JP2577128Y2 (ja) | マイクロコンピューターのリセット装置 | |
| JPS6316029Y2 (ja) | ||
| JPS5930284A (ja) | チツプセレクト制御回路 | |
| KR19980016497A (ko) | 리세트 신호 발생 회로 | |
| JPH0236002B2 (ja) | ||
| KR0172432B1 (ko) | 전기적 퓨우즈 컷팅시 신뢰도 향상을 위한 반도체 메모리 장치 | |
| KR930008064Y1 (ko) | 마이컴의 리세트회로 | |
| KR930004905Y1 (ko) | 마이크로 컴퓨터용 부저 제어회로 | |
| JPH07105702B2 (ja) | リセツト信号発生回路 |