JPH0344112A - Ｐｌｏ回路 - Google Patents
Ｐｌｏ回路Info
- Publication number
- JPH0344112A JPH0344112A JP1178739A JP17873989A JPH0344112A JP H0344112 A JPH0344112 A JP H0344112A JP 1178739 A JP1178739 A JP 1178739A JP 17873989 A JP17873989 A JP 17873989A JP H0344112 A JPH0344112 A JP H0344112A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- input
- state
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000001615 p wave Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は入力クロックに同期したクロックを発生するク
ロック従属回路、さらに詳しくいえば電圧制御発振器（
ＶＣＯ）を用いたＰＬＯ回路に関する。
ロック従属回路、さらに詳しくいえば電圧制御発振器（
ＶＣＯ）を用いたＰＬＯ回路に関する。
（従来の技術および発明が解決しようとする課題）
従来、この種のＰＬＯ回路は同期が取れている状態であ
るのか、同期が外れている状態であるのか、外部からは
知ることができなかった。
るのか、同期が外れている状態であるのか、外部からは
知ることができなかった。
本発明の目的は同期が取れているか否かを表示できるＰ
ＬＯ回路を提供することにある。
ＬＯ回路を提供することにある。
（課題を解決するための手段）
前記目的を達成するために本発明によるＰＬＯ回路は入
力クロックと出力クロックとの位相を比較する位相比較
器と、前記位相比較器の出力の低域成分を通過させる低
域が波器と、前記低域ｐ波器出力に応じた周波数の前記
出力クロックを発生する電圧制御発振器とからなるＰＬ
Ｏ回路にかいて、前記低域済波器の出力にクロック断検
出器を接続し、ＰＬＯ回路が同期状態のときは、クロッ
ク入力断を検出し、非同期状態のときはクロック入力断
を検出しないことによりＰＬＯ回路の同期、非同期状態
を表示するように構威しである。
力クロックと出力クロックとの位相を比較する位相比較
器と、前記位相比較器の出力の低域成分を通過させる低
域が波器と、前記低域ｐ波器出力に応じた周波数の前記
出力クロックを発生する電圧制御発振器とからなるＰＬ
Ｏ回路にかいて、前記低域済波器の出力にクロック断検
出器を接続し、ＰＬＯ回路が同期状態のときは、クロッ
ク入力断を検出し、非同期状態のときはクロック入力断
を検出しないことによりＰＬＯ回路の同期、非同期状態
を表示するように構威しである。
（実施例）
以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるＰＬＯ回路の実施例を示す回路ブ
ロック図であル。
ロック図であル。
入力クロックａと出力クロックｂとが位相比較器１によ
って比較される。比較出力Ｃは低域Ｆ波器２に導びかれ
る。低域ｐ波器２で高域成分が除去された出力ｄは電圧
制御発振器（ＶＣＯ）３に入力される。
って比較される。比較出力Ｃは低域Ｆ波器２に導びかれ
る。低域ｐ波器２で高域成分が除去された出力ｄは電圧
制御発振器（ＶＣＯ）３に入力される。
電圧制御発振器３は入力レベルに応じた周波数で発振し
、出力クロックを出す。
、出力クロックを出す。
一方、低域Ｐ波器２の出力ｄはクロック断検出器４にも
入力される。クロック断検出器４は同期／非同期を示す
信号を出力する。
入力される。クロック断検出器４は同期／非同期を示す
信号を出力する。
第２図は第１図の回路の動作を説明するための波形図で
ある。同図において、ＴＩ’＝ＴＩは同期状態の各回路
部の出力を、Ｔ婁〜Ｔ４は非同期状態の各回路部の出力
をそれぞれ示している。入力クロックａと出力クロック
ｂとが同期状態では低域Ｐ波器２の出力ｄはほぼ直流信
号であシ、したがつて、クロック断検出器４０出力ｅは
入力断を検出したものである。
ある。同図において、ＴＩ’＝ＴＩは同期状態の各回路
部の出力を、Ｔ婁〜Ｔ４は非同期状態の各回路部の出力
をそれぞれ示している。入力クロックａと出力クロック
ｂとが同期状態では低域Ｐ波器２の出力ｄはほぼ直流信
号であシ、したがつて、クロック断検出器４０出力ｅは
入力断を検出したものである。
入力クロックａと出力クロックｂとが非同期状態では、
低域ｐ波器２の出力ｄＦｉ、大振幅変化をする。このた
めクロック断検出器４は入力断を検出しない。
低域ｐ波器２の出力ｄＦｉ、大振幅変化をする。このた
めクロック断検出器４は入力断を検出しない。
このようにして、クロック断検出出力は入力クロックと
出力クロックの同期／非同期状態を表わすことができる
。
出力クロックの同期／非同期状態を表わすことができる
。
（発明の効果）
以上、説明したように本発明のＰＬＯ回路は入力クロッ
クと出力クロックの同期／非同期状態を表示することが
できる。
クと出力クロックの同期／非同期状態を表示することが
できる。
第１図は本発明によるＰＬＯ回路の実施例を示す回路ブ
ロック図、第２図は第１図の回路の動作を説明するため
の波形図である。 １・・・位相比較器 ２・・・低域ｐ波器 ３・・・電圧制御発振器 ・クロック断検出器 ・入力クロック ・出力クロック ・位相比較器出力 ・低域Ｐ波器出力 ・同期状態表示出力
ロック図、第２図は第１図の回路の動作を説明するため
の波形図である。 １・・・位相比較器 ２・・・低域ｐ波器 ３・・・電圧制御発振器 ・クロック断検出器 ・入力クロック ・出力クロック ・位相比較器出力 ・低域Ｐ波器出力 ・同期状態表示出力
Claims (1)
- 入力クロックと出力クロックとの位相を比較する位相比
較器と、前記位相比較器の出力の低域成分を通過させる
低域ろ波器と、前記低域ろ波器出力に応じた周波数の前
記出力クロックを発生する電圧制御発振器とからなるＰ
ＬＯ回路において、前記低域ろ波器の出力にクロック断
検出器を接続し、ＰＬＯ回路が同期状態のときは、クロ
ック入力断を検出し、非同期状態のときはクロック入力
断を検出しないことによりＰＬＯ回路の同期、非同期状
態を表示することを特徴とするＰＬＯ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178739A JPH0344112A (ja) | 1989-07-11 | 1989-07-11 | Ｐｌｏ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178739A JPH0344112A (ja) | 1989-07-11 | 1989-07-11 | Ｐｌｏ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344112A true JPH0344112A (ja) | 1991-02-26 |
Family
ID=16053739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1178739A Pending JPH0344112A (ja) | 1989-07-11 | 1989-07-11 | Ｐｌｏ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832363B1 (ko) * | 2007-03-29 | 2008-05-26 | 신화전자주식회사 | 중계기와 회로기판 등이 장착되는 소화전 거치대 |
-
1989
- 1989-07-11 JP JP1178739A patent/JPH0344112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832363B1 (ko) * | 2007-03-29 | 2008-05-26 | 신화전자주식회사 | 중계기와 회로기판 등이 장착되는 소화전 거치대 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
| JPS63283232A (ja) | デユーテイサイクルに無関係な位相検波回路 | |
| US6259754B1 (en) | Phase frequency detection circuit and method for liquid crystal display | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JPH0344112A (ja) | Ｐｌｏ回路 | |
| KR950035353A (ko) | 위상 동기 루프용 위상 검출기 | |
| JPS5953732B2 (ja) | 同期はずれ検出回路 | |
| RU2001117072A (ru) | Схема фазовой подстройки частоты | |
| EP2375218A1 (en) | Angular velocity detection device | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPS5821862B2 (ja) | 位相同期回路 | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JP3720120B2 (ja) | 波形生成装置 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPS59196627A (ja) | 位相ロツクドル−プ | |
| JPS59225617A (ja) | 位相同期回路 | |
| KR0183733B1 (ko) | 위상동기루프 회로의 동기유지범위 측정장치 | |
| JPS63136825A (ja) | 同期・非同期状態検出カウンタ−付位相ロツクル−プ | |
| JP2004080123A (ja) | 位相同期発振回路 | |
| JPH04334127A (ja) | 位相同期回路 | |
| JPH07270168A (ja) | 光回転角速度センサ | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH08130468A (ja) | 位相同期回路 |