JPH0344020A

JPH0344020A - チタン酸ストロンチウム系積層セラミック素子及びその製造方法

Info

Publication number: JPH0344020A
Application number: JP1178832A
Authority: JP
Inventors: Makoto Kanbe; 誠神戸; Kazunari Kawabata; 河鰭　一成; Kunito Niwa; 丹羽　邦人; Toshinobu Suzuki; 敏伸鈴木
Original assignee: MARUWA CERAMIC KK
Current assignee: MARUWA CERAMIC KK
Priority date: 1989-07-11
Filing date: 1989-07-11
Publication date: 1991-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、バリスター機能那びに大容量のコンデンサー
機能を併せ持つ、電極一体化同時焼成のチタン酸ストロ
ンチウム系積層セラミック素子及びその製造方法に係わ
るものである。

（従来の技術）従来、コンデンサー機能を併せ持つ、セラミックバリス
ター素子としては、Ｓｒ’ｌ”ｉ０３若しくはＳ　ｒ　
Ｔ　ｉ○３系の固溶体を主成分とする半導体粒界絶縁型
セラミックスかすでに大量に生産されている。しかしな
がら、これらは、コンデンサ機能を持つバリスター素子
としては有用であるか、容量が小さいため、小形大容量
のコンデンサー素子としては現在まで未だ実用されてい
ない状況である。

製造技術としては、ＳｒＴｉＯ３系以外のセラミックコ
ンデンサーでは、これを多数積層化した大容量のコンデ
ンサー素子が開発実用化されており、セラミックスと電
極を積層一体化し同時焼成する技術も既に行われている
。　しかしながら、５ｒＴｉＯ３若しくは５ｒＴｉＯ３
系の固溶体を主成分とする半導体粒界絶縁型セラミック
スで（Ｊ、バリスター機能を０（セ持つ小形大容量のコ
ンデンサー素子が要望されているにもかかオ）らず、製
ガ１工程に問題かあり、積層一体化し同時焼成すること
は、現在は未だ不可能とされている。すなわち、これら
を内部電極とともに積層して成形し、同時焼成により半
導体化と緻密化を達成し、更に粒界を、再酸化絶縁化処
理する技術は、未だ達成されていない。

（発明が解決しようとする問題点）以」−のように、ＳｒＴｉＯ３系半導体粒界絶縁型セラ
ミックスを積層化した、バリスター特性を持つ積層コン
デンサーは、同時焼成による量産か出来ないため、現在
使用されていない。現時点で実用化されている総てのＳ
　ｒ　Ｔ　」０３系半導体粒界絶縁型セラミックス、ず
なわち半導体化し、史に粒界を、再酸化絶縁化処理する
ことの出来るセラミックスの焼成緻密化温度は１３５０
℃以Ｌ１殆どは１４００℃〜］／１５０℃である。しか
も５ｒＴｉ０３系セラミツクスでは、原子価制御のみで
は半導体化しないため還元焼成が不可欠であるが、その
ため積層化同時焼成するための内部電極として、低温用
の金属が使用出来ないのみならず、高温用のＰｄなとも
溶融膨潤してしまうために、使用することが出来ない。

このことが、従来技術で同時焼成技術が達成されない最
も大きな理由と考えられる。

本発明は、上記の問題点を解決し、Ｐｄ系の金属を内部
電極とする５ｒＴｊ○、系半導体粒界絶縁型セラミック
スを積λ４化した、バリスター特性を持つ積層コンデン
サーを提供することを目的とし、また併せてその製造方
法を提供することを目的とするものである。

（問題点を解決するための手段）本発明者らは、以上の問題を解決するために、極めて多
数の実験研究を繰返し、成る種の添加物を組み合わせ、
限られた割合で配合したどきにのみ、５ｒＴｉＯ３系の
固溶体を主成分とする半導体セラミックスを、従来焼結
が不可能とされていた、また内部電極のＰｄ系金属が還
元性雰囲気中で溶融膨潤しない、１２００℃前後の低温
度で、緻密化、半導体化、及び再酸化粒界絶縁化処岬が
可能であることを見出し、本発明を完成させるに至った
。

すなわち、３ｒＴｉ０３若しくは５ｒＴｊＯ３を主成分
とする固溶体粉末］、　Ｏ０モル部、並びに第２成分の
Ｎｂを含む化合物をＮｂ２Ｏ５換算０．１〜３．０モル
部、の組成に対し、第３成分として、Ｓｉ○、を０．１
−１．０モル部、　Ｍｎ化合物をＭｎ○２換算０．１〜
３．０モル部、　Ｔ　ｉ化合物をＴｊ○２換算０．１〜
３．０モル部、を組み合わせて添加することにより、還
元性雰囲気下における、緻密化、半導体化のための、焼
成温度を著しく代下させることに成功し、さらに第４成
分として、Ｌ　１２　Ｓ　１２０５、Ｎａ２Ｓ１ｚ○５
、Ｋ２Ｓ１．Ｏ１、Ａ］、０３、の内の少なくとも１種
類を、０．１〜５．０モル部添加することによって、再
酸化処理の際、粒界のみを完全に再酸化し、しかも積層
体内部まで均一に再酸化させることを可能にした。

さらにこれらの添加物は、Ｓ　ｒ　Ｔ　ｉ　Ｏ３に対し
、充分なバリスター性能並びにコンデンサー性能を発揮
するものであることが分かり、これによって、積層セラ
ミックスの内部電極として、Ｐｄなとの使用を可能にな
り、本発明が完成された。

すなわち、本発明は、上記の添加物を含有する原料混合
物を、セラミック層とし、Ｐｄを主成分とするペースト
とを内部電極として、テープキャスティング法若しくは
スクリーン印刷法により交互に積層成形し、この成形物
を、スクリーン印刷法により交互に積層成形することに
より、半導体化、緻密化し、次いでこれを酸化性雰囲気
中で１０００℃〜１２００℃で熱処理することを特徴と
する方法である。この方法により、従来製造不可能とさ
れてきた、チタン酸ストロンチウム系積層セラミック素
子を、工業的な規模で容易に製造することが可能となっ
た。

またこの方法によってのみ、製造可能となったチタン酸
ストロンチウム系積層セラミック素子は、５ｒＴｉＯ、
を主成分とし、その１００モル部にだいし、酸化Ｎｂを
Ｎｂ２Ｏ５換算０．１〜３．０モル部、ＳｉＯ２を０．
１−］、、００モル部酸化ＭｎをＭｎ○２換算０．１〜
３．０モル部、含有し、且つＬ　ｉ２Ｓ　］　２０７、
Ｎ　ａ２Ｓ　］　２０５、Ｋ、５ｉ２０５、Ａ１□０３
、の内の１種類以上を０．１〜５．０モル部含有する緻
密なセラミック層と、Ｐｄを主成分とする内部電極層が
、交互に積層一体化されたものである。これに常法によ
り外部電極を取付けたものは、従来製造されたことのな
い、バリスター機能並びに大容量のコンデンサー機能を
併せ持つ、電極一体化同時焼威の積層セラミック素子で
ある。

（実施例）本発明に対し行った、多数の実験結果から、代表的なも
のを選び、第１表及び第２表に示した。

先ず、純度９９．０％以上のＳ　ｒ　ＣＯ３並びにＴｉ
Ｏ２を、等モルに配合し、ナイロン製ボールミル中、ジ
ルコニアボールを用い、１５時間、水により湿式粉砕混
合を行った。混合物は乾燥後、１１５０℃で空気中３時
間仮焼し、上記と同様に再びボールミル粉砕し、５ｒＴ
ｉＯ、の原料粉末を調製した。

次いで、この５ｒＴｉ０３粉末１００モル部に対し、Ｎ
ｂ、０５．５１０２、ＭｎＯ２、ＴｉＯ２、Ｌｉ２Ｓ１
２０ｓ、Ｎａ２５ｊ、０５、Ｋ２Ｓ１．Ｏ６、Ａｌ２Ｏ
，、などの原料粉末を、それぞれ、第１表、及び第２表
に示したモル比の配合割合になるように加え、上記と同
様のミルによって、１５時間アルコール湿式粉砕混合を
行った。

第１表の組成物は、少量のポリビニルアルコールを混合
し、成形圧、約１３００Ｋｇ／ｃｍ２で、円板状に成形
した。また第２表の組成物は、１０ｗｔ％のエチルセル
ローズを含んだα−ターペノルと混練し、ペースト状と
した。次いで、スクリーン印刷機により、この得られた
各試料のペストをバラヂュウム電極ペーストと、交互に
繰返し印刷し、試料毎に、それぞれ１０層の積層体を成
形し、６ｍｍ程度の方形に裁断し、約４００℃で脱脂し
た。

このようにして得られた、円板試料、並びに積層成形試
料は、窒素９６％及び水素４％からなる還元雰囲気中で
１１５０℃〜１４５０℃、の温度範囲で、４時間、焼成
し、直径約１０ｍｍ、厚さ約０．６　ｍｍの円板状半導
体セラミックス試料、及び、電極面積２２　、５　ｍｍ
２で電極間の厚み２５μｍの１０層の積層半導体セラミ
ックス試料を得た。

円板状試料は、そのまま、嵩比重を測定して、緻密化を
調べ、また第１図のように６００℃で銀電極を焼き付け
、電気抵抗を測定した。また積層セラミックス試料は、
更に空気中で１０００℃〜１１９０℃、３時間再酸化処
理を行い、第２図に示すような形に６００℃で銀電極を
焼き付け、電気的特性を測定した。これらの測定結果は
、それぞれ、第１表及び第２表に示した。

第１表に於いて、４．９　　ｇｍ／ｃｍ’以上の嵩密度
を持つ試料は、実質的に緻密化したと考え得るものであ
る。表から１，１４５０℃では総ての試料が緻密化して
いるが、１２００℃の焼成では、Ｓ　ｉ　Ｏ，、ＭｎＯ
２、Ｔｉｅ、、の総てを添加した限られた試料のみが緻
密化を遠戚した。　しかし、Ｍ　ｎ、　０２が３モル部
以上では表面にＩＶＩｎ成分の析出が観察される。また
半導体化の達成は、比抵抗値が少なくとも０．１Ωｃｍ
以下となることを目安とすることか出来るか、これには
、Ｎｂ２Ｏ，の添加量がＯ，］〜３．０モル部必要であ
ることが、表から明らかである。

また第２表に示されるように、Ｌ　ｉ□Ｓｉ、０５、Ｎ
ａ２Ｓｉ２Ｏ５、Ｋ、５ｊ２０５、Ａｌ２Ｏ３、の内の
少なくとも１種類を０．１〜５．０モル部含右する特許
請求の範囲内のセラミックス試料は、充分大きい電気容
置を持ち、１つバリスターとして充分大きい非直線係数
を示すことが分かる。

【図面の簡単な説明】

第１図は実施例に於いて得られた円板を示す断面図であ
り、第２図は積層成形試料を概略的に示す一部断面図で
ある。なお図中、］は円板状半導体セラミックス、２及
び３は銀電極、４は半導体粒界絶縁型セラミックス、５
はバラチュウム内部電極、６及び７は銀電極、８はチタ
ン酸ストロンチウム系積層セラミック素子である。

Claims

【特許請求の範囲】１）ＳｒＴｉＯ＿３若しくはＳｒＴｉＯ＿３を主成分と
する固溶体粉末１００モル部に対し、第２成分としてＮ
ｂを含む化合物をＮｂ＿２Ｏ＿３換算０．１〜３．０モ
ル部、第３成分として、ＳｉＯ＿２を０．１〜１．０モ
ル部、Ｍｎ化合物をＭｎＯ＿２換算０．１〜３．０モル
部、Ｔｉ化合物をＴｉＯ＿２換算０．１〜２．０モル部
、を含有し、更に第４成分として、Ｌｉ＿２Ｓｉ＿２Ｏ
＿５、Ｎａ＿２Ｓｉ＿２Ｏ＿５、Ｋ＿２Ｓｉ＿２Ｏ＿５
、Ａｌ＿２Ｏ＿３、の内の少なくとも１種類を、０．１
〜５．０モル部含有する原料混合物をセラミック層とし
、Ｐｄを主成分とするペーストを内部電極として、テー
プキャスティング法若しくはスクリーン印刷法により交
互に積層成形し、この成形物を還元性雰囲気中１１６０
℃〜１２２０℃で焼成して半導体化、緻密化し、次いで
これを、酸化性雰囲気中で１０００℃〜１２００℃で熱
処理することを特徴とする、チタン酸ストロンチウム系
積層セラミック素子の製造方法。２）ＳｒＴｉＯ＿３を主成分とし、その１００モル部に
対し、酸化ＮｂをＮｂ＿２Ｏ＿５換算０．１〜３．０モ
ル部、ＳｉＯ＿２を０．１〜１．０モル部、酸化Ｍｎを
ＭｎＯ＿２換算０．１〜３．０モル部、酸化ＴｉをＴｉ
Ｏ＿２換算０．１〜２．０モル部、それぞれ含有し、更
に、Ｌｉ＿２Ｓｉ＿２Ｏ＿５、Ｎａ＿２Ｓｉ＿２Ｏ＿５
、Ｋ＿２Ｓｉ＿２Ｏ＿５、Ａｌ＿２Ｏ＿３の内の１種類
以上を０．１〜５．０モル部を含有する緻密なセラミッ
ク層と、Ｐｄを主成分とする内部電極層が、交互に積層
一体化され、両側に外部電極を設けてあることを特徴と
する、チタン酸ストロンチウム系積層セラミック素子。