JPH0343710B2 - - Google Patents
Info
- Publication number
- JPH0343710B2 JPH0343710B2 JP57077268A JP7726882A JPH0343710B2 JP H0343710 B2 JPH0343710 B2 JP H0343710B2 JP 57077268 A JP57077268 A JP 57077268A JP 7726882 A JP7726882 A JP 7726882A JP H0343710 B2 JPH0343710 B2 JP H0343710B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- muting
- signal
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は、テープレコーダーに関し、特に雑音
の発生を抑えるミユーテイング回路に係る。
の発生を抑えるミユーテイング回路に係る。
テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され、使用者に不快感を与えることに
なる。斯かる雑音の発生は動作切換時にも発生す
るが、電源投入時に発生する雑音のレベルが特に
大きく問題になる。斯かる点を改良するために斯
種テープレコーダーは雑音の発生を抑えるミユー
テイング回路と呼ばれる回路を備えている。斯か
るミユーテイング回路は電源投入後所定時間信号
伝送路をミユーテイング用トランジスターにて接
地する構成が一般的であるが、そのミユーテイン
グ動作時間は時定数回路によつて設定されてい
る。そしてミユーテイング動作時間は増幅回路の
立上り時間を考慮して設定されるが、増幅回路の
立上り特性にはバラツキがあるため動作時間は長
目に設定される。このミユーテイング動作時間を
長く設定すれば電源投入時の雑音の発生を確実に
抑えることが出来るが、磁気テープの再生信号も
その間出力されないため使用者に不快感を与える
ことになる。
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され、使用者に不快感を与えることに
なる。斯かる雑音の発生は動作切換時にも発生す
るが、電源投入時に発生する雑音のレベルが特に
大きく問題になる。斯かる点を改良するために斯
種テープレコーダーは雑音の発生を抑えるミユー
テイング回路と呼ばれる回路を備えている。斯か
るミユーテイング回路は電源投入後所定時間信号
伝送路をミユーテイング用トランジスターにて接
地する構成が一般的であるが、そのミユーテイン
グ動作時間は時定数回路によつて設定されてい
る。そしてミユーテイング動作時間は増幅回路の
立上り時間を考慮して設定されるが、増幅回路の
立上り特性にはバラツキがあるため動作時間は長
目に設定される。このミユーテイング動作時間を
長く設定すれば電源投入時の雑音の発生を確実に
抑えることが出来るが、磁気テープの再生信号も
その間出力されないため使用者に不快感を与える
ことになる。
本発明は上述した点に鑑みて成されたものであ
り、以下図示した実施例を参照して詳細に説明す
る。図示した回路において、１は磁気テープに録
音されている信号を再生する磁気ヘツド、２は該
磁気ヘツド１によつて再生された信号を増幅する
と共に周波数補正作用を有する前置増幅回路、３
は該前置増幅回路２によつて増幅された信号が印
加されると共にそのレベルを調整する可変抵抗
器、４は該可変抵抗器３によつてレベル調整され
た信号が入力される主増幅回路、５は該主増幅回
路４の出力信号が印加されると共に大出力を有す
る増幅器の入力端子に接続される出力端子であ
る。６はコレクタが信号伝送路７に接続されてい
ると共にエミツタが接地されているミユーテイン
グ用トランジスターであり、導通状態にあるとき
信号伝送路７を流れる信号を側路する作用を有し
ている。８はNAND回路９及び１０より構成さ
れたフリツプフロツプ回路であり、セツト端子
Ｓ、リセツト端子Ｒ、Ｑ出力端子Ｑ及び出力端
子を有している。１１はエミツタがダイオード
１２を介して電源に接続されていると共にコレク
タが抵抗１３を介して前記ミユーテイング用トラ
ンジスター６のベースに接続されている制御トラ
ンジスターであり、そのベースは前記フリツプフ
ロツプ回路８のＱ出力端子Ｑに接続されている。
前記フリツプフロツプ回路８のリセツト端子Ｒは
電源に接続され、出力端子はコンデンサー１
４を介して電源に接続されている。１５は前記前
置増幅回路２の出力信号を導出する信号検出回路
であり、コンデンサー１６及び抵抗１７より構成
されている。１８は前記信号検出回路１５の出力
点Ａより出力された信号が入力端子に印加される
インバーター回路であり、その出力端子は前記フ
リツプフロツプ回路８のセツト端子Ｓに接続され
ている。１９は前記制御トランジスター１１のエ
ミツタと接地間に接続されている制御コンデンサ
ーであり、電源供給状態ではダイオード１２を通
して充電された状態にある。
り、以下図示した実施例を参照して詳細に説明す
る。図示した回路において、１は磁気テープに録
音されている信号を再生する磁気ヘツド、２は該
磁気ヘツド１によつて再生された信号を増幅する
と共に周波数補正作用を有する前置増幅回路、３
は該前置増幅回路２によつて増幅された信号が印
加されると共にそのレベルを調整する可変抵抗
器、４は該可変抵抗器３によつてレベル調整され
た信号が入力される主増幅回路、５は該主増幅回
路４の出力信号が印加されると共に大出力を有す
る増幅器の入力端子に接続される出力端子であ
る。６はコレクタが信号伝送路７に接続されてい
ると共にエミツタが接地されているミユーテイン
グ用トランジスターであり、導通状態にあるとき
信号伝送路７を流れる信号を側路する作用を有し
ている。８はNAND回路９及び１０より構成さ
れたフリツプフロツプ回路であり、セツト端子
Ｓ、リセツト端子Ｒ、Ｑ出力端子Ｑ及び出力端
子を有している。１１はエミツタがダイオード
１２を介して電源に接続されていると共にコレク
タが抵抗１３を介して前記ミユーテイング用トラ
ンジスター６のベースに接続されている制御トラ
ンジスターであり、そのベースは前記フリツプフ
ロツプ回路８のＱ出力端子Ｑに接続されている。
前記フリツプフロツプ回路８のリセツト端子Ｒは
電源に接続され、出力端子はコンデンサー１
４を介して電源に接続されている。１５は前記前
置増幅回路２の出力信号を導出する信号検出回路
であり、コンデンサー１６及び抵抗１７より構成
されている。１８は前記信号検出回路１５の出力
点Ａより出力された信号が入力端子に印加される
インバーター回路であり、その出力端子は前記フ
リツプフロツプ回路８のセツト端子Ｓに接続され
ている。１９は前記制御トランジスター１１のエ
ミツタと接地間に接続されている制御コンデンサ
ーであり、電源供給状態ではダイオード１２を通
して充電された状態にある。
以上の如く本発明のミユーテイング回路は構成
されており、次に動作について説明する。図示し
た回路において、電源を投入するとフリツプフロ
ツプ回路８のリセツト端子Ｒ及びセツト端子Ｓに
は共にＨ（高い）レベルの信号が印加されるので、
Ｑ出力端子Ｑ及びＱ出力端子は夫々Ｈレベル及
びＬ（低い）レベル又はＬレベル及びＨレベルの
状態になるが、電源投入時には出力端子にコ
ンデンサー１４を通してＨレベルの信号が印加さ
れるので出力端子がＨレベル、Ｑ出力端子Ｑ
がＬレベルになる。前記フリツプフロツプ回路８
のＱ出力端子ＱがＬレベルになると該Ｑ出力端子
Ｑにベースが接続されている制御トランジスター
１１がバイアスされて導通状態になる。該制御ト
ランジスター１１が導通すると該制御トランジス
ター１１のコレクタにベースが接続されているミ
ユーテイング用トランジスター６にバイアス電流
が流れ、該ミユーテイング用トランジスター６は
導通状態になる。それ故該ミユーテイング用トラ
ンジスター６によつて信号伝送路７が接地され、
雑音等の信号が出力端子５に出力されることはな
い。斯かる状態のままでミユーテイング動作が行
なわれるが、前置増幅回路２が立上がり定常動作
状態になるとその出力端子より磁気ヘツド１によ
り再生された信号（ヒスノイズ及び誘導ノイズも
含む）が出力される。前記前置増幅回路２の出力
信号が信号検出回路１５の出力点Ａより導出され
てインバーター回路１８の入力端子に印加される
結果、該インバーター回路１８の出力端子にはＬ
レベルの信号が出力される。該インバーター回路
１８の出力がＬレベルになるとフリツプフロツプ
回路８が反転動作し、Ｑ出力端子ＱがＨレベル、
Ｑ出力端子がＬレベルになる。その結果制御ト
ランジスター１１が導通状態より非導通状態にな
り、導通状態にあつたミユーテイング用トランジ
スター６を非導通状態に反転せしめる。従つて磁
気ヘツド１によつて再生された再出信号は前置増
幅回路２−可変抵抗器３−主増幅回路４を通して
出力端子５に出力される。このように電源が供給
されるとミユーテイング用トランジスター６が導
通し雑音の出力端子５への出力動作を阻止する
が、前置増幅回路２が立上がるとミユーテイング
用トランジスター６のミユーテイング動作を解除
するので、ミユーテイング動作時間を必要最少限
に設定することが出来る。またミユーテイング動
作が解除された後はフリツプフロツプ回路８のセ
ツト端子ＳにＨレベル又はＬレベルの信号が印加
されても該フリツプフロツプ回路８は反転動作す
ることはない。
されており、次に動作について説明する。図示し
た回路において、電源を投入するとフリツプフロ
ツプ回路８のリセツト端子Ｒ及びセツト端子Ｓに
は共にＨ（高い）レベルの信号が印加されるので、
Ｑ出力端子Ｑ及びＱ出力端子は夫々Ｈレベル及
びＬ（低い）レベル又はＬレベル及びＨレベルの
状態になるが、電源投入時には出力端子にコ
ンデンサー１４を通してＨレベルの信号が印加さ
れるので出力端子がＨレベル、Ｑ出力端子Ｑ
がＬレベルになる。前記フリツプフロツプ回路８
のＱ出力端子ＱがＬレベルになると該Ｑ出力端子
Ｑにベースが接続されている制御トランジスター
１１がバイアスされて導通状態になる。該制御ト
ランジスター１１が導通すると該制御トランジス
ター１１のコレクタにベースが接続されているミ
ユーテイング用トランジスター６にバイアス電流
が流れ、該ミユーテイング用トランジスター６は
導通状態になる。それ故該ミユーテイング用トラ
ンジスター６によつて信号伝送路７が接地され、
雑音等の信号が出力端子５に出力されることはな
い。斯かる状態のままでミユーテイング動作が行
なわれるが、前置増幅回路２が立上がり定常動作
状態になるとその出力端子より磁気ヘツド１によ
り再生された信号（ヒスノイズ及び誘導ノイズも
含む）が出力される。前記前置増幅回路２の出力
信号が信号検出回路１５の出力点Ａより導出され
てインバーター回路１８の入力端子に印加される
結果、該インバーター回路１８の出力端子にはＬ
レベルの信号が出力される。該インバーター回路
１８の出力がＬレベルになるとフリツプフロツプ
回路８が反転動作し、Ｑ出力端子ＱがＨレベル、
Ｑ出力端子がＬレベルになる。その結果制御ト
ランジスター１１が導通状態より非導通状態にな
り、導通状態にあつたミユーテイング用トランジ
スター６を非導通状態に反転せしめる。従つて磁
気ヘツド１によつて再生された再出信号は前置増
幅回路２−可変抵抗器３−主増幅回路４を通して
出力端子５に出力される。このように電源が供給
されるとミユーテイング用トランジスター６が導
通し雑音の出力端子５への出力動作を阻止する
が、前置増幅回路２が立上がるとミユーテイング
用トランジスター６のミユーテイング動作を解除
するので、ミユーテイング動作時間を必要最少限
に設定することが出来る。またミユーテイング動
作が解除された後はフリツプフロツプ回路８のセ
ツト端子ＳにＨレベル又はＬレベルの信号が印加
されても該フリツプフロツプ回路８は反転動作す
ることはない。
以上の如く電源投入時の動作は行なわれるが、
次に電源遮断時の動作について説明する。電源供
給が断たれるとフリツプフロツプ回路８のリセツ
ト端子ＲがＬレベルになるため該フリツプフロツ
プ回路８が反転動作しＱ出力端子ＱがＨレベルよ
りＬレベルになる。また制御トランジスター１１
のエミツタと接地間には制御コンデンサー１９が
接続されているため、電源が断たれてもそのエミ
ツタ電位は高電位に保持される。その結果制御ト
ランジスター１１が導通し前記制御コンデンサー
１９の充電電荷が放電されるまでミユーテイング
用トランジスター６を導通状態にせしめる。それ
故電源遮断時に発生する雑音が出力端子５に出力
されることはない。
次に電源遮断時の動作について説明する。電源供
給が断たれるとフリツプフロツプ回路８のリセツ
ト端子ＲがＬレベルになるため該フリツプフロツ
プ回路８が反転動作しＱ出力端子ＱがＨレベルよ
りＬレベルになる。また制御トランジスター１１
のエミツタと接地間には制御コンデンサー１９が
接続されているため、電源が断たれてもそのエミ
ツタ電位は高電位に保持される。その結果制御ト
ランジスター１１が導通し前記制御コンデンサー
１９の充電電荷が放電されるまでミユーテイング
用トランジスター６を導通状態にせしめる。それ
故電源遮断時に発生する雑音が出力端子５に出力
されることはない。
尚、本実施例ではミユーテイング用トランジス
ター６の動作を制御する制御回路としてフリツプ
フロツプ回路を利用したが、他の回路を使用する
ことは勿論可能である。
ター６の動作を制御する制御回路としてフリツプ
フロツプ回路を利用したが、他の回路を使用する
ことは勿論可能である。
以上に説明したように本発明のミユーテイング
回路は、主増幅回路に比較して立上り時間の遅い
前置増幅回路の立上りに伴なう信号を利用してミ
ユーテイング動作を解除するようにしたので、電
源投入時のミユーテイング動作時間を必要最少限
に抑えることが出来、ミユーテイング動作時間が
長くて使用者に不快感を与えるという従来のミユ
ーテイング回路が有していた問題を完全に解決す
ることが出来る。
回路は、主増幅回路に比較して立上り時間の遅い
前置増幅回路の立上りに伴なう信号を利用してミ
ユーテイング動作を解除するようにしたので、電
源投入時のミユーテイング動作時間を必要最少限
に抑えることが出来、ミユーテイング動作時間が
長くて使用者に不快感を与えるという従来のミユ
ーテイング回路が有していた問題を完全に解決す
ることが出来る。
図示した回路は、本発明のミユーテイング回路
の一実施例である。 主な図番の説明 ２……前置増幅回路、４……
主増幅回路、６……ミユーテイング用トランジス
ター、８……フリツプフロツプ回路、１１……制
御トランジスター、１９……制御コンデンサー。
の一実施例である。 主な図番の説明 ２……前置増幅回路、４……
主増幅回路、６……ミユーテイング用トランジス
ター、８……フリツプフロツプ回路、１１……制
御トランジスター、１９……制御コンデンサー。
Claims (1)
- １ 磁気ヘツドにより再生された信号を増幅する
前置増幅回路と、該前置増幅回路により増幅され
た信号を増幅する主増幅回路と、電源投入時導通
し前記主増幅回路の出力信号をミユーテイングす
るミユーテイング用トランジスターと、前記前置
増幅回路の立上りに伴なつて発生する信号により
反転すると共に前記ミユーテイング用トランジス
ターを非導通状態に反転せしめる制御回路とより
成るテープレコーダーのミユーテイング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57077268A JPS58194110A (ja) | 1982-05-07 | 1982-05-07 | テ−プレコ−ダ−のミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57077268A JPS58194110A (ja) | 1982-05-07 | 1982-05-07 | テ−プレコ−ダ−のミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194110A JPS58194110A (ja) | 1983-11-12 |
| JPH0343710B2 true JPH0343710B2 (ja) | 1991-07-03 |
Family
ID=13629093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57077268A Granted JPS58194110A (ja) | 1982-05-07 | 1982-05-07 | テ−プレコ−ダ−のミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58194110A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6031240B2 (ja) * | 2011-10-24 | 2016-11-24 | ローム株式会社 | オーディオ信号処理回路およびそれを用いた電子機器 |
-
1982
- 1982-05-07 JP JP57077268A patent/JPS58194110A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58194110A (ja) | 1983-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542421A (en) | Muting circuit in combination with a tape recorder | |
| JPH0223047B2 (ja) | ||
| JPS633520B2 (ja) | ||
| JPH0343710B2 (ja) | ||
| JPS634290Y2 (ja) | ||
| JPS634291Y2 (ja) | ||
| JPS634292Y2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPS647494Y2 (ja) | ||
| JPS5932033Y2 (ja) | 磁気録音再生装置のミキシング回路 | |
| JPS624893Y2 (ja) | ||
| JPS634293Y2 (ja) | ||
| JPH0525085Y2 (ja) | ||
| JPH0145149Y2 (ja) | ||
| JP2522936B2 (ja) | 自動ラウドネス制御回路 | |
| JPS6214763Y2 (ja) | ||
| JPS6145620Y2 (ja) | ||
| KR830000302B1 (ko) | 스테레오 신호용 잡음 저감회로 | |
| JPS6117590Y2 (ja) | ||
| JPH0413848Y2 (ja) | ||
| JPH021731Y2 (ja) | ||
| JPS5822257Y2 (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
| JPH026483Y2 (ja) | ||
| KR880004359Y1 (ko) | 비디오 테이프 레코더의 모드 자동절환신호 발생회로 | |
| JPS6017045Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 |