JPS634291Y2 - - Google Patents

Info

Publication number
JPS634291Y2
JPS634291Y2 JP11899281U JP11899281U JPS634291Y2 JP S634291 Y2 JPS634291 Y2 JP S634291Y2 JP 11899281 U JP11899281 U JP 11899281U JP 11899281 U JP11899281 U JP 11899281U JP S634291 Y2 JPS634291 Y2 JP S634291Y2
Authority
JP
Japan
Prior art keywords
transistor
muting
circuit
state
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11899281U
Other languages
English (en)
Other versions
JPS5826719U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11899281U priority Critical patent/JPS5826719U/ja
Publication of JPS5826719U publication Critical patent/JPS5826719U/ja
Application granted granted Critical
Publication of JPS634291Y2 publication Critical patent/JPS634291Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、テープレコーダーに関し、特に電源
遮断時における雑音の発生を抑えるミユーテイン
グ回路に係る。
テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され、使用者に不快感を与えることに
なる。斯かる雑音としては動作切換に伴なつて発
生するものがあるが、電源遮断に伴なつて発生す
る雑音が特に大きく、この雑音を抑える回路が
種々開発されている。
本考案は電源遮断時に発生する雑音を抑えるこ
とが出来るミユーテイング回路を提供しようとす
るものであり、以下図面を参照して詳細に説明す
る。図示した回路は本考案の一実施例であり、同
図において、1は再生用磁気ヘツド、2は該磁気
ヘツド1によつて再生された信号を増幅する前置
増幅回路、3は該前置増幅回路2の出力信号のレ
ベルを調整する可変抵抗器、4は該可変抵抗器3
によつてレベル調整された信号が入力される主増
幅回路、5は該主増幅回路4によつて増幅された
信号が印加されると共に大出力を有する増幅器の
入力端子に接続される出力端子である。6はコレ
クタが信号伝送路7に接続されていると共にエミ
ツタが接地されているミユーテイング用トランジ
スターであり、オン状態にあるとき前記信号伝送
路7を流れる信号を側路する作用を有している。
8は、電源からの直流電流が逆流防止用ダイオー
ド9を通して供給されて充電されるコンデンサ
ー、10は該コンデンサー8の給電端子にエミツ
タが接続されていると共にコレクタがツエナーダ
イオード11及び抵抗12を介して前記ミユーテ
イング用トランジスター6のベースに接続されて
いる制御トランジスターである。13は電源線路
14と接地間に接続されているブリツジ回路であ
り前記逆流防止用ダイオード9、抵抗15,1
6,17及び18によつて構成されている。19
は前記抵抗15及び16の接続点である平衡端子
Aにエミツタが接続されていると共に抵抗17及
び18の接続点である平衡端子Bにベースが接続
されている検出用トランジスターであり、そのコ
レクタは前記制御トランジスター10のベースに
接続されている。20はミユーテイング操作時高
レベルのミユーテイング信号を出力するミユーテ
イング信号発生回路であり、その出力信号がツエ
ナーダイオード11及び抵抗12を介して前記ミ
ユーテイング用トランジスター6のベースに印加
されるように接続されている。斯かる回路におい
て、ブリツジ回路13を構成する抵抗15,1
6,17及び18の値は電源が供給されている定
常状態では検出用トランジスター19を逆バイア
スする値に設定されている。
以上の如く本考案のミユーテイング回路は構成
されており、次に動作について説明する。電源が
供給された定常動作状態では検出用トランジスタ
ー19が逆バイアスされてオフ状態にあたる制御
トランジスター10はオフ状態にあり、従つてミ
ユーテイング用トランジスター6はオフ状態にあ
る。またコンデンサー8は逆流防止用ダイオード
9を通して充電された状態にある。斯かる状態に
おいて、再生操作をすると再生動作状態になり、
再生用磁気ヘツド1によつて磁気テープに録音さ
れている信号が再生される。前記再生用磁気ヘツ
ド1によつて再生された信号は前置増幅回路2に
より増幅されて可変抵抗器3に印加される。該可
変抵抗器3に印加された再生信号はレベル調整さ
れて主増幅回路4に入力され、該主増幅回路4に
よつて増幅された後出力端子5に出力される。該
出力端子5に出力された再生信号は大出力を有す
る増幅器によつて増幅された後スピーカーに印加
されて放音される。斯かる再生動作状態にあると
きにミユーテイング操作をするとミユーテイング
信号発生回路20より高レベルのミユーテイング
信号が出力され、該ミユーテイング信号がツエナ
ーダイオード11及び抵抗12を介してミユーテ
イング用トランジスター6のベースに印加され
る。その結果該ミユーテイング用トランジスター
6がオン状態に反転しミユーテイング動作を行な
うので、再生信号や雑音が出力端子5に出力され
ることはない。
以上の如く再生動作及び通常のミユーテイング
動作は行なわれるが、次に電源スイツチの開放に
伴なう電源遮断時の動作について説明する。電源
スイツチの開放により電源供給が断たれると電源
線路14の電位が降下するためブリツジ回路13
の平衡端子Aの電位即ち検出用トランジスター1
9のエミツタ電位も同様に降下する。これに対
し、他方も平衡端子Bの電位即ち検出用トランジ
スター19のベース電位はコンデンサー8に充電
されている電荷によつてその降下が遅延せしめら
れる。それ故、電源遮断により検出用トランジス
ター19のエミツタ電位が降下すると該検出用ト
ランジスター19が逆バイアス状態より順バイア
ス状態となり、該検出用トランジスター19は直
ちにオン状態に反転する。前記検出用トランジス
ター19がオン状態に反転すると該検出用トラン
ジスター19のコレクタにベースが接続されてい
る制御トランジスター10がオン状態に反転し、
そのコレクタより前記ミユーテイング用トランジ
スター6のベースにバイアス電流が供給される。
従つて該ミユーテイング用トランジスター6がオ
ン状態となり信号伝送路7を接地する結果電源遮
断に伴なう雑音が出力端子5に出力されることは
ない。前記ミユーテイング用トランジスター6へ
のバイアス電流はコンデンサー8に充電されてい
た電荷の放電によつて供給されるが、該コンデン
サー8に充電されていた電荷が放電されると検出
用トランジスター19、制御トランジスター10
及びミユーテイング用トランジスター6は、オフ
状態に反転する。
尚本実施例では電源遮断を電源スイツチを開放
することによつて行なつた場合について説明した
が、タイマー装置によつて電源遮断を行なう場合
にも同様な動作を行なうことが出来る。
以上に説明したように本考案のミユーテイング
回路は、電源遮断時に発生する雑音を抑えること
が出来るので、大出力を有する増幅器に接続され
て使用されるテープレコーダーのミユーテイング
回路として最適である。また電源遮断に伴なう電
位降下を検出しミユーテイング用トランジスター
の動作を制御する制御トランジスターを反転動作
せしめる検出用トランジスターの動作をブリツジ
回路によつて制御するようにしたので、ミユーテ
イングの動作点を正確且つ容易に設定することが
出来るだけでなく電圧変動による誤動作を防止す
ることが出来るという利点を本考案のミユーテイ
ング回路は有するものである。
【図面の簡単な説明】
図示した回路は、本考案のミユーテイング回路
の一実施例である。 主な図番の説明、4……主増幅回路、5……出
力端子、6……ミユーテイング用トランジスタ
ー、7……信号伝送路、8……コンデンサ、9…
…逆流防止用ダイオード、10……制御トランジ
スター、13……ブリツジ回路、14……電源線
路、19……検出用トランジスター、20……ミ
ユーテイング信号発生回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 信号伝送路と接地間にコレクタ・エミツタ路が
    接続されているミユーテイング用トランジスター
    と、該ミユーテイング用トランジスターの動作を
    制御するべく接続されていると共にオン状態にあ
    るとき前記ミユーテイング用トランジスターをオ
    ン状態にせしめる制御トランジスターと、電源供
    給状態において逆流防止用ダイオードを通して常
    時充電されていると共に前記制御トランジスター
    の電流供給側に接続されているコンデンサーと、
    電源線路と接地間に接続されていると共に前記逆
    流防止用ダイオードと共に一辺を構成する抵抗を
    含む4つの抵抗より成るブリツジ回路と、該ブリ
    ツジ回路の平衡端子にエミツタ及びベースが接続
    されていると共にコレクタが前記制御トランジス
    ターのベースに接続されている検出用トランジス
    ターとより成るテープレコーダーのミユーテイン
    グ回路。
JP11899281U 1981-08-10 1981-08-10 テ−プレコ−ダ−のミュ−ティング回路 Granted JPS5826719U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11899281U JPS5826719U (ja) 1981-08-10 1981-08-10 テ−プレコ−ダ−のミュ−ティング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11899281U JPS5826719U (ja) 1981-08-10 1981-08-10 テ−プレコ−ダ−のミュ−ティング回路

Publications (2)

Publication Number Publication Date
JPS5826719U JPS5826719U (ja) 1983-02-21
JPS634291Y2 true JPS634291Y2 (ja) 1988-02-03

Family

ID=29913082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11899281U Granted JPS5826719U (ja) 1981-08-10 1981-08-10 テ−プレコ−ダ−のミュ−ティング回路

Country Status (1)

Country Link
JP (1) JPS5826719U (ja)

Also Published As

Publication number Publication date
JPS5826719U (ja) 1983-02-21

Similar Documents

Publication Publication Date Title
JPS634291Y2 (ja)
JPS634290Y2 (ja)
JPS6145620Y2 (ja)
JPS634293Y2 (ja)
JPS634292Y2 (ja)
JPS634247Y2 (ja)
JPS6145621Y2 (ja)
JPH0145149Y2 (ja)
JPS6017045Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS634288Y2 (ja)
JPH0343710B2 (ja)
JPS599446Y2 (ja) ミュ−ティング制御信号発生回路
JPH0316082Y2 (ja)
JPH0425661Y2 (ja)
JPS6235Y2 (ja)
JPH0356914Y2 (ja)
JPS6017046Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS6112614Y2 (ja)
JPH0319108Y2 (ja)
JPH0320932Y2 (ja)
JPS647494Y2 (ja)
JPS624893Y2 (ja)
JPH0633578Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS604306Y2 (ja) テ−プレコ−ダ−のミュ−ティング回路
JPS5830250Y2 (ja) テ−プレコ−ダ