JPH0342014B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の単安定マルチバイブレータ
を用いてパルス幅の異なる複数のパルスを発生す
るパルス発生器に関する。

〔従来の技術〕

従来、ビデオテープレコーダなどの種々の電子
機器は、たとえば操作釦の１回の操作によつて制
御時間が異なる複数の制御を順次に行なう必要が
あるため、各制御に応じたパルス幅の制御用の複
数のパルスを発生する必要がある。

そして時定数の異なる複数の単安定マルチバイ
ブレータ（以下モノマルチと称する）を縦列接続
し、前記操作などによつて形成されるトリガ信号
にもとづき各モノマルチを順次に起動すれば、各
モノマルチの出力パルスによつてパルス幅の異な
る複数のパルスを発生することができるため、た
とえばパルス幅の異なる３個のパルスを発生する
従来のこの種パルス発生器は、モノマルチ用集積
回路（以下モノマルチICと称する）を用いたパ
ルス数の個数、すなわち３個のモノマルチによつ
て第３図に示すように構成されている。

ところで第３図の１はトリガ信号が入力される
トリガ入力端子、２は入力端子１に接続されたモ
ノマルチであり、モノマルチIC Ｍ１と時定数用
の抵抗Ｒ１、コンデンサＣ１とにより形成されて
いる。３はモノマルチ２に接続されたモノマルチ
であり、モノマルチIC Ｍ２と時定数用の抵抗Ｒ
２、コンデンサＣ２とにより形成されている。４
はモノマルチ３に接続されたモノマルチであり、
モノマルチIC Ｍ３と時定数用の抵抗Ｒ３、コン
デンサＣ３とにより形成されている。５ａ，５
ｂ，５ｃは３個のパルス出力端子であり、各モノ
マルチIC Ｍ１〜Ｍ３のＱ出力端子ｑにそれぞれ
接続されている。

なお、各モノマルチIC Ｍ１〜Ｍ３は、入力端
子ｉ、時定数端子ｔおよびＱ，出力端子ｑ，
を有し、モノマルチIC Ｍ１の入力端子ｉが入力
端子１に接続され、モノマルチIC Ｍ２，Ｍ３の
入力端子ｉがモノマルチIC Ｍ１，Ｍ２の出力
端子にそれぞれ接続されている。

また、各時定数用の抵抗Ｒ１〜Ｒ３、コンデン
サＣ１〜Ｃ３は、それぞれ正電源端子（＋Ｂ）と
アースとの間に直列接続され、抵抗Ｒ１〜Ｒ３と
コンデンサＣ１〜Ｃ３との各接続点が各モノマル
チIC M₁〜M₃の時定数端子ｔにそれぞれ接続さ
れている。

そして第４図ａに示すように、τ1時に入力端子
１にパルス状のトリガ信号が入力されると、トリ
ガ信号の立上りによつてモノマルチ２が起動さ
れ、該モノマルチ２が、抵抗Ｒ１、コンデンサＣ
１の時定数によつて設定されるT₁時間だけ準安
定状態になる。

したがつて、モノマルチ２のＱ出力端子ｑから
パルス出力端子５ａに、第４図ｂに示すようにτ1
時ないしτ2時のT₁時間のパルス幅のハイレベル
（以下Ｈと称する）パルスが出力される。

また、τ2時にモノマルチIC Ｍ１のＱ出力端子
ｑの出力パルスがローレベル（以下Ｌと称する）
に立下ると、このときモノマルチIC Ｍ１の出
力端子がＨに立上り、該立上りによりモノマル
チ３が起動される。

そしてモノマルチ３が抵抗Ｒ２、コンデンサＣ
２の時定数によつて設定されるT₂時間だけ準安
定状態になり、このときモノマルチIC Ｍ２のＱ
出力端子ｑからパルス出力端子５ｂに、第４図ｃ
に示すようにτ2時ないしτ3時のT₂時間のパルス
幅のＨのパルスが出力される。

さらに、τ3時にモノマルチIC Ｍ２のＱ出力端
子ｑの出力パルスが立下ると、このときモノマル
チIC Ｍ２の出力端子がＨに立上り、該立上
りによりモノマルチ４が起動される。

そしてモノマルチ４が抵抗Ｒ３、コンデンサＣ
３の時定数によつて設定されるT₃時間だけ準安
定状態になり、このときモノマルチIC Ｍ３のＱ
出力端子ｑからパルス出力端子５ｃに、第４図ｄ
に示すようにτ3時ないしτ4時のT₃時間のパルス
幅のＨのパルスが出力される。

したがつて、トリガ信号の入力にもとづき、パ
ルス出力端子５ａ〜５ｃには、パルス幅の異なる
３個のパルスが順次に出力され、該各パルスによ
つて制御時間の異なる各制御を順次に行なうこと
ができる。

なお、第３図の場合は３個のパルスを発生する
ために、３個のモノマルチ２〜４を用いてパルス
発生器が形成されているが、４個以上のパルスを
発生するときは、パルス数の個数のモノマルチを
第３図と同様に縦列接続してパルス発生器が形成
される。

〔発明が解決しようとする問題点〕

ところで前記従来のパルス発生器の場合は、発
生するパルスの個数のモノマルチを用いる必要が
あり、発生するパルスの個数が多くなると、モノ
マルチの個数が多くなる。

一方、各モノマルチは温度変化などによる時定
数の変化を防止するために、それぞれ温度補償な
どの時定数の補償を行なう必要がある。

そしてモノマルチの個数が多くなるにしたがつ
て前記時定数の補償を行なうための回路構成など
が複雑化し、大型化するとともに高価になる問題
点がある。

〔問題点を解決するための手段〕

この発明は、前記の点に留意してなされたもの
であり、複数の単安定マルチバイブレータを有
し、トリガ信号の入力によりパルス幅の異なる複
数のパルスを発生するパルス発生器において、前
記トリガ信号により起動される初段の単安定マル
チバイブレータに、発生するパルスの個数より２
個以上少ない個数の単安定マルチバイブレータを
縦列接続するとともに、終段の単安定マルチバイ
ブレータの出力パルスの後縁により前記初段の単
安定マルチバイブレータを再起動する再起動用ゲ
ート部と、前記各単安定マルチバイブレータの一
部または全部の時定数を該各単安定マルチバイブ
レータのパルス出力後それぞれに切換える時定数
切換手段と、前記各単安定マルチバイブレータの
起動の合計回数が前記発生するパルスの個数に達
したときに最後に起動された単安定マルチバイブ
レータの後段の単安定マルチバイブレータを不動
作に制御する停止制御手段と、前記各単安定マル
チバイブレータの出力パルスのゲート処理により
前記各単安定マルチバイブレータの出力パルスを
起動毎に異なるパルス出力端子に出力する出力用
ゲート部とを備えたことを特徴とするパルス発生
器である。

〔作用〕

したがつて、たとえばＮ個のパルスを発生する
場合は、初段の単安定マルチバイブレータ、すな
わち初段のモノマルチにＮ−２個以下のモノマル
チを縦列接続して形成され、このときトリガ信号
の入力によつて各モノマルチが順に起動されると
ともに、終段のモノマルチの出力パルスの後縁毎
に初段のモノマルチが再び起動され、再び各モノ
マルチが順次に起動され始める。

そして各モノマルチの一部または全部の時定数
が各モノマルチそれぞれのパルス出力後にそれぞ
れ切換えられるため、各モノマルチは、トリガ信
号の起動のときの出力パルスのパルス幅と、再起
動のときの出力パルスのパルス幅とが異なる。

さらに、各モノマルチの出力パルスが、起動毎
に異なるパルス出力端子に得られるため、Ｎ−１
個以下のモノマルチを用いてパルス幅の異なるＮ
個のパルスが発生される。

〔実施例〕

つぎに、この発明を、その１実施例を示した第
１図および第２図とともに詳細に説明する。

第１図は２個のモノマルチを用いて３個のパル
スを発生する場合を示し、同図において、６はト
リガ信号が入力される入力端子、７はモノマルチ
IC Ｍ４の入力端子ｉが後述の再起動用ゲート部
を介して入力端子６に接続された初段の第１モノ
マルチであり、モノマルチIC Ｍ４および、逆流
防止用の２個のダイオードＤ１，Ｄ２それぞれの
カソードに接続された時定数用の２個の抵抗Ｒ
４，Ｒ５、両抵抗Ｒ４，Ｒ５とアースとの間に設
けられた時定数用のコンデンサＣ４により形成さ
れ、モノマルチIC Ｍ４の時定数端子ｔが抵抗Ｒ
４，Ｒ５とコンデンサＣ４との接続点に接続され
ている。

８は第１モノマルチ７に縦列接続された終段の
第２モノマルチであり、モノマルチIC Ｍ５およ
び、時定数用の抵抗Ｒ６、該抵抗Ｒ６とアースと
の間に設けられた時定数用のコンデンサＣ５によ
り形成され、モノマルチIC Ｍ５の入力端子ｉが
モノマルチIC Ｍ４の出力端子に接続される
とともに、モノマルチIC Ｍ５の時定数端子ｔが
抵抗Ｒ６、コンデンサＣ５の接続点に接続されて
いる。

９は時定数切換手段を形成するＤ型のフリツプ
フロツプであり、トリガ入力端子ｃ、データ入力
端子ｄ、リセツト端子rst、およびＱ，出力端
子ｑ，を有し、トリガ入力端子ｃ、リセツト端
子rstがモノマルチＭ４の出力端子、入力端
子６にそれぞれ接続されるとともに、データ入力
端子ｄと出力端子とが接続され、かつＱ，
出力端子ｑ，がダイオードＤ２，Ｄ１のアノー
ドにそれぞれ接続されている。

１０は停止制御手段を形成するRS型のフリツ
プフロツプであり、セツト、リセツト入力端子
ｓ，ｒおよびＱ，出力端子ｑ，を有し、セツ
ト端子ｓ、Ｑ出力端子ｑが入力端子６、抵抗Ｒ６
にそれぞれ接続されている。

１１は２個のノアゲート１１ａ，１１ｂからな
る出力用ゲート部であり、ゲート１１ａの一方、
他方の入力端子がフリツプフロツプ９のＱ入力端
子ｑ、モノマルチIC Ｍ４の出力端子にそれ
ぞれ接続され、ゲート１１ｂの一方、他方の入力
端子がフリツプフロツプ９の出力端子、モノ
マルチIC Ｍ４の出力端子にそれぞれ接続さ
れている。

１２はアンドゲート１２ａ、オアゲート１２ｂ
からなる再起動用ゲート部であり、ゲート１２ａ
の一方、他方の入力端子がモノマルチIC Ｍ５の
Ｑ出力端子、フリツプフロツプ９のＱ出力端子
ｑにそれぞれ接続されるとともに、ゲート１２ｂ
の一方、他方の入力端子がゲート１２ａの出力端
子、入力端子６にそれぞれ接続され、かつゲート
１２ｂの出力端子がモノマルチIC Ｍ４の入力端
子ｉに接続されている。

１３ａ，１３ｂ，１３ｃは第１ないし第３パル
ス出力端子であり、出力端子１３ａがゲート１１
ａの出力端子に接続されるとともに、出力端子１
３ｂがモノマルチIC Ｍ５のＱ出力端子ｑに接続
され、かつ出力端子１３ｃがゲート１１ｂの出力
端子に接続されている。

そして第２図ａに示すように、τa時に入力端
子６にパルス状のトリガ信号が入力されると、該
トリガ信号の立上りによつてモノマルチ７が起動
されるとともにフリツプフロツプ９がリセツトさ
れ、フリツプフロツプ９の出力端子がＨにな
る。

さらに、フリツプフロツプ９の出力端子が
Ｈになるため、ダイオードＤ１がオンし、モノマ
ルチ７に時定数が抵抗Ｒ４、コンデンサＣ４によ
つて設定されるTa時間の時定数に切換え設定さ
れる。

したがつて、モノマルチ７がτa時ないしτb時
のTa時間に準安定状態になり、第２図ｂ，ｃに
示すようにモノマルチIC Ｍ４のＱ，出力端子
ｑ，からは、τa時ないしτb時のTa時間のパル
ス幅のＨ，Ｌそれぞれのパルスが出力される。

すなわち、トリガ信号の入力によつてモノマル
チ７からパルス幅Taのパルスが出力される。

そしてリセツトによつてフリツプフロツプ９の
Ｑ出力端子ｑが第２図ｄに示すようにＬに保持さ
れているため、ゲート１１ａのゲート処理によ
り、同図ｅに示すように、出力端子１３ａにはモ
ノマルチ７のパルス幅Taの出力パルスが出力さ
れる。

なお、入力端子６のトリガ信号の立上りがフリ
ツプフロツプ１０のセツト入力端子ｓにも入力さ
れるため、フリツプフロツプ１０はτa時にセツ
トされ、第２図ｆに示すようにフリツプフロツプ
１０のＱ出力端子ｑがＨになる。

つぎに、τb時になつてモノマルチ７の出力パ
ルスの後縁に達すると、モノマルチIC Ｍ４の
出力端子の立上りによつてモノマルチ８が起動
されるとともに、フリツプフロツプ９がセツトさ
れ、フリツプフロツプ９のＱ，出力端子ｑ，
がＨ，Ｌそれぞれに反転する。

ところで第２図ｇに示すように、フリツプフロ
ツプ９の出力端子がＬになつても、フリツプ
フロツプ１０がセツト保持されるため、モノマル
チ８の時定数が抵抗Ｒ６、コンデンサＣ５によつ
て設定されるTb時間の時定数になる。

したがつて、モノマルチ８がτb時ないしτc時
のTb時間に準安定状態になり、第２図ｈ，ｉに
示すようにモノマルチIC Ｍ５のＱ，出力端子
ｑ，からは、τb時ないしτc時のTb時間のパル
ス幅のＨ，Ｌそれぞれのパルスが出力される。

すなわち、モノマルチ７の出力パルスの後縁に
よつてモノマルチ８が起動され、モノマルチ８か
らパルス幅Tbのパルスが出力される。

そしてモノマルチIC Ｍ５のＱ出力端子ｑが出
力端子１３ｂに接続されているため、第２図ｊに
示すように、出力端子１３ｂにはモノマルチ８の
パルス幅Tbの出力パルスが出力される。

一方、τc時にモノマルチ８の出力パルスの後縁
に達し、モノマルチIC Ｍ５の出力端子が立
上ると、このときフリツプフロツプ９のＱ出力端
子ｑがＨになつているため、ゲート１２ａの出力
がＨに立上り、モノマルチ７が再起動される。

すなわち、モノマルチ８の出力パルスの後縁に
より、ゲート部１２を介してモノマルチ７が再起
動される。

一方、フリツプフロツプ９のＱ，出力端子
ｑ，がＨ，Ｌそれぞれになつているため、モノ
マルチ７が再起動されたときは、ダイオードＤ１
がオフしてダイオードＤ２がオンしている。

そこでモノマルチ７は、再起動されたときの時
定数が抵抗Ｒ５、コンデンサＣ４によつて設定さ
れるTc時間の時定数に切換えられる。

したがつて、モノマルチ７は再起動されたτc時
ないしτd時のTc時間に準安定状態になり、モノ
マルチIC Ｍ４のＱ，出力端子ｑ，からは、
τc時ないしτd時のTc時間のパルス幅のＨ，Ｌそ
れぞれのパルスが出力される。

すなわち、ゲート部１２の再起動によつてモノ
マルチ７からパルス幅Tcのパルスが出力される。

そしてフリツプフロツプ９のＱ出力端子ｑがＬ
に保持されているため、ゲート１１ｂのゲート処
理により、第２図ｋに示すように出力端子１３ｃ
にはモノマルチ７のパルス幅Tcの出力パルスが
出力される。

ところで出力端子１３ｃの出力パルスによつて
フリツプフロツプ１０がリセツトされるため、τc
時には、フリツプフロツプ１０のＱ出力端子ｑの
Ｌによつてモノマルチ８が不動作に制御される。

すなわち出力端子１３ａ〜１３ｃに順次にパル
スが出力され、モノマルチ７，８の起動の合計回
数が、発生するパルスの個数である３個に達する
と、フリツプフロツプ１０によつて、最後に起動
されたモノマルチ７の後段のモノマルチ８が不動
作に制御される。

したがつて、再起動されたモノマルチIC Ｍ４
の出力端子がτd時にＨに立上つても、モノ
マルチ８が起動されず、パルスの発生が終了す
る。

そして第１図の場合は、発生するパルスの個数
より１個少ない２個のモノマルチ７，８を用いて
各パルスが発生されるため、パルス発生器に設け
るモノマルチの個数が従来より少なくなり、温度
補償などの時定数の補償が簡単な回路構成で行な
え、たとえば時定数の補償回路を含む全回路を１
チツプの集積回路によつて形成する場合は、集積
度のランクが低くなつて安価に製造できる。

ところで前記実施例では、２個のモノマルチ７
の時定数のみを１回だけ切換えて３個のパルスを
発生したが、４個のパルスを発生するときは、モ
ノマルチ８に対してもモノマルチ７のように時定
数用の２個の抵抗およびダイオードを設け、かつ
時定数切換手段に、フリツプフロツプ９と同様の
フリツプフロツプをあらたに設け、該フリツプフ
ロツプによつてモノマルチ８の時定数を起動毎に
切換えればよく、このときフリツプフロツプ１０
に相当するフリツプフロツプが形成する停止制御
手段により、モノマルチ８が再起動されたときに
モノマルチ７を不動作に制御するのは勿論であ
る。

そしてモノマルチ７，８に、たとえば抵抗Ｒ
４，Ｒ５とダイオードＤ１，Ｄ２との直列回路を
多数個設け、両モノマルチ７，８の時定数を起動
毎に切換えると、２個のモノマルチ７，８によつ
て多数個のパルスを発生することができる。

また、モノマルチ７と８との間にモノマルチ８
と同様のモノマルチを設け、４個のパルスを発生
することもできる。

すなわち、Ｎ個のパルスを発生する場合は、初
段のモノマルチにＮ−２個以下のモノマルチを縦
列接続し、トリガ信号によつて各モノマルチを順
に起動するとともに、終段のモノマルチの出力パ
ルスの後縁毎に再起動用ゲート部によつて初段の
モノマルチを再び起動し、再び各モノマルチを順
次に起動し、かつ時定数切換手段によつて各モノ
マルチの一部または全部の時定数を各モノマルチ
それぞれのパルス出力後にそれぞれ切換えるとと
もに、出力用ゲート部のゲート処理によつて各モ
ノマルチの出力パルスを起動毎に異なるパルス出
力端子に出力し、各モノマルチの起動の合計回数
が発生するパルスの個数に達したときに最後に起
動されたモノマルチの後段のモノマルチを不動作
にすることにより、Ｎ−１個以下のモノマルチを
用いてパルス幅の異なるＮ個のパルスを形成する
ことができる。

なお、各モノマルチの起動毎のパルス幅が同じ
であつてもよいのは勿論である。

〔発明の効果〕

以上のように、この発明のパルス発生器による
と、発生するパルスの個数より少ない単安定マル
チバイブレータ（モノマルチ）を用いてパルス幅
の異なる各パルスを発生することができ、各モノ
マルチの時定数の補償回路などを簡単に形成し、
小型化するとともに安価にすることができるもの
である。

【図面の簡単な説明】

第１図はこの発明のパルス発生器の１実施例の
結線図、第２図ａ〜ｋは第１図の動作説明用のタ
イミングチヤート、第３図は従来のパルス発生器
の結線図、第４図ａ〜ｄは第３図の動作説明用の
タイミングチヤートである。 ７，８……第１、第２モノマルチ、９，１０…
…フリツプフリツプ、１１……出力用ゲート部、
１２……再起動用ゲート部、１３ａ〜１３ｃ……
第１ないし第３パルス出力端子。

Claims (1)

【特許請求の範囲】
1. １ 複数の単安定マルチバイブレータを有し、ト
   リガ信号の入力によりパルス幅の異なる複数のパ
   ルスを発生するパルス発生器において、前記トリ
   ガ信号により起動される初段の単安定マルチバイ
   ブレータに、発生するパルスの個数より２個以上
   少ない個数の単安定マルチバイブレータを縦列接
   続するとともに、終段の単安定マルチバイブレー
   タの出力パルスの後縁により前記初段の単安定マ
   ルチバイブレータを再起動する再起動用ゲート部
   と、前記各単安定マルチバイブレータの一部また
   は全部の時定数を該各単安定マルチバイブレータ
   のパルス出力後それぞれに切換える時定数切換手
   段と、前記各単安定マルチバイブレータの起動の
   合計回数が前記発生するパルスの個数に達したと
   きに最後に起動された単安定マルチバイブレータ
   の後段の単安定マルチバイブレータを不動作に制
   御する停止制御手段と、前記各単安定マルチバイ
   ブレータの出力パルスのゲート処理により前記各
   単安定マルチバイブレータの出力パルスを起動毎
   に異なるパルス出力端子に出力する出力用ゲート
   部とを備えたことを特徴とするパルス発生器。