JPH0341828A - Ｄａ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＤＡ（デジタル−アナログ）変換回路に関し、
特に任意の基準電圧を基準とした単極性出力または双極
性出力が得られるようにしたＤＡ変換回路に関する。

〔発明の概要〕

本発明ＯＤＡ変換回路は、同相入力端子に基準電圧源の
基準電圧が供給される演算増幅器と、互いに等しい電流
を出力する複数の定電流と、複数の電流入力端子および
終端抵抗器を有するｒ−２ｒ抵抗ラダー回路と、前記複
数の定電流源と前記ｒ−２ｒ抵抗ラダー回路の各電流入
力端子との間にそれぞれ接続され、デジタル入力信号に
より制御される複数の電流スイッチとを具備し、前記ｒ
−２ｒラダー回路の終端抵抗器を前記演算増幅器の逆相
入力端子と出力端子との間に接続して構成され、電流誤
差が少ないと共に任意の基準電圧を基準とした単極性ア
ナログ出力が得られる。

また、基準電圧源と演算増幅器の同相入力端子との間に
バイアス抵抗器を接続し、別の定電流源のバイアス電流
を供給することにより、任意の基準電圧を中心とした双
極性アナログ出力が得られる。

〔従来の技術〕

従来、抵抗値がｒと２ｒの２種類の抵抗のみで構成した
ｒ−２ｒ抵抗ラダー回路を用いた電流加算型のＤＡ変換
回路が、例えば特公昭６０−１６１４０号公報に記載さ
れている。

この電流加算型ＤＡ変換回路について第５図の従来のＤ
Ａ変換回路の一例を示す回路図について説明する。

第５図において、ＳＷ、乃至ＳＷ４は第１乃至第４の電
流スイッチであり、トランジスタＱ、乃至トランジスタ
Ｑ、から構成され、トランジスタＱ。

、Ｑ：ｌ　、ＱｓおよびＱ、の各ベースには一例として
４ビツトのデジタル入力信号ＭＳＢ、２ＳＢ、３ＳＢお
よびＬＳＢが夫々供給され、トランジスタＱ２、Ｑ、、
Ｑ、およびＱｌｌの各ベースには極性反転したデジタル
入力信号ＩＭＳＢ、　１２ＳＢ、、１３ＳＢおよびＩＬ
ＳＢが夫々供給される。１は抵抗値ｒを有する抵抗器Ｒ
ｏ乃至抵抗器Ｒ３と、抵抗値２ｒを有する抵抗器Ｒ４乃
至抵抗器Ｒ１とからなるｒ−２ｒ抵抗ラダー回路である
。トランジスタＱ９乃至トランジスタＱＩ！は定電流ト
ランジスタであり、夫々のベースは定電圧源２に接続さ
れ、夫々のエミッタはｒ−２ｒ抵抗ラダー回路１に供給
され、夫々のコレクタから第１の電流スインチＳｈ１乃
至第４の電流スイッチＳＷ、に定電流■。、Ｉｏ／２．
１ｏ／４および■。／８を供給する。３は演算増幅器で
あり、同相入力端子（＋）に基準電圧源４の基準電圧Ｖ
、が供給されると共に、反転入力端子（−）にデジタル
入力信号に応じて選択された第１乃至第４の電流スイッ
チ５ＧＩＩ〜ＳＷ４の加算電流Ｉ。Ａが供給される。５
は演算増幅器３の逆相入力端子（−）と出力端子６との
間に接続され、抵抗値ｒＮを有する帰還抵抗であり、出
力端子６に第６図Ａの従来ＯＤＡ変換回路の変換特性図
に示す単極性（７）７−１−０グ出力Ｖｏ　　（Ｖｏ　
・Ｖｒ　十ｒｏＤＡ−ｒＮ）を発生する。７は定電流■
１．．を帰還抵抗５に供給する定電流源であり、この場
合のアナログ出力■。は、第６図Ｂの従来のＤＡ変換回
路の変換特性図に示す通り、双極性となる（■。・Ｖ、
、＋１０ＤＡ　　’　ｒＮ　　Ｌ＊ｆ　　・ｒＮ）。

〔発明が解決しようとする課題〕

しかしながら、従来ＯＤＡ変換回路は、定電流トランジ
スタＱ９乃至Ｑ　＋　ｔのベース・エミッタ間電圧Ｖ１
にの温度変化ΔＶ□の影響を小にするためにｒ−２ｒ抵
抗ラダー回路１の抵抗器Ｒ４乃至Ｒ１の各電圧を大きく
設定する必要があり、その結果定電圧源２の電圧はデジ
タル入力のビット数が多くなると大幅に増加してしまう
欠点があった。

また、例えば第１の電流スイッチ紳、のトランジスタＱ
１と第２の電流スイッチＳＷｚのトランジスタＱ、の各
コレクタ電流は、それぞれ各エミッタ電流のβ／１＋β
倍になるが（βはエミッタ接地電流増幅率）、電流比が
２対１のためトランジスタＱ、とトランジスタＱ２の各
工業ツタ接地電流増幅率が異なり、上位ビットと下位ビ
ット間のコレクタ電流に電流誤差を生じる欠点があった
。

従って、本発明の目的は前記欠点を改良したＤＡ変換回
路を提供することにある。

〔課題を解決するための手段〕

本発明のＤＡ変換回路は、基準電圧を出力する基準電圧
源と、同相入力端子、逆相入力端子および出力端子を有
し、同相入力端子に前記基準電圧源の基準電圧が供給さ
れる演算増幅器と、互いに等しい電流をそれぞれ出力す
る複数の定電流源と、前記複数の定電流源に対応した複
数の電流入力端子および終端抵抗器を有するｒ−２ｒ抵
抗ラダー回路と、前記複数の定電流源と前記ｒ−２ｒラ
ダー回路の各電流入力端子との間にそれぞれ接続され、
デジタル入力信号により制御される複数の電流スイッチ
と、前記ｒ−２ｒ抵抗ラダー回路の終端抵抗器を前記演
算増幅器の逆相入力端子と出力端子との間に接続して構
成される。

また、本発明のＤＡ変換回路は、前記演算増幅器の同相
入力端子と基準電圧源との間にバイアス用抵抗器を接続
し、前記バイアス用抵抗器に所定のバイアス電流を供給
する別の定電流源を設けてなる。

〔作用〕

本発明のＤＡ変換回路によれば、複数の電流スイッチに
は互いに等しい電流が流れるため、電流誤差が少なくな
ると共に、任意の基準電圧を基準とした単極性アナログ
出力が得られる。

また、別の定電流源のバイアス電流を前記バイアス抵抗
器に供給した場合には、任意の基準電圧を中心とした双
極性アナログ出力が得られる。

〔実施例〕

以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明のＤＡ変換回路の基本構成を示す回路図
であり、第５図の従来のＤＡ変換回路の一例を示す回路
図に対応する部分には同一番号を付して説明する。

第１図において、８乃至１１は互いに等しい電流Ｉ０を
それぞれ出力する複数の定電流源であり、−例としてデ
ジタル入力信号が４ビツトの場合を示す。ＳＷ、乃至Ｓ
６は第１乃至第４の電流スイッチであり、トランジスタ
Ｑ１乃至Ｑ、から構成され、トランジスタＱ１乃至Ｑ＠
の各ベースにはＭＳＢ　、　ＩＭＳＢ、　２３Ｂ　、　
ｌ２ＳＢ、　３ＳＢ　、　１３ＳＢＳＬＳＢ　。

ＩＬＳＢのデジタル入力信号がそれぞれ供給される。

１２は複数の定電流源８乃至１１に対応した複数の電流
入力端子Ｐｌ乃至Ｐ４と、抵抗値ｒの終端抵抗器Ｒｓと
を有するｒ−２ｒ抵抗ラダー回路である。

前記複数の電流入力端子Ｐ、乃至Ｐ４は、第１の電流ス
イッチＳＷＩ乃至第４の電流スイッチＳＷ、のトランジ
スタＱ、　、Ｑ、　、ＱｓおよびＱ、のコレクタにそれ
ぞれ接続される。前記ｒ−２ｒ抵抗ラダー回路１２の終
端抵抗器Ｒ８は、基準電圧源４の基準電圧ｖｒが同相入
力端子（＋）に供給される演算増幅器３の逆相入力端子
（−）と出力端子６との間に接続される。

以上の構成における動作について第２図の本発明のＤＡ
変換回路の単極性変換特性図を参照しながら説明する。

前記第１の電流スイッチＳＷ、乃至第４の電流スイッチ
ＳＷ、に（０００１）のデジタル入力信号を供給した時
、トランジスタＱ、がオンになり、トランジスタＱ、　
、Ｑｓ、Ｑ、がオフとなってｒ−２ｒ抵抗ラダー回路１
２の電流入力端子Ｐ４に定電流源１１の定電流■。を供
給（電流吸込み）し、終端抵抗器Ｒ８に電流誤差のない
Ｉ。／８の電流が流れ、ｖｏｎＡ＝Ｉｏ　　・ｒ　／　
８の電圧を発生する。従って、演算増幅器３の出力端子
６のアナログ出力は、ｖＯ＝ｖｒ　＋ＶＯＤＡ　＝■、
　＋　Ｉ　Ｏ”　ｒ／８となり、第２図に示す通り任意
の基準電圧Ｖｒを基準にしたステップ１の出力となる。

また、第１の電流スイッチＳＷｌ乃至第４の電流スイッ
チＳＷ４に（１０００）のデジタル入力信号を供給した
時、トランジスタＱ、はオンになり、トランジスタＱ、
　、ＱｓおよびＱ７はオフとなってｒ−２ｒ抵抗ラダー
回路１２の電流入力端子Ｐ＋に定電流源８の定電流Ｉ０
を供給し、終端抵抗器Ｒ６にＩｏの電流が流れ、ＶＯＤ
Ａ　＝　Ｉｏ　　・ｒの電圧を発生する。従って、演算
増幅器３の出力端子６のアナログ出力は、Ｖｏ＝Ｖ、＋
１．　−ｒとなり、第２図に示す通り、基準電圧■、を
基準にしてステップ８の出力となる。同様にして、第１
の電流スイッチＳＷ、乃至第４の電流スイッチＳＷ４に
供給された他のデジタル人力信号に応じた第２図に示す
単極性アナログ出力■。が出力端子６に得られる。

次に、第３図の本発明のＤＡ変換回路の一実施例を示す
回路図について説明する。

第３図の実施例は、演算増幅器３の同相入力端子（＋）
と基準電圧源４との間に抵抗値ｒ０のバイアス抵抗器１
４を接続し、このバイアス抵抗器１４に別の定電流源１
５からバイアス電流■。を供給するように構成したもの
であり、その他の構成については第１図と同様である。

なお、１６は定電流源８乃至定電流源１１を構成する各
トランジスタの各ベースおよび別の定電流源１５を構成
するトランジスタのベースに所定のバイアス電圧Ｖ、を
供給する入力端子である。

前記構成において、演算増幅器３の同相入力端子（＋）
の電圧がＶ、−１，−Ｒ，になるので、出力端子６のア
ナログ出力Ｖ。はＶ、−１，−Ｒ８＋Ｖ　ＯＤＡに等し
くなる。

従って、アナログ出力電圧Ｖ。は、第４図の本発明のＤ
Ａ変換回路の双極性変換特性図に示す通り、デジタル入
力信号（０００１）からデジタル入力信号（１１１１）
を入力した時、基準電圧Ｖ、を中心として負方向に７ス
テツプ、正方向に７ステツプ変化する、いわゆる双極性
アナログ出力となる。そして、この実施例では、入力端
子１６に供給するバイアス電圧Ｖ、を可変することによ
り変換利得を変えることが可能であり、変換利得を第４
図のＧ、からＧ２に変えた場合、変換利得が変化しても
中心電圧は基準電圧■、で一定になるため、調整が容易
となる。

なお、前述の実施例において、４ビツトのデジタル人力
信号をＤＡ変換する場合について説明したが、３ビツト
または８ビツトまたは１６ビツト等のデジタル人力信号
をＤＡ変換するものに適用することができる。また、バ
イポーラトランジスタを用いた電流スイッチおよび定電
流トランジスタとして、例えば電界効果型トランジスタ
を使用することも可能である。

〔発明の効果〕

以上の説明から明らかな通り、本発明によれば、複数の
電流スイッチには互いに等しい電流が流れるので電流誤
差が少なくなると共に、任意の基準電圧を基準とした単
極性アナログ出力が得られる。

また、別の定電流のバイアス電流を基準電圧源と演算増
幅器の同相入力端子との間に接続したバイアス抵抗器に
供給する場合には、任意の基準電圧を中心とした双極性
アナログ出力が得られると共に、変換利得の調整も容易
になる。

【図面の簡単な説明】

第１図は本発明のＤＡ変換回路の基本構成を示す回路図
、第２図は本発明のＤＡ変換回路の単極性変換特性図、
第３図は本発明のＤＡ変換回路の一実施例を示す回路図
、第４図は本発明ＯＤＡ変換回路の双極性変換特性図、
第５図は従来のＤＡ変換回路の一例を示す回路図、第６
図Ａ乃至第６図Ｂは従来のＤＡ変換回路の変換特性図で
ある。 １．１２・−ｒ−２ｒ抵抗ラダー回路 Ｒｓ−−・・−・終端抵抗器 Ｐ１〜Ｐ４−・−複数の電流入力端子 ３　　　演算増幅器 ４・−・・−・・・−基準電圧源 ６−・・・−・・−出力端子 ８〜１１・・・定電流源 １　ｔ−−−−−−−−−−−バイアス抵抗器１５・・
−・・−・・別の定電流源 Ｑ１〜Ｑ　＋　２’−・トランジスタ ５Ｌ−ＳＷ、・−第１乃至第４の電流スイッチＭＳＢ−
ＬＳＢ・−デジタル人力信号 ＩＭＳＲ−ＩＬＳＢ−・−極性反転したデジタル入力信
号第２図 テ“Ｖタル人カー 本凭明のＤＡ笑挾画乃り単オ玉・１生突袂特・注圀第４ 図 不イ芒Ｂ月ＴＤＡ史１良回路引ＸＸイ土セ１麦換１寺□
１生記第５図

Claims (1)

1. 【特許請求の範囲】 １、基準電圧を出力する基準電圧源と、同相入力端子、
   逆相入力端子および出力端子を有し、同相入力端子に前
   記基準電圧源の基準電圧が供給される演算増幅器と、互
   いに等しい電流をそれぞれ出力する複数の定電流源と、
   前記複数の定電流源に対応した複数の電流入力端子およ
   び終端抵抗器を有するｒ−２ｒ抵抗ラダー回路と、前記
   複数の定電流源と前記ｒ−２ｒ抵抗ラダー回路の各電流
   入力端子との間にそれぞれ接続され、デジタル入力信号
   により制御される複数の電流スイッチとを具備し、前記
   ｒ−２ｒ抵抗ラダー回路の終端抵抗器を前記演算増幅器
   の逆相入力端子と出力端子との間に接続したことを特徴
   とするＤＡ変換回路。 ２、前記演算増幅器の同相入力端子と基準電圧源との間
   に接続されたバイアス用抵抗器と、前記バイアス用抵抗
   器に所定のバイアス電流を供給する別の定電流源とを具
   備したことを特徴とするＤＡ変換回路。