JP2556710B2

JP2556710B2 - 可変電流源

Info

Publication number: JP2556710B2
Application number: JP62223833A
Authority: JP
Inventors: ブルース・ジェイ・ペニー; スチュアート・エス・テイラー
Original assignee: MAKUSHIMU INTEGUREETETSUDO PURODAKUTSU Inc
Current assignee: MAKUSHIMU INTEGUREETETSUDO PURODAKUTSU Inc
Priority date: 1986-09-08
Filing date: 1987-09-07
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: EP0260095B1; US4701694A; DE3768384D1; EP0260095A1; JPS6369324A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は可変電流源、例えばデジタル・アナログ変換
器（DAC）等に使用する可変入力基準信号に比例する１
以上の可変出力電流を得る回路に関する。

〔従来技術とその問題点〕 DACは一般にＮ個の出力電流とＮ組のスイッチとを有
し、各出力電流とスイッチとは対応する電圧又は電流に
変換されるＮビットの入力デジタルワード各ビットに対
応する。各スイッチは出力電流の１つを、対応するビッ
トが真のとき負荷抵抗に供給し、その結果負荷抵抗に供
給される総合電流の大きさが入力デジタルワードの総て
の真のビットに対応する大きさの和になるようにする。
各出力電流の大きさが入力デジタルワードの対応ビット
の重み付け値に比例すると、負荷抵抗を流れる電流の大
きさはＮビットワードの値に比例する。例えば、標準の
二進エンコーディングでは、上位から下位に向って1,2,
…,Nデータビットとすると、Ｐビット（ここではＰは１
乃至Ｎ間の任意整数）の値は（Ｐ＋１）ビットの値の２
倍である。従って、Ｐ番目のビットの出力電流は、I₀/2
^P-1で表わされる。ここでI₀は基準電流の大きさとす
る。よって、負荷抵抗を流れる電流の総和は、入力デジ
タルワードとI₀/2^N-1との積との和で表わすことができ
る。

掛算（マルチプライング）DACの場合、基準電流I₀の
大きさが外部発生の基準信号に比例して調節可能であ
る。即ち、負荷抵抗両端の出力電圧は通常デジタルワー
ドと基準信号との積に比例する。

以下、多電流源使用のDACの従来例を第３図を参照し
て簡単に説明する。DAC（10）は電流源アレイ（12）を
使用してＮ個の出力電流I₁,I₂,…,I_Nを生じる。ここ
で、各出力電流と基準電流I_REFとの比は独立して調整可
能である。各出力電流I₁−I_Nは電子スイッチSW₁−SW_Nに
より２個の負荷抵抗RL₁−RL₂のいずれか一方に供給され
る。各スイッチの状態はＮビットのデジタルワード組ビ
ットB₁−B_Nにより制御される。各出力電流I₁乃至I_Nは夫
々ベースが共通制御電圧V_Cに接続され、エミッタが可変
エミッタ抵抗R_E1−R_ENを介して共通電位源V_EEに接続さ
れたNPNトランジスタ（以下TRと略す）Q₁−Q_Nのコレク
タに得られる。入力デジタルワードのビットB₁−B_Nが真
（高レベル）であれば、そのビットで制御されるスイッ
チSW₁−SW_Nは対応する電流I₁−I_NをRL₁に流し、そのビ
ットが偽（低レベル）の場合には電流はRL₂に流れる。
電流I₁−I_Nの大きさは、対応するビットB₁−B_Nの重み付
けに比例するよう校正される。例えば、もし入力ワード
としてB₁がMSB（最上位）でB_NがLSB（最下位）ビット
（即ちビットB₁はビットB₂の２倍の重み、ビットB₂はB₃
の２倍、…）の標準二進符号化法を用いると、電流I₁は
I₂の大きさの２倍で、I₂はI₃の２倍，…である。よっ
て、負荷RL₁に流れる全電流及びRL₁の両端電圧は、入力
データワードの大きさに比例する。

スイッチSW₁は１対のTR Q_1A−Q_1Bより成り、両TRのエ
ミッタはTR Q₁のコレクタに接続される。TR Q_1A−Q_1Bの
コレクタは夫々負荷抵抗RL₁,RL₂を介して正電圧源VRに
接続される。入力デジタルワードのMSBであるB₁はQ_1Aの
ベースを駆動し、他方Q_1Bのベースには基準電圧V_BBが印
加される。B₁が真のとき、V_BBより高くなるので、Q_1Aが
オン、Q_1Bをオフとなり、電流I₁はQ_1Aを介してRL₁に流
れる。逆に、B₁が偽の場合には、V_BB以下になり、Q_1Bが
オン、Q_1Aがオフとなるので、電流I₁はQ_1Bを介してRL₂
へ送られる。他のスイッチSW₂−SW_NについてもSW₁と同
様に動作するが、SW₂−SW_Nは夫々ビットB₂−B_Nにより制
御される。また、スイッチSW₂−SW_NのTR Q_2A−Q_NA及びQ
_2B−Q_NBの各共通エミッタは夫々TR Q₂−Q_Nのコレクタに
接続されて電流I₂−I_Nを切換える。

各TR Q₁−Q_Nのベースに印加される制御電圧V_Cは高利
得、高入力インピーダンスの演算増幅器A₁で発生する。
また、V_Cは別のNPN型TR Q₀のベースにも印加する。その
エミッタは抵抗R_E0を介してV_EEに印加され、コレクタは
NPN型TR Q_Aのエミッタに接続する。Q_Aのベースにはベー
スバイアス電圧V_BIASが印加され、コレクタはA₁の非反
転入力に接続される。これによりQ₀及びQ_Aを介してA₁の
負帰還ループを形成する。外部可変基準電圧源V_REFをA₁
の非反転入力に抵抗R₁を介して接続し、A₁の反転入力は
接地する。この構成により、A₁の反転及び非反転入力は
共に略接地電位として、基準電流I_REF（＝V_REF/R₁）がR
₁を介してQ_Aのコレクタに流入するようにする。そこ
で、Q_Aは略I_REFと等しいエミッタ電流I₀をQ₀のコレクタ
に流す。負帰還ループにより、A₁はQ₀のベース電流I_B0
がI₀をQ₀の電流利得で除した値と等しくなるようにする
大きさの制御電圧出力V_Cを生じる。特に、出力電圧V_Cは
V_CとV_EEの差V_Bが略次式で表される値となる。

V_B＝V_C−V_EE＝I₀×R_E0＋V_BE0 ここでV_BE0はTR Q₀のベース・エミッタ間電圧であ
る。Q₁−Q_Nのベース・エミッタ間電圧がQ₀のベース・エ
ミッタ間電圧と略等しいと仮定すると、Q₁−Q_Nのエミッ
タはQ₀のエミッタと略同電位である。従って、I_P/I₀の
はR_E0/R_EPと略等しい。よって、DAC（10）が標準の二進
符号化入力ワードを変換するよう構成されていると仮定
すると、R_E1＝R_E0となるようR_E1を調整してI₁＝I₀とす
る。またR_E2＝2R_E0として、I₂＝I₀/2,…の如くR_E1,R_E2,
…,R_ENを調整する。

しかし、TR Q₀−Q_Nのベース・エミッタ電圧が等しい
という仮定は、常に有効ではない。TR Q₀−Q_NをIC化す
ることによりその値を略等しくすることは可能である
が、その場合には各TRのエミッタ面積を流す電流に比例
して設計する必要があり、これが更に各TRのベース・エ
ミッタ間電圧のバラツキを制限し、製造工程のバラツキ
及び不純物誤差等から各TR間のベース・エミッタ電圧の
不揃を避けることができなくなる。従って、I₀に対する
I₁−I_Nの比はR_E0とエミッタ抵抗R_E1−R_ENの比に精密に
対応しない。更に、低電流レベルでは、ベース・エミッ
タ電圧の不揃はR_E1−R_ENとR_E0の比を正しく定めてもI₁
−I_NとI₀の比に比較的大きい不揃が生じる。また、R_E0
−R_ENが固定していれば（調整不能）、これらは製造工
程の許容誤差により設計値から僅かに外れることとな
る。従って、高精度が好ましい場合には、R_E1−R_ENは可
変抵抗とすることが必要である。R_E1−R_ENが調整される
と、ビットB₁を真とし抵抗R_E1を調整してI₁の値がRL₁の
両端に正しい電圧が測定できるようI₁を校正する。同様
にしてI₂−I_Nも順次B₂−B_Nを高レベルとしてR_E2−R_ENを
調整し、RL₁両端に正しい出力電圧が現れるようにす
る。電流源アレイ（12）の出力電流I₁−I_Nをこのように
校正すると、従来のDAC（10）は各TRのベース・エミッ
タ電圧が異なる場合でも、基準電圧V_REFが一定で電流源
アレイ（12）が校正され、R_E1−R_EN両端の電圧降下がQ₀
−Q_Nのベース・エミッタ電圧の不揃い値に比して十分大
きければ、相当高精度とすることが可能である。

応用例によっては、このDAC（10）の基準電圧V_REFを
変化させて掛算型DACとしてDAC（10）を使用したい場合
もある。RL₁の両端電圧は通常V_REF（又はI_REF）と入力
デジタルワードの大きさの積に比例するので、このDAC
（10）はマルチプライヤとして動作する。例えば、V_REF
は別のDACを用いて入力データワードに比例して発生
し、第２のデータワードをDAC（10）の入力データして
印加してもよい。この構成により、RL₁の両端電圧は２
つの入力データワードの積に比例する。従来の電流源ア
レイ（12）を用いて掛算型DACを得る場合の１つの問題
はTR Q₁−Q_Nのベース・エミッタ電圧は一般にTR Q₀のそ
れとは同じではない。R_E1−R_ENは調節して上述したとお
り電流源の校正時にベース・エミッタ電圧差を補償する
ことができるが、この補償は校正プロセスで使用する基
準電圧の特定の値及び校正を行う特定温度で可能である
のみである。例えば、TR Q₁のベース・エミッタ電圧がQ
₀のそれより大きいと、R_E1をR_E0より幾分小さい値に調
整してI₀＝I₁となるようにする必要がある。しかし、Q₀
とQ₁のベース・エミッタ電圧差を補償するに要するR_E1
の減少量は、R_E1を流れる電流I₁に依存する。もしI₁が
大きいと、必要とする抵抗の減少量はI₁が小さい場合よ
りも減少する。その結果、出力電流I₁−I_NがV_REFを変化
することにより校正値から増減する場合には、出力電流
I₁−I_Nと電流I₀の比の比例関係とI₁−I_N間の比の比例関
係とは変化し、よってDACの精度を低下する。よって、I
₁−I_NとI₀の比はV_REF（又はI_REF）の特定の１つの値に
つき正確に調整できるが、V_REFをその校正値から増減す
ると、この比は一定にならないので、DACの精度が低下
する。また、温度が変化すると、Q₀−Q_N間のベース・エ
ミッタ電圧差が変わり、I₁−I_N間の比を変更する。従っ
て、基準信号電圧を変化しても、また温度が変化しても
複数の出力電流間の比が一定関係になる可変電流源が必
要となる。

〔発明の目的〕

従って、本発明の１つの目的は可変基準信号に比例す
る大きさの１以上の出力電流を生じる電流源を提供する
ことである。

本発明の他の目的は基準信号と出力電流の大きさの比
が基準信号の大きさの変化に対して略一定にとどまる可
変電流源を提供することである。

本発明の別の目的は出力電流の大きさが温度変化に殆
んど影響を受けない可変電流源を提供することである。

〔発明の概要〕

本発明の１つの側面に依ると、電流源はＮ＋１個のTR
を使用して、可変基準電流に比例する大きさのＮ個の出
力電流を生じる。各TRのエミッタは別のエミッタ抵抗を
介して共通電位に結合し、各TRのベースを共通制御電圧
を各TR毎に個別に調整可能な量だけオフセットして駆動
する。制御電圧V_Cは反転入力が接地され、非反転入力が
第1TRのコレクタに接続されると共に抵抗を介して可変
基準電圧源に接続された演算増幅器により得る。基準電
圧は対応する基準電圧を第1TRのコレクタに流し、残り
のＮ個のTRの各々はそのコレクタにＮ個の出力電流の１
つを流す。各出力電流の基準電流に対する比は出力電流
を供給するTRのエミッタ抵抗を調整することにより制御
する。各TRベースの制御電圧オフセットは、総てのTRの
エミッタが略同じ電位でTR間のベース・エミッタ電圧の
差を補償し、各出力電流と基準電流の比が基準電流の大
きさの可変範囲全体にわたり略一定にとどまるように調
節される。

本発明の他の側面によると、各TRの制御電圧オフセッ
トは電流源の絶対温度に比例し、TRのベース・エミッタ
電圧が温度と共に変化するのを補償する。これにより、
TRコレクタ電流が電流源の温度変化に拘わらず略一定に
維持されることを保証する。

〔実施例〕

第１図は本発明に依る可変電流源を有するDAC（20）
の回路図を示す。このDAC（20）は第３図の従来DAC（1
0）と類似するが、第３図の従来電流源アレイ（12）を
変更して本発明による改良された可変電流源アレイ（2
2）を使用している。電流源アレイ（22）では、TR Q₀−
Q_Nのベースは、増幅器A₁の制御電圧出力V_Cに直接接続さ
れず、対応するベース抵抗R_B0−R_BNを介して制御電圧V_C
に接続されている。更に、別の電流源I_S0−I_SNを各TR Q
₀−Q_NのベースとV_EE間に装入している。各電流源I_S0−I
_SNと対応するベース抵抗R_B0−R_BNが協力してベース抵抗
R_B0−R_BN間にオフセット電圧を生じ、対応するTR Q₀−Q
_Nのベースに印加する前に制御電圧V_Cをオフセットし、T
R Q₀−Q_Nのベース電流I_B0−I_BNを駆動する。各ベース抵
抗R_B1−R_BN両端間に生じるオフセット電圧の大きさはベ
ース抵抗R_B1−R_BNを調節することにより調節される。

ベース抵抗R_B1−R_BN両端のオフセット電圧を調節して
各TR Q₀−Q_Nのベース・エミッタ間とTR Q₀のベース・エ
ミッタ電圧間の差を補償し、その結果、各TR Q₀−Q_Nの
エミッタ電圧を基準電圧V_REF及び基準電流I₀の任意の値
に対して同じ値としている。Q₀−Q_Nのエミッタ電位はV
_REFが変化すると変化するが、変化量は同じであるの
で、I₀に対する出力電流I₁−I_Nの比は一定に維持され
る。従って、エミッタ抵抗R_E1−R_ENはベース・エミッタ
電圧差を補償する為に調整する必要がなく、I₀に対する
I₁−I_Nの比を設定する為にR_E0とR_E1−R_ENの比を予め設
定しておけばよい。その結果、これらの比はI_REFの変化
によりエミッタ抵抗を流れる電流の変化に影響されな
い。

多数の電流源アレイ（22）を校正するには、V_REFを最
初低い値に設定して、R_E0−R_EN両端の電圧降下が大きく
ない（例えばI₀とR_E0の積が好ましくは約1mV以下にな
る）ように、電流I₀−I_Nを十分小さい値にする。ビット
B₁を高レベルとし、負荷抵抗RL₁を流れる電流が既知のI
_REF入力値とデジタル入力ワード（即ちB₁が真でB₂−B_N
が偽）値に対して正しい大きさとなるようR_B1を（ICの
レーザトリミング等により）調整する。これにより次式
が成立することとなる。

V_BE0＋（I_S0＋I_B0）R_B0＝V_BE1＋（I_S1＋I_B1）R_B1 ここで、V_BE0はQ₀のベース・エミッタ電圧であり、V
_BE1はQ₁のベース・エミッタ電圧である。次に、ビットB
₂を高レベルとし、R_B2を調整してRL₁を流れる電流が、
ビットB₂が真でビットB₁とB₃−B_Nが偽である場合の正し
い値に設定する。以上のプロセスを入力ワードのB₃−B_N
の各ビットにつき行い、総てのベース抵抗R_B1−R_BNの調
整を同様に行う。ベース抵抗R_B1−R_BNの校正が完了する
と、各ベース抵抗両端のオフセット電圧はベース抵抗R
_B0の両端電圧からオフセットしており、そのオフセット
量は、各TR Q₁−Q_Nのベース・エミッタ電圧とTR Q₀のベ
ース・エミッタ電圧の差を補償する異なる値であり、そ
の結果Q₀−Q_Nの総てのエミッタ電圧はあらゆるI_REFの値
に対して殆んど同電位になる。R_E1−R_EN両端電位は総て
無視できるので、R_E1−R_ENの値が理想設定値から多少外
れていてもR_B1−R_BNの調整精度には大きな影響はない。

次に基準電圧V_REFをフルスケール値（最大値）に増加
して、エミッタ抵抗R_E1−R_ENを順次各B₁−B_Nビットを真
とし、対応するエミッタ抵抗R_E1−R_ENを調整し、負荷抵
抗RL₁を流れる電流が入力データワードとフルスケール
のV_REFに対する正しい大きさとなるよう校正する。その
結果、I₁−I_Nの比は相互に希望した二進重み付け値に正
確に設定されることとなる。第１図の電流源アレイ（2
2）を上述の如く校正すると、I₀とI₁−I_N間の比は、TR
Q₀−Q_N間のベース・エミッタ電圧にバラツキがあって
も、V_REFのフルスケールレンジにわたり略一定に維持さ
れる。よって、第１図のDAC（20）は本発明による改良
された多電流源アレイ（22）を用いており、従来回路よ
り一層正確であり、掛算型DACとして使用するのに適し
ている。即ち、第３図の従来の電流源アレイの場合の如
くI_REFが変化すると電流比が校正値からずれることがな
い。

次に温度特性につき検討する。第３図のDAC（10）に
使用した電流源アレイ（12）では、Q₀−Q_Nの各ベース・
エミッタ電圧はTRの絶対温度に反比例するので、回路素
子の温度が変化するとQ₀−Q_Nのベース・エミッタ電圧が
変化し、その結果I₁−I_NとI₀の比が変化した。しかし、
第１図の本発明による電流源アレイ（22）では、電流源
I_S0−I_SNの作用によりベース抵抗R_B0−R_BNを流れる電流
が絶対温度に比例する。この絶対温度に比例する電流に
よってR_B0−R_BNの両端のオフセット電圧も絶対温度に比
例するので、温度変化により生じるTR Q₀−Q_Nのベース
・エミッタ間電圧の変化はR_B0−R_BN両端に生じるオフセ
ット電圧によって補償される。これにより、各ベース・
エミッタ電圧と対応する絶対温度に比例する可変オフセ
ット電圧との和は温度変化に関係なく実質適に一定とな
る。もし、R_E0−R_ENが希望する比に調整されていれば、
Q₀−Q_Nのコレクタ電流比も温度変化及びV_REFの変化に関
係なく所定比である。

第２図につき説明する。同図は第１図の出力電流I_S0
−I_SNを発生する回路の詳細回路図を示す。I_S0−I_SNの
各発生回路は１組の同様のNPN型TR Q_B0−Q_BNを含んでい
る。各TR Q_B0−Q_BNのエミッタは夫々対応するエミッタ
抵抗R_S0−R_SNを介して第１図の基準電圧源V_EEに接続
し、各ベースは高利得の演算増幅器A₂の出力V₀で駆動さ
れる。増幅器A₂の出力は抵抗R₄を介してNPN型TR Q_Fと直
接Q_Dのベースにも接続している。Q_Dのエミッタはエミッ
タ抵抗R₃を介してV_EEに接続し、そのコレクタは抵抗R_B
を介して制御電圧V_C（第１図のA₁で発生）に結合される
と共に直接他のNPN型TR Q_Eのベースにも接続される。Q_E
のエミッタは抵抗R_Eを介してV_EEに接続する。Q_Eのコレ
クタはNPN型TR Q_Jのエミッタに接続し、Q_Jのコレクタは
電圧源V_CCに接続している。

TR Q_EとQ_Jとは第１図のTR Q₀と同様であり、抵抗R_Bと
R_Eは夫々第１図の抵抗R_B0とR_E0と同じ抵抗値を有する。
よって、Q_Eに供給されるベース電流I_BとQ_Jに供給される
ベース電流I_BAとは第１図のTR Q₀に供給されるベース電
流I_B0と実質的に等しい大きさである。ベース電流I_BAは
これと等しい大きさの出力電流I_BB及びI_BCを生じる電流
ミラー（30）から供給される。これは第１図の電流I_B0
とも等しい大きさである。電流I_BCはTR Q_Fのベース及び
抵抗R₄の接続点に供給する。Q_Fのベース電流は小さいの
で、R₄両端の電圧降下は実質的にI_BC×R₄に等しい。

Q_FのコレクタはV_CCに接続され、Q_Fのエミッタは２つ
の直列抵抗R₅−R₆を介してV_EEに接続される。１対のNPN
型TR Q_C1とQ_C2のコレクタが夫々増幅器A₂の非反転及び
反転入力と等しい抵抗R_3A−R_3Bを介してV_CCに接続され
る。Q_C1とQ_C2のエミッタは共通接続して電流源（32）を
介してV_EEに接続される。R₅の両端電圧をQ_C1とQ_C2のベ
ースに印加する。Q_C1とQ_C2のエミッタ面積は（夫々AREA
1、AREA2で）異なり、R₅両端に電位差V_Tを生じる。V_Tの
大きさは、次式で制御される。

V_T＝V_BE（Q_C2）−V_BE（Q_C1）ここでV_BE（Q_C2）,V_BE（Q_C1）は夫々TR Q_C2,Q_C1のベ
ース・エミッタ間電圧である。V_BE（Q_C1）は（Ｋ・T/
q）l_n（I_C1/I_S1）であり、ここでI_C1はQ_C1のコレクタ電
流、I_S1は飽和電流、Ｋはボルツマン定数、Ｔは回路の
絶対温度、ｑは電子の電荷である。同様に、V_BE（Q_C2）
は（Ｋ・T/q）l_n（I_C2/I_S2）である。ここでI_C2とI_S2と
はQ_C2のコレクタ及び飽和電流である。よって、次式が
成立する。

V_T＝（Ｋ・T/q）l_n（I_C2/I_S2）−（Ｋ・T/q）l_n（I_C1/I
_S1）ここでI_C1≒I_C2であるので、 V_T＝（Ｋ・T/q）l_n（I_S1/I_S2）また、I_S1とI_S2とはQ_C1とQ_C2のエミッタ面積AREA₁,AR
EA₂に比例するので、 V_T＝（Ｋ・T/q）l_n（AREA₁/AREA₂）上式から明らかなとおり、V_Tは絶対温度Ｔに比例す
る。R₅を流れる絶対温度に比例する電流I_PTATはV_T/R₅で
ある。Q_C1の微小ベース電流を無視すると共にR₅とR₆の
値をR₅＋R₆＋R₄となるように選ぶと、R₅及びR₆両端の電
圧V_PTAT＝I_PTAT×R₄となる。

増幅器A₂の出力電圧V₀は次のようになる。

V₀＝V_EE＋V_PTAT＋V_BE−（I_B0×R₄）ここでV_BEはQ_Fのベース・エミッタ間電圧でありI_B0＝
I_BCである。V₀はQ_B0−Q_BNとQ_Dのベースに接続される。T
R Q_B0−Q_BNはQ_Fと類似し、同様のベース・エミッタ電圧
V_BEと類似し、抵抗R_S0−R_SNはいずれもR₄と同じ大きさ
の抵抗である。

上述の式を書き換えると、各抵抗R_S0−R_SN両端電圧
は、 V₀−V_BE−V_EE＝V_PTAT−（I_B0×R₄）各抵抗R_S0−R_SNの値がR₄と等しい限り、対応する抵抗
R_S0−R_SNを流れて供給される各TR Q_B0−Q_BNのエミッタ
電流は対応する抵抗両端電圧をR₄で除して計算でき、よ
ってV_PTAT/R₄−I_BOと等しい。R₅＋R₆＝R₄であり、V_PTAT
/（R₅＋R₆）＝I_PTATであるので、V_PTAT/R₄＝I_PTATであ
る。従って、各TR Q_B0−Q_BNのエミッタ電流は対応する
抵抗R_S0−R_SNから供給され、I_PTAT−I_B0である。Q_B0−Q
_BNのコレクタ電流は対応するエミッタ電流と（約１％の
差で）実質的に等しい。従って、各TR Q_B0−Q_BNのコレ
クタ電流は実質的にI_PTAT−I_B0と等しい。

第１図において、TR Q₀が供給するベース電流はI_B0で
あり、Q₁に供給するベース電流I_B1はI_B0である。従っ
て、もしI_S0とI_S1とがI_PTAT−I_B0に等しければ、R_B0とR
_B1を流れる電流はI_PTATと等しい。I_PTATの値を第２図の
R₅,R₆及び／又はTR Q_C1とQ_C2のエミッタ面積比を選択す
ることによりR_B0×I_PTATが約５乃至20mVのレンジとなる
ようにすると、温度変化によるTR Q₀−Q_N間のベース・
エミッタ電圧差の変化は、R_B0−R_BNが調整されQ₀−Q_Nの
ベース・エミッタ電圧差を補償した後では、I_PTATの変
化によりもたらされるR_B0−R_BNのオフセット電圧の変動
により実質的に補償することができる。

第１図のQ₂に供給されるベース電流は、I₂＝I₀/2であ
るので、Q₀又はQ₁に供給されるベース電流の大きさI_B0
の約半分である。その結果、R_B1の電流がI_PTATである為
には、I_S2はI_PTAT−I_B0/2でなければならない。第２図
において、Q_B2のコレクタ電流は、Q_B0とQ_B2が同様であ
り、R_S0とR_S2が同様であるので、Q_B0のコレクタ電流I_S0
と同じ大きさ（I_PTAT−I_B0）を有する。I_S2＝I_PTAT−I
_B0/2とする為に、I_B0/2の値を有する電流I_BB2をQ_B2のコ
レクタ電流に加算する。同様に、第１図のTR Q₃−Q_Nに
供給されるベース電流はI_B2/2^P-1と略等しい。ここで、
ＰはTR番号である。よって、 I_BBP＝I_B0（１−2^1-P）の大きさを有する電流I_BB2−I_BBNが第２図のTR Q_B2−Q
_BNのコレクタ電流に加算されてI_S2−I_SNを生じる。電流
I_BB2−I_BBNはNPN型TR Q_I2−Q_INより成る拡大カレントミ
ラー（34）で作られ、そのコレクタに電流I_BB2−I_BBNを
生じる。Q_I2−Q_INのエミッタは１組の抵抗R_X2−R_XNを介
してV_EEに結合され、Q_I2−Q_INのベースはTR Q_Hのベース
とTR Q_Gのエミッタに接続される。Q_GのコレクタはV_CCに
接続され、Q_Hのエミッタは抵抗R₉を介してV_EEに接続さ
れ、Q_HのコレクタはQ_Gのベースに接続される。カレント
ミラー（30）の電流出力I_BBはQ_GとQ_Hのベース・コレク
タ接続点に供給する。カレントミラー（34）は周知の方
法で動作して、次式によりI_BBの関数で電流をI_BB2を生
じる。

I_BB2＝I_BBR₉/R_X2 電流I_BB3−I_BBNの大きさはR_X2をR_X3−R_XNの各々と置
換することにより上式と同様にして決定できる。I_BB＝I
_B0であるので、I_BB2はR_X2は2R₉としてI_B0/2に設定して
もよい。同様に、I_BB3はR_X3＝4R₉/3として、3I_B0/4とし
てもよい。他の抵抗R_X4−R_XNについてもI_BB4−I_BBNがI
_B0の分数値となり、電流I_S4−I_SNが正しい値となるよう
保証するよう調整できる。Q_I2−Q_INのエミッタ面積は、
Q_Hのエミッタ面積を既知の方法でスケールしてQ_I2−Q_IN
のベース・エミッタ電圧がQ_Hのベース・エミッタ電圧と
等しくなるようにする。

よって、第１図の電流源アレイ（22）は入力基準信号
（V_REF又はI_REF）に対し及び相互に、入力基準信号の大
きさの全レンジにわたり、Q₀−Q_Nのベース・エミッタ電
圧差に関係なく、実質的に一定比を有する多くの出力電
流I₁−I_Nを生じる。その理由は、R_B1−R_BN両端に生じる
オフセット電圧を調整することにより、補償した為であ
る。更に、電流源I_S0−I_SNを用い、抵抗R_B0−R_BNを流れ
る電流を絶対温度に比例させて、R_B0−R_BN両端のオフセ
ット電圧が回路の温度変化によりQ₀−Q_Nのベース・エミ
ッタ電圧変化を自動的に補償し、温度変化に関係なくあ
るV_REFに対して実質的に一定に維持されるのを保証す
る。

第１図に示す如くTR Q₁−Q_Nと、エミッタ抵抗R_E1−R
_ENで構成した重み付け電流源アレイは同じ大きさの電流
源と重み付け抵抗回路網とにより構成できることが理解
されよう。

また、第１図乃至第２図のNPN型バイポーラTRはPNP型
バイポーラTR、MOSFET、MESFET等ベース又はゲートに制
御信号が印加され、エミッタ（ソース）とコレクタ（ド
レイン）に１対の負荷抵抗が接続される型式の任意の半
導体デバイスを使用してもよい。しかし、回路の抵抗と
電圧とはバイアス要件に応じて適当に調整する必要があ
る。従って、本発明はこれら変形変更を含むものと解す
べきである。

〔発明の効果〕

複数の第２トランジスタのベースに夫々接続された可
変抵抗器及びオフセット電流源から構成されるオフセッ
ト手段により第２トランジスタを個別に最適調整が可能
である。即ち、各オフセット電流源の電流が流れる各可
変抵抗器を個別に調整することにより、複数の第２トラ
ンジスタのエミッタ電圧を第１トランジスタのエミッタ
電圧に等しくして、可変基準電流の変化により制御電圧
が変化しても、第１トランジスタ及び複数の第２トラン
ジスタのエミッタ抵抗器の両端間の電圧を常に略等しい
関係に維持することが可能になるので、複数の第２トラ
ンジスタの各コレクタには、可変基準電流の変化に関係
なく、可変基準電流に対して常に所定比率の出力電流を
発生させることが出来る。これら基準電流と複数の出力
電流との所定比率は、第１トランジスタ及び複数の第２
トランジスタのエミッタ抵抗器の値の夫々の比率のみに
よって決まるので、第１トランジスタ及び複数の第２ト
ランジスタの特性のばらつきに起因する各ベース・エミ
ッタ間電圧の誤差を個別に補償し、常に所定比率の複数
の出力電流を発生することが可能になる。更に複数のオ
フセット電流源の電流値の総和が制御電圧発生手段から
供給される構成なので、各トランジスタや抵抗器の特性
のばらつきや変化等に関係なく制御電圧発生手段の出力
電流は常に一定になり、回路の安定性が極めて高く設計
及び製造が容易になる。このように、本発明の可変電流
源は、可変基準電流の変化及び各トランジスタの特性の
ばらつき等に関係なく、常に所定比率に維持された複数
の出力電流を発生可能な可変電流源アレイを構成してい
るので、特に、基準電流を変化させることにより掛け算
型デジタル・アナログ変換器の為の電流源として好適で
ある。

【図面の簡単な説明】

第１図は本発明による可変電流源を使用するDACの一実
施例の回路図、第２図は第１図の可変電流源の付属回路
の詳細回路図、第３図は従来の電流源を使用するDACの
回路図を示す。 Q₀は第１トランジスタ、Q₁〜Q_Nは複数の第２トランジス
タ、A₁は制御電圧発生手段、R_B1〜R_BNはオフセッオ手段
の可変抵抗器、I_S1〜I_SNはオフセット手段のオフセット
電流源である。

フロントページの続き (72)発明者スチュアート・エス・テイラーアメリカ合衆国オレゴン州 97006 ビーバートンノースウエストヘイゼルグローブコート 16927 (56)参考文献特開昭53−56954（ＪＰ，Ａ) 特開昭58−73213（ＪＰ，Ａ) 実開昭57−104618（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】可変基準電流に比例した制御電圧を発生す
る制御電圧発生手段と、エミッタが抵抗器を介して共通電圧源に接続され、コレ
クタが上記可変基準電流を受け、ベースが上記制御電圧
に応じた電圧を受ける第１トランジスタと、夫々エミッタが抵抗器を介して上記共通電圧源に接続さ
れた複数の第２トランジスタと、上記制御電圧発生手段の上記制御電圧に夫々オフセット
を与えたオフセット制御電圧を上記複数の第２トランジ
スタのベースに夫々供給する複数のオフセット手段とを
具え、該複数のオフセット手段の各々は、上記制御電圧発生手
段の出力端と上記複数の第２トランジスタの各ベース間
に接続された可変抵抗器と、上記第２トランジスタ各ベ
ースに接続され、上記可変抵抗器に温度に略比例する電
流を流す温度補償用電流源とを含み、上記複数のオフセット手段の上記可変抵抗器の抵抗値を
夫々調整して上記複数の第２トランジスタのエミッタ電
圧を上記第１トランジスタのエミッタ電圧に等しくする
ことにより、上記可変基準電流の変化にかかわらず上記
複数の第２トランジスタの各コレクタから上記可変基準
電流に対して常に所定比率の出力電流を夫々発生するこ
とを特徴とする可変電流源。