JPH0338601B2 - - Google Patents

Info

Publication number
JPH0338601B2
JPH0338601B2 JP56189019A JP18901981A JPH0338601B2 JP H0338601 B2 JPH0338601 B2 JP H0338601B2 JP 56189019 A JP56189019 A JP 56189019A JP 18901981 A JP18901981 A JP 18901981A JP H0338601 B2 JPH0338601 B2 JP H0338601B2
Authority
JP
Japan
Prior art keywords
input
circuit
logic
safety
inhibit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56189019A
Other languages
English (en)
Other versions
JPS57156589A (en
Inventor
Pureije Ibu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPS57156589A publication Critical patent/JPS57156589A/ja
Publication of JPH0338601B2 publication Critical patent/JPH0338601B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • GPHYSICS
    • G21NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21CNUCLEAR REACTORS
    • G21C17/00Monitoring; Testing ; Maintaining
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00392Modifications for increasing the reliability for protection by circuit redundancy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00Energy generation of nuclear origin
    • Y02E30/30Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Safety Devices In Control Systems (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は安全アクチユエータの保護動作をトリ
ガする論理安全装置又は保安装置に関係する。特
に、核反応炉の遮断を制御する安全アクチユエー
タの非常トリガに適用される。
例えば核反応炉はその動作を制御することを可
能とする多数の装置を含み、これら装置は安全ア
クチユエータと呼ばれていることが知られてい
る。事故等の場合、これらのアクチユエータを最
高速度でトリガして、その保護動作が問題の偶発
事故、故障を停止できるようにしなければならな
い。このような反応炉では、圧力、温度、中性子
束等のようなある種の物理量の値をある特定点で
測定する。これらの値は異なる装置で基準値と比
較される。これらの装置は、物理量の値が反応炉
の正常動作に対応する所定の値域にある時に例え
ば非零値である論理比較信号を通常与える。物理
量がこの安全域を越えると、システム中のこの装
置は例えば零値の論理出力信号を与える。前記装
置の出力は、以後詳細に説明される本発明による
論理安全装置の総数m、例えば4つのチヤネルの
各々に接続される。
安全アクチユエータの保護動作をトリガするこ
とを可能にする論理安全装置は、保護動作のトリ
ガを制御する論理制御回路の入力にその出力を接
続した複数個の冗長チヤネルを一般に含んでいる
ことが知られている。この論理制御回路は、各種
チヤネルにより受信された作動信号に応答して1
つより多いチヤネルが保護動作のトリガを制御す
る信号を送る時には保護動作がトリガされるよう
に設計されている。例えば、m個の前記チヤネル
の内のp個がトリガ信号を出した場合に保護動作
をトリガすることが可能である。一般に、試験用
に装置中の1チヤネルを禁止可能にしたい場合に
はmは4のときpが2に等しい。本発明の説明の
都合上、装置は4つの冗長チヤネルを有し、保護
動作は少なくとも2つのチヤネルからの信号で保
護動作をトリガするものと仮定する。積極安全回
路も安全問題に関係する専門家には公知である。
いわゆる回路の積極安全性は、「安全」な故障の
場合に設計された動作を開始する意味で展開する
その能力であり、非安全故障の数は零に非常に近
い値まで減じる。このような回路は核の分野のみ
ならず、保護動作のトリガを必要とする他の分野
にも使用可能であることは明らかである。
ある種の論理安全装置は制御チヤネルの各々
に、入力に警報信号を受取つた時制御チヤネルを
作動可能にする論理警報回路と共に禁止制御信号
を受取つた時にこの論理警報回路を禁止して保護
動作のトリガを制御する論理制御回路から制御チ
ヤネルを分離することを可能にする禁止回路とを
含むことが知られている。制御チヤネルこの禁止
は例えば上述のような論理作動回路の上流の回路
を試験するため論理安全装置において必要とされ
る。これらの上流の回路は例えばセンサに接続さ
れた信号増幅及び処理回路である。いわゆる2/4
安全回路では、検査又は保守のために1つのチヤ
ネルの禁止を計画することが可能である。しかし
ながら、4つのチヤネルの内の2つを同時に禁止
することは許可されない。
(発明が解決しようとする問題点) 2/4安全回路での単一チヤネルの禁止において、
2チヤネル又はさらに3チヤネルの禁止は許容さ
れない。従つて2チヤネルが禁止され、事故が残
り2本のチヤネルの一方で発生(非安全故障)し
た場合、安全装置はこれが必要でも保護動作をト
リガしない。4本の冗長チヤネルを有し、論理警
報回路及び禁止回路を含む2/4型の論理安全回路
を操作することは知られているが、このような2/
4回路でいくつかのチヤネルの禁止を簡単かつ信
頼性をもつていかに防止するかは知られていな
い。
(問題点を解決するための手段及び作用) 本発明の目的はこれらの欠点を除去し、アクチ
ユエータの保護動作をトリガする論理安全装置を
提供することを可能とすることである。この論理
安全装置は、保護動作のトリガを制御する論理制
御回路と4つの冗長チヤネルからなり、各冗長チ
ヤネルは、論理制御回路に接続した論理警報回路
及びいくつかの論理警報回路を同時に禁止するこ
とを不能にする論理禁止回路とを含む。以後示す
ように、第1チヤネルの警報回路が既に禁止され
ている間に第2チヤネルの警報回路を禁止する試
みは、前記第2チヤネルの警報回路の入力に受信
している信号にかかわらず前記第2チヤネルの出
力に保護動作制御信号を自動的に発生させる。
本発明における論理安全装置は、安全アクチユ
エータの保護動作のトリガを制御する総数m個の
冗長チヤネルを有し、前記m個の冗長チヤネルの
出力は論理制御回路の入力に接続され、少なくと
も2つの冗長チヤネルが警報信号を受信し、これ
に応答して少なくとも2つの前記冗長チヤネルが
前記保護動作のトリガを制御する信号を前記論理
制御回路に供給するときに、前記論理制御回路が
前記安全アクチユエータの保護動作をトリガす
る。
前記m個の冗長チヤネルの各々は、1つの入力
に前記警報信号を受信する論理警報回路と、前記
論理警報回路を禁止し、また禁止制御信号をその
制御入力に受信する論理禁止回路と、を有し、前
記論理禁止回路は、前記論理警報回路の禁止入力
に接続され前記禁止制御信号を表わす禁止信号出
力を供給し、また前記論理警報回路の安全入力へ
第1の安全信号を供給するための安全回路をも
ち、 また、各チヤネルの前記禁止回路は他の(m−
1)個のチヤネルの論理禁止回路の安全制御出力
にそれぞれ接続された(m−1)個の安全制御入
力を含み、これら(m−1)個の安全制御入力の
各1つには、それに接続された各チヤネルの論理
警報回路の禁止又は非禁止状態を指示する第2の
安全信号が印加され、また前記(m−1)個の安
全制御入力は前記安全回路に接続される。
このため、1つのチヤネルが、他の1つのチヤ
ネルの禁止制御入力に受信されている禁止制御信
号と同時に禁止制御信号を受信するときは、前記
1つのチヤネルの論理禁止回路の前記安全回路は
前記論理警報回路の前記安全入力に前記第1の安
全信号を印加し、これにより当該チヤネルの出力
に相当する前記論理警報回路の出力に前記保護動
作のトリガを制御する信号を発生させる、 (実施例) 本発明は以後非限定的実施例と添付図面に関連
して詳細に記述される。
第1図は本発明による論理安全装置の第1の実
施例を概略的に図示している。この論理安全装置
は、故障又は事故の場合に例えば設備の動作に対
して作用する安全アクチユエータ1の保護動作を
トリガすることを可能とする。前述したように、
前記故障は、図示していないセンサにより与えら
れる物理量の比較から生じ、基準パラメータと比
較される信号によりつきとめられる。これらの比
較信号は本発明による論理安全装置の異なる冗長
チヤネルV1,V2,V3,V4の警報入力D1,D2
D3,D4に到達する。これらのチヤネルは保護動
作のトリガを制御する論理制御回路2の入力への
出力A1,A2,A3,A4により接続される。この論
理制御回路2は前記チヤネルの警報入力D1,D2
D3,D4に受信した作動信号に応答して4個のチ
ヤネルの内の少なくとも2つがトリガのための論
理制御回路2へ保護動作トリガ制御信号を送ると
きにアクチユエータ1をトリガ可能な積極安全回
路である。
安全装置では、異なるチヤネルの驚報入力D1
からD4に到達する信号は通常センサにより指示
される故障なしでは輪理状態1を有する。1つ以
上の故障が指示される場合、上流センサからの1
つ以上の論理信号は論理状態0にある。
以下の説明は論理状態0と1とに関するこの通
例の選択に対応する。反対の通例を全保護施設に
採用した場合、装置の全体構成は同一であり、上
述の論理(正常状態1、トリガ状態0)から相補
論理へ移すため熟練者には公知の法則を適用する
ことにより内部論理素子に関連する修正のみが行
なわれる。
図面ではI1,I2,I3,I4はチヤネルの各々へ禁
止制御信号を送ることが可能な制御入力を指示す
る。チヤネルの各々は論理警報回路3と論理禁止
回路4とを含む。禁止回路4は以後示す方法で警
報回路3に作用する。チヤネルの各々の禁止がな
い場合、チヤネル禁止制御入力I1からI4は通常論
理状態0にある。例えば増幅及び処理回路と共に
上流に配置したセンサの試験を行なうためこれら
のチヤネルの内の1つを順次禁止しようとする
時、論理レベル1の禁止制御信号が対応するチヤ
ネルの禁止制御入力へ印加される。チヤネルの
各々で、禁止回路4の出力S12(自己のチヤネル対
しては禁止信号出力であり、かつ、他のチヤネル
に対しては安全制御出力である)は警報回路3の
禁止入力6に接続される。この禁止入力6は論理
レベル1の禁止制御信号が例えば禁止制御入力I1
に印加されている場合に禁止信号を受信する。
各チヤネルは同一であり、チヤネルV1の構造
と動作の詳細な説明のみを以下に与えることは明
らかである。論理警報回路3と論理禁止回路4
は、例えばチヤネルV1のような第1チヤネルの
論理禁止回路3がその禁止制御入力I1に論理レベ
ル1の禁止制御信号を受信する時、その間例えば
第2チヤネルV2の禁止制御信号I2により禁止制御
信号が既に受信されておれば、保護動作トリガ信
号が前記回路の出力A1に現われるように第1チ
ヤネルV1の論理禁止回路4は論理警報回路3に
作用するように構成され接続されている。安全装
置で保護動作をトリガするこの信号は一般に論理
レベル0である。この場合そして以後詳細に図示
するように、チヤネルV1の論理禁止回路4は安
全出力S11により警報回路3の安全入力5へ安全
信号(第1の安全信号)を印加し、これは警報回
路3の出力A1に保護動作トリガ制御信号を発生
させる。各チヤネルの禁止回路4は3つの他の安
全制御入力E11,E12,E13を含む。
第1図で、3つの安全制御入力E11,E12,E13
は各々3つの他のチヤネルの図示していない禁止
回路の出力S42,S32,S22に接続される。このよ
うにして、第1チヤネルV1の禁止回路4は別の
チヤネルの図示していない禁止回路の3つの安全
制御入力E21,E22,E23の内の入力E23に接続され
たその出力S12によりもう1つの安全信号(第2
の安全信号)を印加する。
以後示すように、第1チヤネルの警報回路3が
既に禁止されている場合にこの信号は前記チヤネ
ルの出力A2に保護トリガ信号を出現させる。出
力A2のこのトリガ信号は前述した通例に従つて
論理レベル0である。
本発明による装置のこの第1の実施例では、各
論理警報信号3は2本の入力(6,D1)を有す
る警報ゲートAND1を含む。前述したように、入
力D1は論理レベル0の警報信号を受信し、他の
入力6は警報回路3の禁止入力を構成する。警報
回路3は又2本の入力5,7を有する警報ゲート
OR1を含む。入力7はゲートAND1の出力に接続
され、一方警報回路3の安全入力を構成する入力
5は禁止回路4の安全出力S11接続される。ゲー
トOR1の出力は警報回路3の出力A1を構成する。
各チヤネルの論理禁止回路4はインバータ
INVを含み、その入力I1は論理レベル1の禁止制
御信号を受信可能である。前記インバータの出力
S12は前述した方法で警報回路3の禁止入力6と
チヤネルV2,V3,V4の入力E23,E33,E43のよう
な他のチヤネルの安全制御入力Eijに接続される。
論理禁止回路4は又2つの入力8,9を有する禁
止ゲートAND2を含む。第1入力8はインバータ
INVの入力I1に接続される。2本の入力10,1
1を有する禁止ゲートOR2は一方ではゲート
AND2の出力に他方では4本の入力E11,E12
E13,E14を有する他のゲートAND3の出力に接続
され、入力E14は禁止制御入力I1に接続される。
ゲートOR2の出力S11は一方ではゲートAND2
他方の入力9に、他方では警報回路3のゲート
OR1の安全入力5に接続される。ゲートAND3
4本の入力を有し、前記入力の内の3本E11
E12,E13は禁止回路の安全制御入力を形成する。
前述したように、このゲートの入力E14はインバ
ータINVの入力I1に接続され、一方他の3本の入
力E12,E13,E14は各々他のチヤネルの禁止回路
のインバータの出力S22,S32,S42に接続される。
出力S11とゲートOR2とゲートAND2の入力9と
の間に形成されたループ回路は、そのチヤネルの
禁止が有効となると直ちに禁止回路4を入力E11
E12,E13の状態とは独立にする。上述の装置の動
作は以下に詳細に説明される。
第2図は本発明による論理安全装置の他の実施
例を概略的に図示する。第2図は4つのチヤネル
の内の2つの冗長チヤネルV1,V2のみを示す。
チヤネルV1は第2図で詳細に図示されている。
V1と同一であるチヤネルの各々は、図面には示
していない施設の動作に迅速に介入するアクチユ
エータ1の保護動作をトリガ可能にする警報信号
を受信可能な入力D1を含む。前述した実施例の
ように、トリガは論理制御回路2によりもたらさ
れる。
第1の実施例のように、この装置も又例えば増
幅及び処理回路と共に前記チヤネルの上流に位置
するセンサを試験するために論理安全装置の対応
するチヤネルV1を動作させないように分離させ
ることを可能とする禁止制御信号を受信する禁止
制御入力I1を含む。チヤネルの各々は論理警報回
路3と禁止回路4とを含む。本発明による装置の
この実施例では、論理警報回路3は論理レベル0
の入力D1における警報信号を受信可能であり、
一方論理禁止回路4はその入力I1に論理レベル1
の禁止制御信号を受信可能である。接続部S13
禁止制御入力I1を警報回路3の禁止入力6に接続
する。この禁止入力6は禁止制御信号を受信す
る。論理警報回路3及び論理禁止回路4は、例え
ばチヤネルV1の論理禁止回路4がその入力I1に禁
止制御信号を受信する時、前記信号がもう1つの
チヤネル(例えばV2のような)の論理禁止回路
の入力I2によつてすでに受信されている場合に
は、出力A1に保護動作トリガ信号が現われるよ
うにチヤネルV1の論理禁止回路4がこのチヤネ
ルの論理警報回路3を制御するように構成され接
続されている。
このため、論理禁止回路4は安全出力S11によ
り警報回路3の安全入力5へ安全信号を印加し、
これは論理制御回路2へ印加される保護動作トリ
ガ制御信号をこの回路の入力A1に発生させる。
本発明による装置の第2の実施例では、各チヤ
ネルの禁止回路は3つの安全制御入力E11,E12
E13を含む。禁止回路の出力S12には各々3つの他
のチヤネルの禁止回路の3つの安全制御入力E23
E33,E43の内の1つが接続される。従つて第1チ
ヤネルの禁止回路4は、他のチヤネルの禁止回路
の3つの安全制御入力の内の1つに接続されたそ
の出力により、このチヤネルの警報入力にどのよ
うな信号が存在していても保護装置のトリガをも
たらす別の安全信号を印加する。
本発明による装置のこの実施例では、論理警報
回路3は2入力6,D1を有するゲートOR1を含
む。これらの入力の内の一方は警報信号を受信
し、一方他方の入力6は警報回路3の禁止入力を
構成する。この回路も又2つの入力5,14を有
するゲートAND1を含む。入力14はゲートOR1
の出力に接続され、一方入力5は警報回路3の安
全入力を構成する。この安全入力は禁止回路4の
安全制御出力S11に接続される。ゲートAND1
出力A1は、このチヤネルV1の警報回路3の出力
を形成する。
各チヤネルの論理禁止回路4はインバータ
INVを有し、その入力I1は禁止制御信号を受信可
能である。この入力は警報回路3のゲートOR1
禁止入力に接続される。このインバータの出力
S12は前述した方法で禁止回路の安全制御出力を
形成する。この安全制御出力は他のチヤネルの禁
止回路の3つの安全制御入力の各々に接続され
る。
禁止回路4も又2入力15,16を有するゲー
トAND2を含む。このゲートの一方の入力15は
インバータINVの入力I1に接続される。2入力1
7,18を有する第1のゲートOR2は入力18に
よりゲートAND2の出力に接続される。ゲート
OR2の出力は一方でゲートAND2の入力16に、
他方で2入力20,21を有する第2のゲート
OR3の入力20に接続される。ゲートOR3の入力
21はインバータINVの出力S12に接続される。
第2のゲートOR3の出力S11は警報回路3のゲー
トAND1の入力5に接続される。
最後に、禁止回路4は3入力E11,E12,E13
有するゲートAND3を含む。これらの3入力は禁
止回路4の安全制御入力を形成し、一方ゲート
AND3の出力は禁止回路4の第1のゲートOR2
入力17に接続される。インバータINVの出力
S12は前述した方法で他のチヤネルの禁止回路の
安全制御入力の各々に接続される。同様にして、
3つの他のチヤネルの他の安全制御出力は各々第
1チヤネルの禁止回路のこれら3つの安全制御入
力E11,E12,E13に接続される。
第3図は第1図に示した本発明の第1の実施例
による安全装置の特徴的な点に現われる論理値の
表である。この表で、値0又は1は禁止回路4の
入力I1、警報回路3の入力D1、禁止回路4の出力
S12、禁止回路4の安全制御入力E11,E12,E13
ゲートAND1,AND3,AND2の各各の出力、警
報回路3の安全入力5を制御する出力S11、最後
にチヤネルV1の出力A1上の信号の論理状態を指
示する。C1,C2,C3,C4,C5,C6は前述の安全
装置の異なる動作状態を指示する。
場合C1はアクチユエータ1の出力に接続され
る監視下の施設の正常動作に相当する。この場合
チヤネルV1の入力D1には警報入力を受信せず、
このチヤネルの禁止回路4の入力I1と共に他のチ
ヤネルの禁止制御入力にも禁止制御信号を受信し
ていないものとする。この場合、入力I1は論理レ
ベル0で、一方入力D1は論理レベル1である。
それぞれのAND及びORゲートの動作と共にイン
バータINVの動作は当該技術において公知であ
り、これから前述の特定点に現われる信号の論理
状態を推察することは容易であり、禁止回路4の
総ての安全制御入力E11,E12,E13は他のチヤネ
ルの禁止回路からレベル1の論理信号を受信す
る、なぜならこれらのチヤネルのどれも禁止制御
信号を受信しないからである。チヤネルV1の出
力A1はこの時論理レベル1にある。このレベル
は論理制御回路2の対応する入力に保護動作トリ
ガ信号のないことに対応する。
場合C2はチヤネルV1の入力D1への警報信号の
伝送に対応する。こ信号は入力D1の論理レベル
0に対応し、一方入力I1がレベル0であるため禁
止信号はこのチヤネルにより受信されていないも
のとする。又安全制御入力E11,E12,E13が論理
レベル1にあるため他のチヤネルのどれも禁止制
御信号として受信していないものとする。この場
合、チヤネルV1はその機能を果たし、その出力
A1はレベル0にあり、これは論理制御回路2の
対応する入力への保護動作トリガ信号の印加に対
応する。
場合C3はチヤネルV1の入力D1への警報信号の
不在、次いで印加に対応する(このチヤネルの入
力D1のレベル1の論理信号、次いでレベル0の
論理信号)。禁止制御信号は入力I1(レベル1)に
印加され、一方他の禁止制御信号を他のチヤネル
から受信しておらず、これはチヤネルV1の安全
制御入力E11,E12,E13ににレベル1の論理状態
に対応するものとする。この場合、入力D1に警
報信号が印加されても、チヤネルV1の出力A1
信号はレベル1にとどまり、これは論理制御回路
2の対応する入力の保護動作トリガ信号の不在に
相当する。要約すると、総ての他のチヤネルを禁
止せずにチヤネルの1つに禁止制御信号を印加す
ることは、このチヤネルの警報制御入力に印加さ
れる信号にかかわらず禁止されたチヤネルの出力
を論理レベル1(保護動作トリガの不在)に保持
するといえる。
場合C4はチヤネルV1の入力D1への警報信号の
不在、次いで印加(レベル1、次いでレベル0)
に対応し、このチヤネルは禁止されていない(禁
止制御入力I1でレベル0)。他のチヤネルの内の
1つ(例えばV2)が禁止制御信号を受信し、こ
れはチヤネルV1の安全制御入力E13にレベル0の
論理信号を意味するものとする。チヤネルV3
V4は禁止されていないものとする(安全制御入
力E11,E12のレベル1)。この場合、チヤネルV1
の入力D1への警報信号の印加(レベル1からレ
ベル0への移行)はチヤネルV1の出力A1に保護
トリガ信号の発生(レベル1からレベル0への移
行)を生じさせる。
場合C5は例えばチヤネルV2の禁止に対応し、
これは安全制御入力E13にレベル0の信号がある
ことを意味し、次いでチヤネルV1の禁止を試み
た場合である(I1がレベル0からレベル1へ移
行)。この場合、チヤネルV1の出力A1はレベル1
からレベル0へ移行する(保護動作をトリガす
る)。この場合を要約すると、他の1つのチヤネ
ルが既に禁止されている時にチヤネルの1つに禁
止信号を印加することは、禁止を試みたチヤネル
の出力に保護動作トリガ信号を発生させると言え
る。
場合C6はチヤネルV1の禁止(論理レベル1の
I1)に続くチヤネルV2の禁止(安全制御入力E13
がレベル1からレベル0へ移行)に相当する。前
にチヤネルV1が最初に禁止されるチヤネルであ
るため、チヤネルV2の出力が論理制御回路2へ
保護トリガ信号を印加するようになつていること
を説明した。チヤネルV2の安全制御出力S22はレ
ベル1からレベル0へ移行し、禁止を試みてトリ
ガ信号を発生したチヤネルV2の他のチヤネルに
送信される。表では、このレベル変化はチヤネル
V1の安全制御入力E13に対応する列に見られる。
チヤネルV1の出力A1は、このチヤネルの入力D1
がたとえば警報信号(レベル1からレベル0へ移
行するD1に印加される信号)を受信したとして
も論理レベル1(前記チヤネル上の保護動作トリ
ガの不在)にとどまる。この場合を要約すると、
第1チヤネルを禁止した時、他のチヤネルを禁止
しようとする試みは前記他のチヤネルの出力に保
護動作のトリガを生じさせ、一方入力に警報信号
が印加されたとしても最初に禁止されたチヤネル
の出力は保護動作をトリガしない(前記出力の論
理レベル1)と言える。
第4図の表は前述と同じ動作事例C1からC6
対して第2図に表わした本発明による装置の異な
る特定点に現われる信号の論理レベルを表わす。
この表には詳細な注釈は行なわない。OR1
AND3,OR2,OR3は対応するゲートの出力信号
の論理レベルを指示する。
前述した論理安全装置では、各論理禁止制御回
路は装置の他の冗長チヤネルの禁止状態を永続的
に知つている。安全上の理由から、異なるチヤネ
ルの論理禁止回路の接続に対するどのような遮断
も禁止と擬させるように異なるチヤネル間の禁止
データの伝送に対して通例から能動信号を選択す
ることが有利である。従つて、このような遮断は
安全装置の安全性に欠陥を生じない。緊急作動す
る論理制御回路2の形成に積極的安全動的論理回
路を使用することは非常に高度の動作信頼性を有
する装置を得ることを可能とする。
【図面の簡単な説明】
第1図は本発明による論理安全装置の第1の実
施例を概略的に図示する。第2図は本発明による
論理安全装置の第2の実施例を概略的に図示す
る。第3図は第1図の装置の特徴的な点に現われ
る論理信号の値を与える表図である。第4図は第
2図の装置の特徴的な点に現われる信号の論理値
を与える表図である。 1……安全アクチユエータ、2……論理制御回
路、3……論理警報回路、4……論理禁止回路。

Claims (1)

  1. 【特許請求の範囲】 1 安全アクチユエータの保護動作のトリガを制
    御する総数m個の冗長チヤネルを有し、前記m個
    の冗長チヤネルの出力は論理制御回路2の入力に
    接続され、前記m個の冗長チヤネルの少なくとも
    2つのチヤネルが警報信号を受信し、これに応答
    して少なくとも2つの前記チヤネルが前記保護動
    作のトリガを制御する信号を前記論理制御回路に
    供給するときに、前記論理制御回路2が前記安全
    アクチユエータ1の保護動作をトリガする論理安
    全装置において、 前記m個の冗長チヤネルの各々は、1つの入力
    D1に前記警報信号を受信する論理警報回路3と、
    前記論理警報回路を禁止し、また禁止制御信号を
    その禁止制御入力I1に受信する論理禁止回路4
    と、を有し、前記論理禁止回路4は、前記論理警
    報回路3の禁止入力6に接続され前記禁止制御信
    号を表わす禁止信号出力を供給し、また前記論理
    警報回路の安全入力5へ第1の安全信号S11を供
    給するための安全回路AND2,AND3,OR2をも
    ち、 また、各チヤネルの前記禁止回路4は他の(m
    −1)個のチヤネルの論理禁止回路の安全制御出
    力S22,S32,S42にそれぞれ接続された(m−1)
    個の安全制御入力E11,E12,E13を含み、これら
    (m−1)個の安全制御入力の各1つには、それ
    に接続された各チヤネルの論理警報回路の禁止又
    は非禁止状態を指示する第2の安全信号S22
    S32,S42が印加され、また前記(m−1)個の安
    全制御入力は前記安全回路に接続され、 これにより、1つのチヤネルが、他の1つのチ
    ヤネルの禁止制御入力に既に禁止制御信号が受信
    されているときに禁止制御信号を受信するとき
    は、前記1つのチヤネルの論理禁止回路の前記安
    全回路は前記論理警報回路の前記安全入力に前記
    第1の安全信号を印加し、これにより当該チヤネ
    ルの出力に相当する前記論理警報回路の出力A1
    に前記保護動作のトリガを制御する信号を発生さ
    せることを特徴とする安全アクチユエータの保護
    動作をトリガする論理安全装置。 2 特許請求の範囲第1項記載の論理安全装置に
    おいて、各論理警報回路は、2入力を有する警報
    ゲートAND1であつて、前記入力の一方は警報信
    号を受信可能であり一方他の入力は前記論理警報
    回路の前記禁止入力を形成する前記警報ゲート
    AND1と、2入力を有する警報ゲートOR1であつ
    て、前記入力の一方は前記警報ゲートAND1の出
    力に接続され他方の入力は前記禁止回路の前記安
    全回路に接続されて前記論理警報回路の前記安全
    入力を形成しまたその出力は前記論理制御回路に
    接続される前記論理警報回路の出力を形成する警
    報ゲートOR1と、を有する論理安全装置。 3 特許請求の範囲第2項の論理安全装置におい
    て、各論理禁止回路は、インバータであつて、そ
    の入力は禁止制御信号を受信可能であり、その出
    力は前記論理警報回路の前記禁止入力を形成する
    前記警報ゲートAND1の入力に接続された前記イ
    ンバータと、2入力を有する禁止ゲートAND2
    あつて、その第1入力は前記インバータの入力に
    接続された前記禁止ゲートAND2と、前記2入力
    を有する禁止ゲートAND2の出力に接続され、そ
    の出力は一方では前記2入力を有する禁止ゲート
    AND2の他方の入力に接続され他方では前記警報
    ゲートOR1の前記安全入力に接続された前記禁止
    ゲートOR2と、m個の入力を有するゲートAND3
    であつて、前記入力の内の(m−1)個は前記禁
    止回路の前記(m−1)個の安全制御入力を構成
    しその出力は前記禁止ゲートOR2の他方の入力に
    接続され、そのm番目の入力は前記インバータの
    入力に接続され一方、他の(m−1)入力は他の
    (m−1)個のチヤネルの禁止回路のインバータ
    の出力に各々接続されている前記ゲートAND3
    と、を含む論理安全装置。 4 特許請求の範囲第1項の論理安全装置におい
    て、各論理警報回路は、2入力を有する警報ゲー
    トOR1であつて、その入力の一方は警報信号を受
    信可能であり一方他の入力は前記論理警報回路の
    前記禁止入力を形成する前記警報ゲートOR1と、
    2入力を有する警報ゲートAND1であつて、その
    入力の一方は前記ゲートOR1の出力に接続され一
    方他方の入力は前記禁止回路の前記安全回路に接
    続された前記論理警報回路の前記安全入力を形成
    しまたその出力は前記論理制御回路に接続された
    前記論理警報回路の出力を構成する前記警報ゲー
    トAND1と、を含む論理安全装置。 5 特許請求の範囲第4項の論理安全装置におい
    て、各禁止回路は、インバータであつて、その入
    力は禁止制御信号を受信可能であり前記入力はま
    た前記警報ゲートOR1の前記禁止入力にも接続さ
    れた前記インバータと、2入力を有する禁止ゲー
    トAND2であつて、その一方の入力は前記インバ
    ータの入力に接続される前記禁止ゲートAND2
    と、2入力を有する第1禁止ゲートOR2であつて
    その一方の入力は前記2入力を有するゲート
    AND2の出力に接続されその出力は2入力を有す
    るゲートAND3の他方の入力に接続される前記第
    1禁止ゲートOR2と、2入力を有する第2禁止ゲ
    ートOR3であつて、その一方の入力は第1禁止ゲ
    ートOR2の出力に接続され他方の入力は前記イン
    バータの出力に接続されまたその出力は前記警報
    ゲートAND1の安全入力に接続された前記禁止回
    路の前記安全出力を構成する前記第2禁止ゲート
    OR3と、前記禁止回路の(m−1)個の安全制御
    入力を構成する(m−1)入力付ゲートAND3
    あつて、その出力は前記第1禁止ゲートOR2の他
    方の入力に接続され、その(m−1)個の入力は
    前記第2の安全信号を受信するため(m−1)個
    の他のチヤネルの禁止回路のインバータの出力に
    各々接続された前記(m−1)入力付ゲート
    AND3と、を有する論理安全装置。 6 特許請求の範囲第1項記載の論理安全装置に
    おいて、前記論理回路は動的論理積極安全型であ
    る論理安全装置。 7 特許請求の範囲第1項記載の論理安全装置に
    おいて、前記総数mは4である論理安全装置。
JP56189019A 1980-11-26 1981-11-25 Logic safety device Granted JPS57156589A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8025068A FR2494877A1 (fr) 1980-11-26 1980-11-26 Systeme logique de securite pour declencher l'action de protection d'un actionneur de surete

Publications (2)

Publication Number Publication Date
JPS57156589A JPS57156589A (en) 1982-09-27
JPH0338601B2 true JPH0338601B2 (ja) 1991-06-11

Family

ID=9248362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56189019A Granted JPS57156589A (en) 1980-11-26 1981-11-25 Logic safety device

Country Status (7)

Country Link
US (1) US4562035A (ja)
EP (1) EP0053082B1 (ja)
JP (1) JPS57156589A (ja)
KR (1) KR880002046B1 (ja)
DE (1) DE3166996D1 (ja)
FR (1) FR2494877A1 (ja)
ZA (1) ZA817953B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697093A (en) * 1985-01-23 1987-09-29 Westinghouse Electric Corp. Testable, fault-tolerant power interface circuit for controlling plant process equipment
US4664870A (en) * 1985-10-31 1987-05-12 Westinghouse Electric Corp. Testable voted logic power interface
US4683105A (en) * 1985-10-31 1987-07-28 Westinghouse Electric Corp. Testable, fault-tolerant power interface circuit for normally de-energized loads
US4687623A (en) * 1985-10-31 1987-08-18 Westinghouse Electric Corp. Self-compensating voted logic power interface with tester
US5621776A (en) * 1995-07-14 1997-04-15 General Electric Company Fault-tolerant reactor protection system
US6484126B1 (en) * 1997-06-06 2002-11-19 Westinghouse Electric Company Llc Digital plant protection system with engineered safety features component control system
JP4504568B2 (ja) * 1998-09-18 2010-07-14 ウエスチングハウス・エレクトリック・カンパニー・エルエルシー 安全機器制御システム
CN115237046A (zh) * 2022-07-21 2022-10-25 中国核动力研究设计院 一种安注信号手动禁止方法、装置、终端及可读存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1176288B (de) * 1962-06-01 1964-08-20 Siemens Ag Reaktorsicherheitsschaltung nach dem 2-von-3-System
US3424652A (en) * 1966-04-26 1969-01-28 Kernforschung Gmbh Ges Fuer Method and device for the supervision of installations,in particular safety switching system of nuclear reactors
US3437556A (en) * 1967-10-23 1969-04-08 Combustion Eng Test circuit for reactor safety control system
GB1253309A (en) * 1969-11-21 1971-11-10 Marconi Co Ltd Improvements in or relating to data processing arrangements
DE2020940B2 (de) * 1970-04-29 1973-05-03 Siemens AG, 1000 Berlin u. 8000 München Einrichtung zur funktionsueberwachung der einzelnen regelstraenge eines analogen mehrkanaligen regelsystems
GB1308497A (en) * 1970-09-25 1973-02-21 Marconi Co Ltd Data processing arrangements
US4016034A (en) * 1974-07-19 1977-04-05 Combustion Engineering, Inc. Nuclear reactor control override system and method
GB1546587A (en) * 1974-12-11 1979-05-23 Commissariat Energie Atomique Positive-safety units haveing the functions of control relay and current regulation
US4060716A (en) * 1975-05-19 1977-11-29 Rockwell International Corporation Method and apparatus for automatic abnormal events monitor in operating plants
BE847141A (fr) * 1976-10-11 1977-04-12 Acec Installation de commande de processus.
US4184514A (en) * 1978-01-11 1980-01-22 The United States Of America As Represented By The United States Department Of Energy Valve system incorporating single failure protection logic
US4255234A (en) * 1978-10-12 1981-03-10 Westinghouse Electric Corp. Automatic flux mapping system
US4308099A (en) * 1979-01-22 1981-12-29 The Babcock & Wilcox Company Nuclear reactor safety system
US4363778A (en) * 1980-05-15 1982-12-14 The Babcock & Wilcox Company Monitor circuit for a control rod drive mechanism
US4434132A (en) * 1981-04-09 1984-02-28 Westinghouse Electric Corp. Power supply with nuclear reactor

Also Published As

Publication number Publication date
ZA817953B (en) 1982-12-29
DE3166996D1 (en) 1984-12-06
FR2494877A1 (fr) 1982-05-28
EP0053082A1 (fr) 1982-06-02
US4562035A (en) 1985-12-31
FR2494877B1 (ja) 1983-11-25
EP0053082B1 (fr) 1984-10-31
KR830008340A (ko) 1983-11-18
KR880002046B1 (ko) 1988-10-13
JPS57156589A (en) 1982-09-27

Similar Documents

Publication Publication Date Title
US4598355A (en) Fault tolerant controller
US6532550B1 (en) Process protection system
US6367031B1 (en) Critical control adaption of integrated modular architecture
JPH0338601B2 (ja)
US4001654A (en) Testable protective system
GB1565307A (en) Fail-safe outpot unit for a data processing installation
US4683105A (en) Testable, fault-tolerant power interface circuit for normally de-energized loads
JPS59209996A (ja) 故障モニタ装置
WO2022113345A1 (ja) 制御切替装置
KR890000024B1 (ko) 안전 액츄에이터의 제어시스템과 이 액츄에이터의 제어 논리회로간의 안전장치
JPS5845579B2 (ja) 非常用デイ−ゼル発電装置の保護装置
JPH04200223A (ja) 保護継電装置
WO2023100275A1 (ja) 安全保護装置
JPS592152A (ja) 障害時のリセツト方式
JP3118742B2 (ja) クロック擾乱時の装置誤動作防止方式
JP2554268B2 (ja) 計算機分散システム
SU1734077A1 (ru) Трехканальна система контрол каналов управлени летательного аппарата
SU877545A1 (ru) Устройство дл контрол электропитани электронных вычислительных машин
JPS60151706A (ja) 冗長制御装置
JPS61221698A (ja) 原子炉安全保護装置
JP2001004683A (ja) 自己点検装置
JPH0744518B2 (ja) 伝送路切替制御装置
JPH0715514B2 (ja) 原子炉緊急停止装置
JPH021596A (ja) 安全保護系回路のテスト装置
JPH0345360B2 (ja)