JPH0338103A - 半導体電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体電子回路に係り、特に温度の影響をうけ
にくい電流検出に好適な電子回路に関する。

〔従来の技術〕

半導体電子回路において電流を検出する場合の温度補償
としては一般に差動回路が用いられる。

例えば主トランジスタとしてＭＯＳトランジスタを用い
た電流検出は第２図の如く行なわれ、２個のトランジス
タ２０１，２０２、抵抗４０２゜４０３．４０５，４０
６より差動回路を構成し温度補償を行う。

トランジスタ２０１のベース電圧はトランジスタ２０２
のベース電圧とほぼ同電位になるよう動作するので、抵
抗４０５，４０６により入力電圧を分圧し、トランジス
タ２０２のベース電圧を適当な値に設定することにより
トランジスタ２０１のベース電圧を定めるので温度変化
に関係なく常にほぼ一定の電流を検出することができる
。

なお、この種のものとして関連するものには例えば米国
特許第４３１９１８１号、同４５５３０８４号等が挙げ
られる。

〔発明が解決しようとする課題〕

上記従来技術は、トランジスタのベース電圧として入力
電圧を抵抗により分圧して供給しているため、入力電圧
の変動及び差動回路を構成するトランジスタの対称性に
ついて配慮がなされていない場合が多く入力電圧の変動
に伴い検出電流値が変化するという問題があった。

本発明の目的は温度変化により検知電流が変化しない電
子回路を提供することにある。

本発明の他の目的は入力電圧の変動に係らず。

常に一定の電流検出が可能な電子回路を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達成するために電流検出回路の一部にバンド
ギャップ電圧源を設け、電子回路全体の温度係数を零に
したものである。

上記性の目的を達成するために差動回路の一部にバンド
ギャップ電圧源を設け、入力信号の変動及び温度変化に
よる影響をなくし、電子回路全体の温度係数を零にした
ものである。

〔作用〕

バンドギャップ電圧源の一例を第４図に示す。

ト１ランジスタ２０５，２０６，２０７のベース・エミ
ッタ間電圧をＶＢＥＩ　＊　ＶＢＥ２　、　ＶＢＥ３　
、抵抗４０７．４０８の抵抗値をＲｚ、Ｒａ、抵抗４０
８の電圧降下をｖｌとすると Ｖｔ＝ＶａＥａ−ＶａＥｚ”Ｆ　（ｋＴ／　ｑ）　・Ｑ
ｎ　（Ｉｆ／　Ｉ２）となる。故にバンドギャップ電圧
源の出力電圧をＶとすると となる。この式かられかるようにバンドギャップ電圧源
の出力電圧の温度係数はＩｔ　、Ｉｚの比によって任意
に設定することができる。

以上のようにバンドギャップ電圧源は温度係数を零に設
定することが可能であるため、電流検出回路に設けた差
動回路の一部にバンドギャップ電圧源を設けることによ
り検出抵抗の電圧降下は温度変化、入力電圧の変動の影
響を受けず常に一定となるので検出電流値を常に一定に
保持することができる。

〔実施例〕

以下１本発明の一実施例を第１図により説明する０図中
、３０１で表示されている負荷素子は抵抗のみならずコ
イル、コンデンサあるいはこれらの複合素子等の電流が
設定できるインピーダンス素子を想定する。

トランジスタ２０１，２０２及び抵抗４０２゜４０３に
より差動回路を構成する。バンドギャップ電圧源５０１
の出力端子をトランジスタ２０２のベース、入力端子を
抵抗４０４を介して入力端子６０２もしくは電源端子６
０１に接続する。トランジスタ２０１のベース電圧はト
ランジスタ２０２のベース電圧と同電位になるよう動作
するからバンドギャップ電圧源５０１の温度係数を零に
設定すれば抵抗４０１による電圧降下は常に一定となり
温度係数をもたない電流検出が可能となる。

本実施例では回路全体を半導体素子で構成しているので
ＩＣ化できる効果がある。

第３図に本発明の他の実施例を示す。電流検出回路内の
差動回路をバンドギャップ電圧源で制御するのは第１図
と同じであるが本実施例ではバンドギャップ電圧源の電
源端子を抵抗４０４を介してＭＯ３ＩＯＩのゲートに接
続する。本回路構成としても第１図と同等の電流検出が
できる。本実施例では電位の安定点より抵抗４．０４の
一端を接続しているので電圧の変動の影響をうけにくい
回路が実現できる。

第４図にバンドギャップ電圧源の一実施例を示す。トラ
ンジスタ２０６，２０７によりカレントミラー回路を構
成しそれぞれのコレクタを抵抗４０７．４０９を介して
出力端子６０４に接続する。トランジスタ２０５はコレ
クタを出力端子６０４に、ベースをトランジスタ２０６
のコレクタに、エミッタを接地端子６０６に接続する。

トランジスタ２０６のエミッタは抵抗４．０８を介して
接地端子６０６に接続する。電流端子６０４はトランジ
スタ２０５，２０６，２０７に電流を供給するために設
けられている。以上の構成によりバンドギャップ電圧源
を実現できる。

第５図に本発明の他の実施例を示す。電流検出回路内の
差動回路をバンドギャップ電圧源で制御するのは第１図
と同じである。第５図の場合はＭＯＳトランジスタのソ
ースの面積を１：ｎ（ｎ〉１）に設定して電流検出を行
なう。ＭＯＳトランジスタ１０２に流れる電流はＭＯＳ
トランジスタ１０１に比べて非常に小さいので抵抗４０
１を大きくすることができ集積化し易くなる。また電流
検出用抵抗がトランジスタ１０１に接続されないので電
力損失を大幅に減少させることができる。

第６図に本発明の他の実施例を示す。第６図は差動回路
によりＭＯ３ＩＯＩのソース電圧を制御するものではな
く、バンドギャップ電圧源５０１により直接ＭＯＳトラ
ンジスタ１０１のソース電圧を制御したものである。バ
ンドギャップ電圧源５０１の温度係数を零に設定してお
けば抵抗４０１の電圧降下は常に一定となるので検出電
流も一定となる。また、本発明では電圧源５０１の温度
係数をＭＯＳスイッチの温度係数に対して打消すように
設定しておくことで検出抵抗４０１を不用とすることが
できる。

第７図に本発明の他の実施例を示す。第７図は第６図の
ＭＯＳトランジスタ１０１のソースの面積を１　：　ｒ
ｌにしたものである。

第８図に本発明の他の実施例を示す。第８図の実施例は
第７図の実施例の電流検出方法に比べて精度を向上させ
たものである。バンドギャップ電圧源５０１によってＭ
Ｏ５１０２のソース電圧を一定にするのは第７図と同じ
である。オペアンプ６０１の入力端子は同電位になるよ
うに働くので抵抗４０１の抵抗値をＲとするとオペアン
プの入力端子はそれぞれ、Ｒ・Ｉｓｎの電圧が生じる。

ここで抵抗４１０，４１１の抵抗値もそれぞれＲに設定
すれば抵抗４１０にもＩＳＮの電流が流れる。この電流
はトランジスタ２０８のコレクタ電流とほぼ等しいので
抵抗４１１にもＩＳＮが流れる。これにより抵抗４０１
，４１１の電圧降下は共にＲ・ＩＳＮとなり入力電圧を
ＶＩＮとするとＭＯＳトランジスタ１０１，１０２のゲ
ート・ソース間電圧はＶＩＮ−Ｒ・ＩＳＮで両者同一と
なり精度の良い電流検出ができる。

第９図は本発明の他の実施例を示す。第９図は第５図の
ＭＯＳトランジスタの代わりにバイポーラトランジスタ
を適用したものである。バイポーラトランジスタにして
も同様の電流検出ができ、トランジスタのベース・エミ
ッタ間が０．７Ｖ程度で導通するので低い入力電圧での
電流制限が可能となる。

第１０図に本発明の他の実施例を示す二第１０図は第５
図のＭＯＳトランジスタの代わりにＩＧＢＴ（Ｉｎｓｕ
ｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａ　Ｔｒａｎｓｉｓ
ｔｏｒ）を適用したものである。ＩＧＢＴにしても同様
の電流検出ができ、ＩＣ化した場合、チップ面積が小さ
くできる効果をもつ。

〔発明の効果〕

本発明によれば、電流検出回路にバンドギャップ電圧源
を適用するので、回路全体の温度係数をなくし精度の高
い電流検出ができるという効果がある。

また、バンドギャップ電圧源はｐｎ接合を利用した回路
構成であるので負荷素子３０１よりの電気ノイズ特に、
ソレノイドコイル等のスパイス性ノイズが電流制限回路
に侵入しに＜＜（ｐｎ接合の低インピーダンスで短絡さ
れるため）、このためノイズに強い半導体電子回路とす
ることができる。

さらに、これまで述べたバンドギャップ回路構成では回
路の故障時トランジスタ１０１の電流が制限値より低く
なるように動作することが多く。

回路が過熱状態になることを避は得るので異常時の信頼
度を向上させ得る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は従来の電
流検出方法を示す図、第３図は本発明の他の実施例を示
す図、第４図はバンドギャップ電圧源の実現例を−示す
図、第５図〜第１０図は本発明の他の実施例を示す図で
ある。 １０１．１０２・・・ＭＯＳトランジスタ、２０１〜２
０７・・・バイポーラトランジスタ、３０１・・・イン
ピーダンス素子、４０１〜４１１・・・抵抗、５ｏ１第 図 Ｗｉ３図 第４図 第５図 Ｍ７図

Claims (1)

1. 【特許請求の範囲】 １、トランジスタに電流検出部を設け、この電流による
   信号を差動回路の入力とし差動回路の出力により該トラ
   ンジスタの入力側を制御することで該トランジスタの負
   荷に流れる電流を制限する半導体電子回路において前記
   差動回路の入力の一端に、バンドギャップ電圧源を適用
   することにより検出電流値の温度による変化を少なくす
   ることを特徴とした半導体電子回路。 ２、請求項１記載の半導体電子回路においてバンドギャ
   ップ電圧源の電気的入力信号は前記トランジスタの入力
   側の制御された端子より供給することを特徴とする半導
   体電子回路。 ３、少なくとも２個以上のトランジスタを複合的に接続
   したトランジスタ群において、一部のトランジスタに電
   流検出部を設け、この電流値によつて複合体素子に流れ
   る主電流を代表させる半導体電子回路においてバンドギ
   ャップ電圧源を適用することにより検出電流値の温度に
   よる変化を少なくすることを特徴とする半導体電子回路
   。 ４、請求項１記載においてバンドギャップ電圧源の温度
   係数を前記トランジスタの電流の温度係数に対して打消
   すように設定したことを特徴とする半導体電子回路。 ５、請求項４記載のトランジスタは少なくとも２個以上
   のトランジスタを複合的に接続したことを特徴とする半
   導体電子回路。 ６、請求項３記載のトランジスタ群において電流検出用
   トランジスタの電圧降下を他のトランジスタのゲートに
   て補なうことを特徴とする半導体電子回路。 ７、請求項３記載のトランジスタがＭＯＳトランジスタ
   であることを特徴とする半導体電子回路。 ８、請求項３記載のトランジスタがバイポーラトランジ
   スタであることを特徴とする半導体電子回路。 ９、請求項３記載のトランジスタがＩＧＢＴであること
   を特徴とする半導体電子回路。