JPH0337396B2

JPH0337396B2 -

Info

Publication number: JPH0337396B2
Application number: JP58141940A
Authority: JP
Inventors: Yasuyuki Sugiura; Shigeki Morinaga; Tsunehiro Endo; Fumio Tajima; Kunio Myashita; Kazutoshi Kato; Masaharu Muramatsu
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-08-04
Filing date: 1983-08-04
Publication date: 1991-06-05
Also published as: JPS6035976A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、速度検出方法に係り、特に、デイジ
タル式速度制御装置における回転体の速度検出に
用い、高精度で、かつ高速から極低速までの制御
に好適な速度検出方法に関するものである。

〔発明の背景〕

まず、回転体、たとえば電動機の速度制御をデ
イジタル式で行う方法を、第１図の従来例に係る
速度制御装置のブロツク図により説明する。

第１図において、１はマイクロコンピユータ、
２は上位のシステムから命令される速度指令部、
３は、マイクロコンピユータ１で計算された電流
指令を電力変換器４に供給するためのゲート回
路、５は制御用電動機である。６は、１回転にｎ
個のパルスを発生する、出力パルスPLGに係る
パルス発生器であり、制御用電動機５に直結され
ており、７は速度検出回路である。

しかして、パルス発生器６からのパルスを測定
し、マイクロコンピユータ１のデイジタル量とし
ての速度検出値N_fを得るためには、信号処理回
路を必要とする。

この方法として、特願昭56−202995号「速度検
出方法」にも述べているように、一定時間に係る
時間幅τ_dの間に発生するパルス発生器６のパルス
の個数P_Nを計数し、次式で速度検出値N_fを得る
方法である。

N_f＝K₁P_N／τ_d ……(1) ここで、K₁は定数。

この方法は、時間幅τ_dが一定のため、零速度近
辺の極低速領域になると、パルス発生器６の出力
パルスが時間幅τ_dの中に、１個ある場合と、全く
ない場合が生じ、正確な速度検出が困難となると
いう、十全でない点を有するものである。

〔発明の目的〕

本発明は、以上のような問題点にかんがみ開発
されたもので、高速運転はもちろん、極低速回転
でも連続的に速度検出を可能にする速度検出方法
の提供を、その目的とするものである。

〔発明の概要〕

本発明に係る速度検出方法は、回転速度に比例
して発生するパルス発生器からのパルスを計数す
る第１のカウンタと、パルス間隔を時間幅とし測
定する第２のカウンタとを備え、前記第１のカウ
ンタの値を前記第２のカウンタの値で除算を行つ
て回転数を演算するようにした速度検出方法にお
いて、第１のサンプリング回路によつて第１のサ
ンプリング時間を発生させ、前記第１のサンプリ
ング時間の発生後の最初のパルスによつて予め最
大値が決められた第２のサンプリング時間を第２
のサンプリング回路によつて発生させ、前記第１
のサンプリング時間が終了してからの前記次のパ
ルスで即時、回転数の演算を行うと同時に第２の
サンプリング時間を終了させ、一方、第２のサン
プリング時間の最大値内にパルスが存在しない
時、第２のサンプリング時間の最大値の終了と共
に、即時第１のカウンタの値を１とし、更に第２
のカウンタの値を予め定めた最大値として、回転
数の演算を行つて速度を検出するようにしたもの
である。

さらに付記すると、次のとおりである。

本発明は、特に、パルスが間欠的に存在する低
速回転から、パルスが存在しない零回転附近の回
転数の測定に係る速度検出方法を提供するもので
ある。このため、第１のサンプリング時間と第２
のサンプリング時間を設けるようにしたものであ
る。

すなわち、後述の第２図のａに示すように、第
１のサンプリングにたいし、第１のサンプリング
時間τ_sが終了してから、次のパルスで即時、計算
する方法、さらに次のパルスが存在しないとき
は、第２図のｂに示すように第２のサンプリング
にたいし、第２のサンプリング時間τ_Lが終了する
と即時、回転数を演算する方法により、その目的
を達成するようにしたものである。また、サンプ
リング時間τ_sは、パルス発生器のパルス発生個
数、回転精度に対応して可変にすることができる
ようにしたものである。

〔発明の実施例〕

本発明に係る速度検出方法の一実施例を、第２
図ないし第１４図により説明する。

ここで、第２図は、本発明の一実施例に係る速
度検出方法のタイムチヤート図で、ａは第１のサ
ンプリング動作図、ｂは第２のサンプリング動作
図、第３図は、その実施に供される速度検出装置
のブロツク図、第４図は、その動作説明のフロー
チヤート図、第５図は、その記憶素子配置図、第
６図は、そのプログラマブルタイマの機能構成
図、第７図は、その要部の具体的回路図、第８図
は、その回転数検出のためのタイムチヤート図、
第９，１０図は、そのマスクレジスタの説明図、
第１１，１２図は、その割込みおよびメインのフ
ローチヤート図、第１３，１４図は、その低速に
おけるタイムチヤート図である。

まず、第２図ないし第４図により説明する。

すなわち、第３図において、８は第１のサンプ
リング回路に係る第１のサンプリング発生回路で
あり、一定周期をもつイネーブルクロツクパルス
Ｅを用いて起動をかけたときに、図示の基準時間
に係る第１のサンプリング時間τ_sを発生させるも
のである。

９は、第１のサンプリングの出力に係るパルス
T_sの時間内にある、さきの第１図のパルス発生
器６のパルスの個数P_Nを計数するパルス個数計
数回路、１０は、第１のサンプリング時間τ_sと次
のパルス数までの、第２図ａの時間幅τ_dをイネー
ブルクロツクＥのパルスで計測する時間幅測定回
路、１１は、第２図ｂに示す第２のサンプリング
時間τ_Lを発生させる、第２のサンプリング回路に
係る第２のサンプリング発生回路、１２は、パル
スの個数P_N、時間幅τ_dの測定と、第１のサンプリ
ング時間τ_sの終了、第２のサンプリング時間τ_Lの
終了等の各状態を表示する状態表示発生回路であ
る。

１３は、これらの状態の判別を行う状態判別回
路、１４は速度演算回路であり、状態判別により
パルスの個数P_N、時間幅τ_d、第２のサンプリング
時間τ_L等を取り込み、速度の演算を行うようにす
るものである。

１５は、速度の演算結果と、さきの速度指令部
２よりの速度指令値とから速度制御を行うための
速度制御演算回路、１６は、速度制御演算結果を
電流指令として、さきの第１図の電力変換器４に
供与するためのデユーテイ出力発生回路である。
また、上記の状態判別回路１３は、第１のサンプ
リング時間τ_sの起動と、第２のサンプリング時間
のτ_Lの起動を行うものである。

しかして、第３図の破線部１７は、マイクロコ
ンピユータ１を用いてソフト処理を行える部分で
ある。

以上の構成によるものの動作の流れを、第４，
５図により説明する。

すなわち、50で第１のサンプリング発生回路８
と第２のサンプリング発生回路１１とに、ソフト
ウエアにより起動をかけて、第１および第２のサ
ンプリング時間τ_sとτ_Lとを発生させ、51で第１の
サンプリング時間τ_sが終了するまで待機する。

この第１のサンプリング時間τ_sが終了すると、
第３図の状態表示発生回路１２に信号が発生し、
状態判別回路１３で判別して、52で第１のサンプ
リング時間τ_s内にある、パルス発生器６からのパ
ルスの個数P_Nを測定し、第５図に示したRAM
の、P_Nの値の待避エリヤ、すなわちP_Nバツフア
（以下、そのメモリ値をP_NＢという。他も同じ。）
７０に記憶する。

次に53で、次のパルスが存在するのを待ち、次
のパルスがくると状態表示発生回路１２に信号が
発生し、状態判別回路１３で判定する。

その結果、第３図の時間幅測定回路１０で測定
した値に係る時間幅τ_dをRAMの、τ_dの値の待避
エリヤ、すなわちτ_dバツフア７１に記憶すると同
時に、演算フラグ（CMPTF）７３をセツトし、
速度の演算を既述の(1)式で行うものである（55）。
そして、再び50に戻る。

しかして、パルスが存在するときは、この動作
を繰返し、第２図ａの，のモードのようにな
る。

しかし、パルスが存在しなくなると、53と54で
繰返し待機し、第２のサンプリング時間τ_Lが終了
すると、状態表示発生回路１２に信号が発生し、
その第２のサンプリング時間τ_LをRAMの、τ_Lの
値の待避エリヤ、すなわちτ_Lバツフア７２に記憶
させ、(1)式のτ_dにτ_Lを代入して、即時、回転数の
演算を行うものである（56）。

これを示すものが、第２図ｂの，のモード
である。

なお、第３図の230〜250は、後述する第１２図
のフローに対応するものを参考的に記載したもの
である。

以上により、高速運転から極低速運転にいたる
までの回転数に係る速度を検出するようにしたも
のである。

次に、さきの第３図に示した、時間幅測定回路
１０、パルス個数計数回路９、第２のサンプリン
グ発生回路１１および第１のサンプリング発生回
路８に係る具体的構成を、第６図により説明す
る。そして、これらの構成は、いずれも同等のも
のである。

すなわち、上記のものの構成に係るプログラマ
ブルタイマの機能構成図である第６図に示す１８
は、データバスインタフエイスで、さきの第１図
に示すマイクロコンピユータ１のデータバスと結
ばれるものである。

マイクロコンピユータ１は、データバスインタ
フエイス１８からラツチ１９およびコントロール
レジスタ２０にデータを書き込み、さらにカウン
タ２１からカウンタの値を読み込み、マイクロコ
ンピユータ１のメモリに書き込むことができるも
のである。

また、２２はコントロールロジツクであり、外
部ハードからカウンタ２１をコントロールできる
ものである。コントロールレジスタ２０は、カウ
ンタ２１の起動／停止、クロツクの選択、出力の
有無をマイクロコンピユータ１からの指令で制御
できる。

カウンタ２１の起動は、ソフト命令、すなわ
ち、マイクロコンピユータ１からラツチ１９にデ
ータを書き込んだときに起動し、クロツク毎にデ
イクリメントする方法と、ハード命令、すなわ
ち、カウンタ２１は、外部回路からゲート信号G〓
が“０”になつたときから起動し、ラツチ１９に
記憶している値からデイクリメントし、ゲート信
号G〓が“１”になつてカウンタ２１が停止する方
法とがある。

カウンタ２１の駆動クロツクとしては、マイク
ロコンピユータ１からのイネーブルクロツクＥと
外部回路からのパルス信号の選択ができるもので
ある。

出力信号Ｏは、カウンタ２１に起動命令がかか
り、動作中であれば、“１”と出力し、カウンタ
停止命令で動作が停止していれば、“０”と出力
する。

また、カウンタ２１は、タイマとして自己発振
を行い出力させることができるものである。

次に、要部の具体的回路図である第７図と、回
転数検出のためのタイムチヤート図である第８図
とによつて動作を説明する。

まず、第７図で、２３は第１のサンプリングタ
イマ、２４はパルス個数計数カウンタ、２５は時
間幅測定カウンタ、２６は第２のサンプリングタ
イマであり、アツプカウンタとプログラマブルの
制限比較器を備えている。

しかして、第１のサンプリングタイマ２３は、
さきの第３図における第１のサンプリング発生回
路８に係るもの、パルス個数計数カウンタ２４
は、パルス個数計数回路９に係るもの、時間幅測
定カウンタ２５は、時間幅測定回路１０に係るも
の、また第２のサンプリングタイマ２６は、第２
のサンプリング発生回路１１に係るものである。

また、図中のT_S，T_d，T_Lは、それぞれ、基準
時間のパルスそのもの、時間幅ゲートパルスその
もの、および第２のサンプリングタイマのパルス
そのものを表わすようにしたものである。

また、２７は、各タイマに発生する割込みを分
析するステータスレジスタ、２８は割込みの許可
および禁止を選択する機能をもつマスクレジス
タ、２９はマイクロコンピユータ１と前述の２３
〜２８の中から一つを選択して、データを読み／
書きするためのデコーダ、３０はラツチ回路、３
１，３２，３３は、信号を反転するインバータ、
３４はデータバス、３５はアドレスバスである。

すなわち、上記において、第１のサンプリング
タイマ２３は、チツプセレクトCS23が選ばれ、
かつデータバス３４からラツチ（第６図の１９）
にデータが書き込まれたときに起動し、クロツク
端子C23に加わるイネーブルクロツクＥ毎に、デ
イクリメントされ、零になるまで出力して停止す
るものである。この動作をワンシヨツト動作とい
う。上記のチツプセレクトCS23は、マイクロコ
ンピユータ１からアドレスバス３５を介してデコ
ーダ２９で選択されるものである。

パルス個数計数カウンタ２４のゲート信号G〓24
は、第１のサンプリングタイマ２３の出力O23の
信号をインバータ３１で反転して入力され、クロ
ツク端子C24は、さきのパルス発生器６の信号
（PLG）を入力する。

このため、第８図のように、パルス個数計数カ
ウンタ２４は、出力パルス（PLG）の信号毎に
デイクリメントされゲート信号G〓24の信号が
“１”になつたとき停止する。

そして、ゲート信号G〓24が“１”の信号に変る
エツジ時に割込みIRQP_Nに係る端子は“０”に
なる。このとき、ステータスレジスタ２７の１ビ
ツト目に“１”が書き込まれる。

マイクロコンピユータ１は、割込みを検出し、
ステータスレジスタ２７を調べ割込み分析を行
う。

割込み端子IRQP_Nを判別して、パルス個数計
数カウンタ２４を読み、第５図に示すように、マ
イクロコンピユータ１の書き換え可能な待避レジ
スタに係るRAMのP_Nバツフア７０に、一時記憶
させ、そのデータ内容をP_NＢとする。

第９図は、ステータスレジスタ２７の内容であ
り、各ビツト毎に各割込み内容が割当てられてい
て、割込みのあつたビツトにフラグ“１”がセツ
トされる。INTフラグは０ビツトから３ビツト
まで、どれかのフラグが存在するとき“１”がセ
ツトされる。

２８は、既述のごとく、マスクレジスタであ
り、割込みを許可するか、禁止するかを選択する
ものである。

第１０図は、このマスクレジスタ２８の内容で
あり、各ビツトは、前述の第９図のビツトと対応
するものである。マスクレジスタ２８に“１”が
セツトされたビツトに対応したカウンタは割込み
が許可されるものである。

さきに第７図で述べた、データラツチに係るデ
ータラツチ回路３０は、第１のサンプリングタイ
マ２３のサンプリング出力パルスO23を、パルス
発生器６の出力パルスPLGで同期化するもので、
第１のサンプリングタイマ２３の出力をデータ入
力Ｄとし、パルス発生器６の出力パルスPLGを
クロツク入力CLKとしてラツチし、ラツチ出力Q〓
を時間幅測定カウンタ２５のゲート信号G〓25とす
るものである。時間幅測定カウンタ２５は、ゲー
ト信号G〓25が“０”になつたときに起動し（第８
図）、イネーブルクロツクＥ毎にデイクリメント
され、ゲート信号G〓25が“１”にセツトされて、
カウンタは停止する。このとき、時間幅ゲートパ
ルスT_dが終つたときに発生する割込みIRQT_dの
端子は“０”になる。

マイクロコンピユータ１は、割込みを検出し、
ステータスレジスタ２７を調べ、割込み分析を行
う。ここでIRQT_dを判別し、次の処理を行うも
のである。

(1) 時間幅測定カウンタ２５の値を読み、第５図
に示したτ_dバツフア７１に一時記憶させて、τ_d
Ｂとする。

(2) 第１のサンプリングタイマ２３をワンシヨツ
トで起動させる。

(3) 第２のサンプリングタイマ２６を零に初期化
し、起動させる。

(4) 第５図の演算フラグ７３に演算許可を与える
ように“１”をセツトする。

第２のサンプリングタイマ２６のデータは、割
込みIRQT_d毎に零に初期化され、イネーブルク
ロツクＥでカウントアツプされる。

そして、極低速になり、パルスが存在しなくな
ると、時間幅測定カウンタ２５のゲートパルス
G〓25は、サンプリング出力パルスO23をパルス発
生器６の出力パルスPLGによつて同期化したも
のであるため、時間幅測定終了が生じない。

このとき、第２のサンプリングタイマ２６がカ
ウントアツプし、予め設定した時間τ_Lに到達す
る。

マイクロコンピユータ１は割込みを検出し、ス
テータスレジスタ２７を調べ割込み分析を行う。

ここで、IRQT_Lを判別して、次の処理を行う
ものである。

(1) 第２のサンプリングタイマ２６の値を、第５
図の待避エリアのτ_Lバツフアに記憶させる。

(3) 第２のサンプリングタイマ２６のデータを零
に初期化し、起動させる。

(4) 第５図に示すRAMにおける演算フラグ７３
を“１”にセツトする。

また、IRQT_L発生時に限り、第７図に示すよ
うに、データラツチに係るラツチ回路３０をリセ
ツトし、時間幅測定カウンタ２５のゲートG〓を
“１”にセツトして、次のパルス発生器６からの
出力パルスPLG信号を受付ける状態にする。

さらに、第２のサンプリングタイマ２６の制限
値は、プログラマブルに可変できるものである。

第１１図は、割込み時のフローチヤートであ
る。

なお、第１１図で、TT_Lは、第２のサンプリ
ングタイマ２６の略称で、TT_dは、時間幅ゲー
トパルスに係るハード構成の略称である。

100は、パルスの個数P_Nの割込み判別を行うも
のである。

すなわち、IRQP_Nのときは、第９図の１ビツ
ト目にフラグがあるから100へ進み、パルスカウ
ンタを測定しP_Nバツフア７０のメモリに、その
値を格納する。

111は、割込みのためマイクロコンピユータ１
の割込み端子が“０”になつているため、次の割
込みを受付けるように、第９図に示すステータス
レジスタ２７の１ビツトをクリヤする。

112は、後述する低速時の処理のため、P_Nバツ
フア７０のメモリの値が零かどうかを判別し、零
でないときは150の割込ルーチンからぬけ出すよ
うにするものである。

次に、時間幅測定割込みの要求があつた場合、
ステータスレジスタ２７の２ビツト目にのみフラ
グがあるから、フローは100、120、121へと進む。

121で、時間幅測定カウンタ２５を測定し、τ_d
バツフア７２のメモリに格納し、122で、ステー
タスレジスタ２７の２ビツト目をクリヤし、次の
割込み待ちの状態を作る。

123は、第２のサンプリングタイマ２６の値を
零にし、起動させる。

124は、第１のサンプリングタイマ２３をワン
シヨツト動作で起動させる。

そして、125で、パルス個数と時間幅の測定が
終了したために演算フラグ７３をセツトし、150
で割込みルーチンからぬけ出るものである。

第１２図は、メインタスクに係るメインルーチ
ンのフローチヤートである。

時間幅測定カウンタ２５の割込みが発生し、演
算フラグ７３がセツトされると、メインルーチン
210から220に進み、速度指令を取り込み、230で
速度の演算を行い、240でASRの計算を行い、
250でASRの結果を電流指令に変換して出力す
る。

一連の計算が終了すると、260で、第５図の演
算フラグ７３をクリヤして210に戻り、次の演算
待ちとなる。

以上の動作を、第１３図のタイムチヤートで説
明する。

モードで、第１のサンプリングタイムT_S中
のパルス数を測定し、サンプリングタイムが終了
すると、(1)で割込みIRQP_Nが発生する。割込み
ルーチンではパルスＡが存在しているためP_Nバ
ツフア７０に“１”を記憶させて割込みからぬけ
出す。

パルス数が測定されたときは、演算フラグ７３
をセツトしない。

そして、モードに示すように、次のパルスＢ
が発生して、(2)に示すように割込みIRQT_dが発
生し、第１１図で説明したように割込み処理を行
うものである。

ここで、第１１図の123，124，125の処理を、
第１３図に示した矢印のごとく実行する。また、
パルスＢにより第１のサンプリングタイマ２３が
起動するが、低速度のため、モード内にパルス
が存在しないとき、第１のサンプリングタイマ
T_Sが終了して、(3)に示すように割込みIRQP_Nが
発生したとき、第１１図の112のところでP_Nバツ
フア７０の値が零かどうかを判定する。

このとき、パルス値に係るP_NＢ＝０であつて
も、パルスＢが存在していることから、第１１図
の140でP_NＢ＝１と書き換える必要がある。

また、第１１図の112でP_NＢ＝０と判定したと
きに限つて、第１のサンプリングタイマ２３をワ
ンシヨツトで起動させ（第１１図の141）、次のパ
ルスＣの測定のための準備をする。

低速時の測定の精度を向上させるため、第１１
図の142に示すように、前回の(2)で測定した時間
幅τ_dの値と第２のサンプリングタイマ２６の値と
を比較し、大きい値をτ_dバツフア７１に格納す
る。さらに、第１１図の143で演算フラグをセツ
トし、速度の演算を行うものである。

次に、第１４図のモードに示すように、第１
のサンプリング時間τ_S内にパルスＤがあり、第１
のサンプリングが終了して割込みIRQP_N(4)が発
生したのち、モードに示すようにパルスが発生
せず、時間幅カウンタゲートパルスG〓25が“１”
にならない間に、第２のサンプリングタイマ２６
が制限値に到達して書込みIRQT_L(5)が発生した
とき、ステータスレジスタ２７の３ビツト目にフ
ラグがあるから、第１１図の100，120，130，131
と進む。131で、第２のサンプリングタイマ２６
の値をτ_Lバツフア７２にメモリτ_LＢとして格納
し、第１１図の132でステータスレジスタ２７の
第３ビツト目をクリヤし、次の割込み待ちの状態
とする。第１１図の133は、後述する低速時の処
理のIRQT_Lが連続して２回発生したかどうかを
判別し、第１１図の123以後、124，150とぬけ出
すものである。

また、第１４図のモードに示すように、第２
のサンプリングタイマ２６が制限時間に到達後
に、さらに、パルスが存在しないとき、(6)でパル
ス数測定の割込みIRQP_Nの結果、P_NＢ＝０のた
め、第１３図のモードで説明したことと同じ動
作を行う。

ただし、τ_dバツフア７１のメモリのτ_dＢの中に
は制限時間に係る第２のサンプリング時間τ_Lの値
が入つているため、第１１図の142の動作で、第
２のサンプリングタイマ２６の値と前記制限時間
に係るτ_Lとの比較を行い、大きい値をτ_dバツフア
７１のメモリに、τ_dＢとして記憶させることにな
る。

第１４図のモードでは、モードの動作を繰
返し、次の第２のサンプリングタイムの制限値に
達すると、(7)に示すようにIRQT_Lが発生する。

このとき、第１１図の133でIRQT_dにたいし、
IRQT_Lが２回連続して発生したことを確認し、
パルス個数の、P_Nバツフア７０のメモリのP_NＢ
を零に書き換えて記憶させる。

以上の動作で、高速から極低速まで、連続的に
パルスの個数と時間幅の測定を割込み処理で行
い、待避エリヤに記憶させるようにしたものであ
る。速度の計算と速度制御の計算はメインフロー
で行うものである。

以上に述べたところにより、本実施例に係るも
のによれば、要約して、次の諸効果を所期しうる
ものである。

(1) 回転体の速度をパルス発生器からデイジタル
式に速度を検出する場合、一定サンプリング時
間を基準に、パルス個数と測定パルス個数の間
隔を割込みで測定し、メインフローで計算する
方式は最新の情報のデータで計算できる。

(2) パルス個数の零を判断してサンプリングタイ
マの起動を行うことにより、測定の連続性が保
たれる。さらに、パルス個数を１に書き変え
て、時間幅τ_dの前回のバツフアτ_dＢにおける値
と第２のサンプリングタイマのτ_Lの今回の値と
を比較し、そのうちの大きいデータを採用する
ことにより、精度の向上と最新の情報で計算が
可能になつた。

(3) 第２のサンプリングタイムの割込みが２回連
続して発生した場合は、パルス個数を零として
速度を計算することで、零回転−極低速、高速
まで、高精度かつ、連続的に速度の検出が可能
となる。

なお、デジタル表示式車速計と題する特開昭56
−94270号公報が先に公開されており、同公報に
は、車速に比例して発生する車速パルスの間隔が
所定時間以上となつたとき、表示レジスタの内容
を強制的かつ即座に零にして、車速表示計の表示
値を零表示する技術が開示されている。

しかして、特開昭56−94270号公報に記載の発
明は、従来、車両が走行状態から停止したにもか
かわらず、ゲート時間の関係からその表示が直ち
に零とならず、ドライバーに対して違和感を与え
ていた不具合を解消すべく、車速パルス間隔が所
定時間以上になつたときに、車速表示計の表示値
を零にして、ドライバーに対する違和感をなくす
ようにしたものである。

これに対し、本発明は、回転体の速度が零速度
付近の極低速領域に至つた場合、パルス発生器の
出力パルスが一定時間幅の中に１個ある場合と、
全くない場合とが生じ、正確な速度検出が困難に
なるという問題点に注目し、従来よりも高精度
で、しかも高速から極低速までの制御に好適な速
度検出方法の提供を目的とするものである。そし
て、具体的には、回転速度に比例して発生するパ
ルス発生器からのパルスを計数する第１のカウン
タと、パルス間隔を時間幅として測定する第２の
カウンタとの２個のカウンタを使用し、前記第１
のカウンタの値を前記第２のカウンタの値で除算
を行つて回転数を演算するようにした速度検出方
法において、第１のサンプリング回路によつて第
１のサンプリング時間を発生させ、前記第１のサ
ンプリング時間の発生後の最初のパルスによつて
予め最大値が決められた第２のサンプリング時間
を第２のサンプリング回路によつて発生させ、前
記第１のサンプリング時間が終了してからの前記
次のパルスで即時、回転数の演算を行うと同時に
第２のサンプリング時間を終了させ、一方、第２
のサンプリング時間の最大値内にパルスが存在し
ない時、第２のサンプリング時間の最大値の終了
と共に、即時第１のカウンタの値を１とし、更に
第２のカウンタの値を予め定めた最大値として、
回転数の演算を行つて速度を検出するというもの
であり、この点、ドライバーに対する車速の違和
感解消を狙いとする特開昭56−94270号公報に記
載のデジタル表示式車速計とは、その目的、構
成、効果のいずれの点でも相違している。

〔発明の効果〕

本発明によれば、デイジタル式速度制御装置に
おける回転体の速度検出に用い、高精度で、かつ
高速から極低速までの制御に好適な速度検出方法
を提供することができるもので、実用的効果にす
ぐれた発生ということができる。

【図面の簡単な説明】

第１図は、従来例に係る速度制御装置のブロツ
ク図、第２図は、本発明の一実施例に係る速度検
出方法のタイムチヤート図で、同図ａは第１のサ
ンプリング動作図、同図ｂは第２のサンプリング
動作図、第３図は、その実施に供される速度検出
装置のブロツク図、第４図は、その動作説明のフ
ローチヤート図、第５図は、その記憶素子配置
図、第６図は、そのプログラマブルタイマの機能
構成図、第７図は、その要部の具体的回路図、第
８図は、その回転数検出のためのタイムチヤート
図、第９図は、そのステータスレジスタの説明
図、１０図は、そのマスクレジスタの説明図、第
１１，１２図は、その割込みおよびメインのフロ
ーチヤート図、第１３，１４図は、その低速にお
けるタイマチヤート図である。１……マイクロコンピユータ、２……速度指令
部、４……電力変換器、６……パルス発生器、８
……第１のサンプリング発生回路、９……パルス
個数計数回路、１０……時間幅測定回路、１１…
…第２のサンプリング発生回路、１２……状態表
示発生回路、１３……状態判別回路、１４……速
度演算回路、１５……速度制御演算回路、１６…
…デユーテイ出力発生回路、１８……データバス
インタフエイス、１９……ラツチ、２０……コン
トロールレジスタ、２１……カウンタ、２２……
コントロールロジツク、２３……第１のサンプリ
ングタイマ、２４……パルス個数計数カウンタ、
２５……時間幅測定カウンタ、２６……第２のサ
ンプリングタイマ、２７……ステータスレジス
タ、２８……マスクレジスタ、２９……デコー
ダ、３０……ラツチ回路、３１，３２，３３……
インバータ、３４……データバス、３５……アド
レスバス、７０……P_Nバツフア（P_NＢ）、７１…
…τ_dバツフア（τ_dＢ）、７２……τ_Lバツフア（τ_L
Ｂ）、７３……演算フラグ（CMPTF）、τ_S……第
１のサンプリング時間、τ_L……第２のサンプリン
グ時間、τ_d……時間幅、P_N……パルスの個数。

Claims

【特許請求の範囲】１回転速度に比例して発生するパルス発生器か
らのパルスを計数する第１のカウンタと、パルス
間隔を時間幅として測定する第２のカウンタとを
備え、前記第１のカウンタの値を前記第２のカウ
ンタの値で除算を行つて回転数を演算するように
した速度検出方法において、第１のサンプリング回路によつて第１のサンプ
リング時間を発生させ、前記第１のサンプリング
時間の発生後の最初のパルスによつて予め最大値
が決められた第２のサンプリング時間を第２のサ
ンプリング回路によつて発生させ、前記第１のサンプリング時間が終了してからの
前記次のパルスで即時、回転数の演算を行うと同
時に第２のサンプリング時間を終了させ、一方、第２のサンプリング時間の最大値内にパ
ルスが存在しない時、第２のサンプリング時間の
最大値の終了と共に、即時第１のカウンタの値を
１とし、更に第２のカウンタの値を予め定めた最
大値として、回転数の演算を行つて速度を検出す
ることを特徴とする速度検出方法。２特許請求の範囲第１項記載のものにおいて、
回転速度に比例して発生するパルス発生器からの
出力パルス（PLG）を一定周期でサンプリング
するために一定周期のクロツクパルス数を計数し
て基準時間のパルス（T_s）を出力するようにし
た第１のサンプリングタイマからの、当該出力さ
れた基準時間のパルス内におけるパルスの個数を
第１のカウンタ（パルスカウンタ）により計数
し、また上記基準時間のパルス（T_s）を上記出
力パルス（PLG）により同期化し、その時間幅
を第２のサンプリングタイマにより制限されるよ
うにした時間幅ゲートパルス（T_d）を一定周期
のクロツクパルスで第２のカウンタ（時間幅カウ
ンタ）により計数し、これら第１、第２のカウン
タの測定終了時に、上記第２のサンプリングタイ
マに制限値を設け、その制限値に到達したときに
割込み要求信号発生手段により割込み要求信号を
発生させ、その割込み要求信号を状態表示発生回
路に表示し、この表示を判別する状態判別回路か
らの指令により、第１、第２のサンプリングタイ
マを起動させ、第１、第２のカウンタの値を速度
演算回路に取込み、この演算回路において、第１
のカウンタのパルスの個数を、第２のカウンタの
時間幅、または第２のサンプリングタイマに設け
た制限値で除算することにより回転速度を検出す
るようにしたものである速度検出方法。３特許請求の範囲第２項記載のものにおいて、
状態判別回路、速度演算回路としてマイクロコン
ピユータを用い、第１、第２のカウンタの値の測
定と、第１、第２のサンプリングタイマの起動を
割込みタスクで、また速度の演算をメインタスク
で行うようにしたものである速度検出方法。４特許請求の範囲第３項記載のものにおいて、
第２のカウンタの値と第１のサンプリングタイマ
の第１のサンプリング時間の値との測定時に、第
１、第２のサンプリングタイマの起動、メインタ
スクの速度計算の起動を行うようにしたものであ
る速度検出方法。５特許請求の範囲第３項記載のものにおいて、
第１のカウンタの値が零の場合、第１のカウンタ
の値を１とし、第１のタイミングタイマの起動、
メインタスクの起動を行い、第２のカウンタの値
と第１のサンプリングタイマの値とにおける、そ
の大きい値を採用するようにしたものである速度
検出方法。６特許請求の範囲第３項記載のものにおいて、
第２のサンプリングタイマの割込み要求信号が連
続して発生した場合、第１のカウンタの値を零と
するようにしたものである速度検出方法。