JPH10260197A - 速度パルスの検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 速度パルスの周波数演算にばらつきが少な
く、全速度域において正確かつ安定した速度検出を行う
ことにある。 【解決手段】 Ａ，Ｂ２相（位相差９０°）の速度パル
スのエッジの数とエッジ検出時の時刻データを検出して
マイコン１４によって速度パルスの周波数を演算する速
度パルスの検出回路において、速度パルスのハイ／ロー
レベルの時間を平均化するように補正する補正手段７
と、Ａ相とＢ相の立ち上がりと立ち下がりの両エッジを
検出する両エッジ検出手段８と、速度パルスのＡ相だけ
の片エッジを検出する片エッジ検出手段９と、切換えレ
ジスタ５を設け、速度パルスの周波数が演算周期以内の
時、補正手段を介して両エッジ検出手段により、また、
速度パルスの周波数が演算周期以上の時、片エッジ検出
手段に切り換え、速度パルスの検出を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、速度パルスの検出
回路、特に、車両を駆動するモータの回転数に比例した
速度パルスを検出し、この速度パルスの周波数を演算す
る速度パルスの検出回路に関する。

【０００２】

【従来の技術】従来、誘導モータを駆動する車両用イン
バータ制御装置に、車両の各モータの軸に取り付けられ
たセンサより、モータ回転数に比例した速度パルスを入
力する。速度パルスは、センサーの種類等により波形や
電気的なレベルが異なるので、インバータ制御装置内で
はインターフェイス回路により、速度パルスの波形成形
や電圧レベルの変換を行う。変換された速度パルスはイ
ンバータ制御装置内の速度パルス検出回路に入力し、そ
のパルスのエッジを検出して、エッジとエッジの間隔か
らマイクロコンピュータ（以下、「マイコン」とい
う。）により速度パルスの周波数演算を行う。速度パル
スの検出には、２相の速度パルスを入力し、どちらか１
相の片エッジから検出する方法と２相の両エッジから検
出する方法がある。１相の片エッジによる検出方法は、
どちらか一方の相の立ち上がり、もしくは、立ち下がり
エッジと、他方の相の信号レベルから前進／後進を判断
すると同時に、検出したエッジとエッジの間隔からマイ
コンにより周波数を計算する方法である。また、２相の
両エッジ検出による検出方法は、２相すべてのエッジか
ら前進／後進を判断すると同時に、検出したエッジとエ
ッジの間隔からマイコンにより周波数を計算する方法で
ある。２相の両エッジによる検出の場合、１相の片エッ
ジによる検出の１／４周期で検出するので、一度の演算
によってできる速度パルスの周期も４倍にできる。

【０００３】図９に、従来の２相の両エッジ検出回路を
示す。インバータ制御装置に誘導モータの回転軸に取り
付けた速度センサ１からＡ相／Ｂ相の２相の速度パルス
を入力する。速度パルスは、インターフェイス回路３に
よって波形形成すると同時に、電圧レベルの変換を行
い、速度パルス検出回路６に入力される。速度パルスの
立ち上がり／立ち下がりエッジを両エッジ検出回路８に
より検出し、Ｎカウンタ１１に対し、前進（正転）時は
カウントアップを行い、後進（逆転）時はカウントダウ
ンを行う。一方、クロック発生器１０からのクロックｃ
をもとにＴカウンタ１２から時刻カウンタのカウント値
をレジスタ１３に出力し、Ｎカウンタ１１のアップ／ダ
ウン時のＴカウンタ１２の値をセットする。マイコン１
４は、Ｎカウンタ１１の値とレジスタ１３を適度なサン
プル周期で読みとり、速度パルスの周波数の計算を行
う。図１０および図１１に、動作タイミングチャートを
示す。図１０は、速度パルスのＡ相ａとＢ相ｂの位相差
９０゜、ハイ／ローレベルの時間が同一で入力されてい
る場合であり、エッジからエッジまでの時間（Ｔ₁〜
Ｔ₄）は均等になる。速度パルスａ、ｂが入力される
と、両エッジ検出回路８でエッジを検出し、Ｎカウンタ
１１が周期の１／４でカウントアップしていく。Ｎカウ
ンタ１１が変化すると、その時のＴカウンタ値（時間）
をレジスタ１３にセットする。マイコン１４はこれを一
定周期で読みとり、前回読み込んだＮカウンタ値ｄとＴ
カウンタ値ｅの変化分（ΔＮΔＴ）から速度パルスの周
波数を計算する。この場合は、常に正確な速度パルスの
周波数演算ができる状態である。図１１は、速度パルス
のａ、ｂのハイ／ローレベルの時間が同一でない場合で
あり、一定速でもエッジからエッジまでの時間（Ｔ₁〜
Ｔ₄）はばらばらになる。さらに加減速時は、実際の変
化分よりも大きくなったり、小さくなったりするので、
正確な速度の変化（加速度）を検出することが難しくな
り、正確な周波数演算ができない。

【０００４】

【発明が解決しようとする課題】上記の１相の片エッジ
による検出では、速度パルスの周期がマイコンの周波数
演算周期より大きくなると、一度の演算で周波数検出が
できないので、速度検出が遅くなる。また、２相の両エ
ッジによる検出では、１相の片エッジによる検出の１／
４の周期まで検出遅れなく速度検出が可能であるが、速
度パルスに対して速度パルスの位相差が９０⁰であるこ
とと、一定周波数におけるハイ／ローの時間が同一であ
ることが必要であり、ハイ／ローの時間が異なると、速
度検出がばらついてしまう。

【０００５】本発明の課題は、速度パルスの周波数演算
にばらつきが少なく、正確かつ安定した速度検出を行う
に好適な速度パルスの検出回路を提供することにある。

【０００６】

【課題を解決するための手段】上記課題は、速度パルス
の周波数が演算周期以内の時は、速度パルスのハイ／ロ
ーレベルの時間を平均化するように補正して、Ａ相とＢ
相の立ち上がりと立ち下がりの両エッジを検出し、速度
パルスの周波数が演算周期以上の時は、速度パルスのＡ
相だけの片エッジの検出に切り換え、速度パルスの検出
を行うことによって、解決される。

【０００７】本発明は、速度パルスのハイレベルの時間
とローレベルの時間を測定し、差がある場合、つぎの速
度パルスに対して補正をかける。この補正は、ハイレベ
ルの時間が長い場合はハイレベルの時間を短く、ローレ
ベルの時間が長い場合はローレベルの時間を短くして、
ハイ／ローレベルの時間を平均化する。これにより両エ
ッジの検出時に、マイコンによる速度パルスの周波数演
算をばらつき無く実行することができる。また、切り換
えて速度パルスの片エッジによる検出を可能としたの
で、全速度域において正確かつ安定した速度検出が可能
になる。

【０００８】

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明の一実施形態を示す速
度パルスの検出回路である。図１において、インバータ
制御装置は、誘導モータを駆動する車両用インバータ装
置であり、駆動する誘導モータの回転数を検知するため
に、モータの回転軸に取り付けた２個の速度センサ１か
らＡ相／Ｂ相の２相の速度パルス（速度センサ出力波
形）２を入力する。本実施形態におけるＡ相／Ｂ相の位
相関係は、前進（正転）時は９０゜位相差、後進（逆
転）時は２７０゜（−９０゜）の位相差である。速度セ
ンサ１より送られてきた速度パルス２は、インターフェ
イス回路３によって波形成形し、完全な矩形波（インタ
ーフェイス回路出力波形）４にすると同時に、電圧レベ
ルの変換を行う。波形成形した速度パルス４は、速度パ
ルス検出回路６に直接入力するか、または、パルス幅補
正回路７を経由して速度パルス検出回路６に入力する。
これの切り換えは、切り換えレジスタ５の設定によりマ
イコン１４が行う。また、速度パルスがパルス幅補正回
路７を経由して速度パルス検出回路６に入力された場合
は、立ち上がり／立ち下がりエッジを両エッジ検出回路
８により検出し、Ｎカウンタ１１に対し、前進（正転）
時はカウントアップを行い、後進（逆転）時はカウント
ダウンを行う。また、速度パルスがパルス補正回路７を
通らず、直接速度パルス検出回路６に入力された場合
は、Ａ相ａの立ち上がりエッジを片エッジ検出回路９に
より検出し、Ｎカウンタ１１に対して、Ｂ相ｂがローレ
ベルの時はカウントアップを行い、ハイレベルの時はカ
ウントダウンを行う。Ｔカウンタ１２は、クロック発生
器１０からのクロックｃをもとに動作するフリーランカ
ウンタであり、Ｔカウンタ１２から時刻カウンタのカウ
ント値ｅをレジスタ１３に出力し、レジスタ１３にＮカ
ウンタ１１のアップ／ダウン時のＴカウンタ１２の値を
セットする。マイコン１４は、Ｎカウンタ１１の値ｄと
レジスタ１３の値ｆを適度なサンプル周期（本実施形態
では、１ｍs）で読みとり、速度パルスの周波数の計算
を行う。その際、パルス補正回路７を使用して両エッジ
検出をしている時の周波数計算値は、実際の周波数の４
倍にみえるので、計算時に１／４にする。ここで、本実
施形態による速度パルスの検出回路は、従来例に比し、
パルス補正回路７、切換えレジスタ５および片エッジ検
出回路９を設けることに特徴がある。

【０００９】次に、パルス補正回路７の詳細について説
明する。図２は、そのパルス補正回路７のハードウェア
のブロック図を示す。図２において、１５は入力パルス
（速度パルス）ｇの同期化とカウンタ１６，１７の各タ
イミングを生成するラッチ、１６は速度パルスのハイの
時間とローの時間差を計測するカウンタ、１７は速度パ
ルスに補正を行う時間を計測するカウンタである。太線
はカウンタの全ビットのラインを示す。また、クロック
発生器からクロックをラッチ１５、カウンタ１６，１７
に出力する。

【００１０】図３に、本実施形態の速度パルスの補正動
作フローを示す。パルス幅補正回路７は、パルス入力ｇ
の立ち上がりエッジが検出されると、ハイレベル時間の
計測を行う。次に、パルスの立ち下がりが検出される
と、ロウレベル時間の計測を行う。そして、次の立ち上
がりエッジでハイ／ロー時間の差から補正時間（時間差
の１／２）を計算する。その結果、補正が必要な場合
で、ハイ／ロー時間計測カウンタ１６のカウンタ値出力
の最上位ビット値が‘０’の時はハイレベルの補正を行
い、最上位ビットが‘１’の時はローレベルに補正を行
う。また、ハイ／ロー時間計測カウンタ１６のカウンタ
値出力が全ビット‘０’の時は補正なしで次の動作へ移
る。

【００１１】次に、図４〜図７に、補正動作のタイミン
グチャートを示す。図４と図５は一定速時の補正タイミ
ングチャート、図６と図７は加減速時の補正タイミング
ャートである。図４は、一定速度でハイレベルが長いパ
ルスｇが入力された場合であり、ハイ／ロー時間計測カ
ウンタ１６がパルスの一周期でアップ／ダウン動作を行
うことにより、カウンタ値ｈのハイ側に差がでる。それ
を補正時間計測用カウンタ１７へ１／２にしてセット
し、補正時間計測用カウンタ１７のカウンタ値ｊが０
（ゼロ）になるまで、ハイ補正信号ｋを出力する。ハイ
補正信号ｋが出力されている期間は強制的にローレベル
になり、ハイ／ロー幅が同一になったパルスｎが出力さ
れる。次に、図５は、一定速度でローレベルが長いパル
スｇが入力された場合であり、ハイ／ロー時間計測カウ
ンタ１６が動作してロー側の差を検出すると、それを１
／２にして補正時間計測用カウンタ１７にセットし、補
正時間計測用カウンタ１７のカウンタ値ｊが０（ゼロ）
になるまで、ロー補正信号ｍを出力する。ロー補正信号
ｍが出力されている期間は強制的にハイレベルになり、
ハイ／ロー幅が同一になったパルスｎが出力される。以
上のような動作を繰り返していくことにより、一定速時
は常に補正された速度パルスが速度検出回路６の両エッ
ジ検出回路８に入力され、一定速時に安定した速度が検
出できる。

【００１２】図６は、加速時のパルス補正タイミングで
あり、パルス幅が時間の経過とともにハイ／ロー幅とも
に短くなっていくパルスｇが入力された場合である。こ
の時の動作は一周期単位で見ると、ローレベルの幅が常
に長いパルスになり、図４と同様にハイ側の差を検出し
てハイ補正信号ｋを出力する。ハイ補正信号ｋにより、
一周期毎にハイ／ロー幅が同一になったパルスｎが出力
される。次に、図７は、減速時のパルス補正タイミング
であり、パルス幅が時間の経過とともにハイ／ロー幅と
もに短くなっていくパルスｇが入力された場合である。
この時の動作も一周期単位で見ると、ハイレベルの幅が
常に長いパルスになり、図５と同様にロー側の差を検出
してロー補正信号ｍを出力する。ロー補正信号ｍによ
り、一周期毎にハイ／ロー幅が同一に補正されたパルス
ｎが出力される。これらの動作を一周期毎に行うことに
より、加減速時に安定した速度検出が可能になる。

【００１３】さらに、本実施形態では、マイコン１４が
切り換えレジスタ５の設定を速度パルスＡ相ａの片エッ
ジ検出にすることができる。これは、速度パルスがマイ
コン１４のサンプル（周波数演算）周期以上になった時
は、Ｎカウンタ１１が１サンプル内に常にカウント動作
を行えるので、マイコン１４が毎回正確な周波数演算を
行うことが可能になり、パルス幅補正を行わず、そのま
まの速度パルスａ、ｂを入力する。図８に、片エッジ検
出時の速度検出回路６の動作タイミングに示し、次に動
作を説明する。速度パルスＢ相ｂがローレベルでＡ相ａ
の立ち上がりエッジを検出すると、Ｎカウンタ１１がカ
ウントアップする。その時のＴカウンタ１２の値ｄをレ
ジスタ１３にセットする。マイコン１４は、Ｎカウンタ
１１の値ｄとレジスタ１３の値ｆから周波数演算を行
う。

【００１４】以上のように、本実施形態では、パルス補
正回路７による両エッジ検出８と切り換えレジスタ５の
設定による片エッジ検出９との組み合わせにより、低
速、高速を問わず、正確な速度パルスの周波数検出を行
うことが可能となる。

【００１５】

【発明の効果】以上説明したように、本発明によれば、
速度パルスの周波数が演算周期以下の時は、速度パルス
の両エッジを検出し、速度パルスのハイ／ローレベルの
時間を平均化する補正を行うことにより、ばらつきのな
い速度パルスの周波数計算ができる。また、速度パルス
の周波数が演算周期以上の時は、補正を行わず、片エッ
ジのみを検出することにより、速度パルスの周波数計算
をより正確に行うことができる。また、速度パルスの両
エッジによる検出と片エッジによる検出を切り換えるこ
とにより、低速から高速までの全速度域において正確か
つ安定した速度検出が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す速度パルスの検出回
路

【図２】本発明の速度パルス補正回路のブロック図

【図３】本発明のパルス補正回路の動作フロー

【図４】本発明のパルス補正回路に一定速の速度パルス
が入力された時のハイレベル時間の補正動作タイミング
チャート

【図５】本発明のパルス補正回路に一定速の速度パルス
が入力された時のローレベル時間の補正動作タイミング
チャート

【図６】本発明のパルス補正回路に加減速の速度パルス
が入力された時のハイレベル時間の補正動作タイミング
チャート

【図７】本発明のパルス補正回路に加減速の速度パルス
が入力された時のローレベル時間の補正動作タイミング
チャート

【図８】本発明の片エッジ検出に切り換えた時の速度パ
ルスの検出回路の動作タイミングチャート

【図９】従来の速度パルスの検出回路

【図１０】従来の速度パルスの検出回路に正常なパルス
が入力された時の動作タイミングチャート

【図１１】従来の速度パルスの検出回路に異常なパルス
が入力された時のタイミングチャート

【符号の説明】

１…速度センサ、２…速度センサ出力波形、３…インタ
ーフェイス回路、４…インターフェイス回路出力波形、
５…検出切換レジスタ、６…速度パルス検出回路、７…
パルス幅補正回路、８…両エッジ検出回路、９…片エッ
ジ検出回路、１０…クロック発生器、１１…Ｎカウン
タ、１２…Ｔカウンタ、１３…Ｔカウンタ値の格納レジ
スタ、１４…マイクロコンピュータ、１５…ラッチ、１
６…ハイ／ロー時間計測カウンタ、１７…補正時間計測
カウンタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 誘導モータを駆動するインバータ制御装
   置であって、車両のモータ軸に取り付けられたセンサよ
   って位相差９０°のＡ，Ｂ２相の速度パルス検出し、前
   記速度パルスの変化点（エッジ）の数と前記エッジ検出
   時の時刻データを検出して前記速度パルスの周波数を演
   算する速度パルスの検出回路において、前記速度パルス
   の周波数が演算周期以内の時は、前記速度パルスのハイ
   ／ローレベルの時間を平均化するように補正して、前記
   Ａ相とＢ相の立ち上がりと立ち下がりの両エッジを検出
   し、前記速度パルスの周波数が演算周期以上の時は、前
   記速度パルスのＡ相だけの片エッジの検出に切り換え、
   速度パルスの検出を行うことを特徴とする速度パルスの
   検出回路。
2. 【請求項２】 誘導モータを駆動するインバータ制御装
   置であって、車両のモータ軸に取り付けられたセンサよ
   って位相差９０°のＡ，Ｂ２相の速度パルス検出し、前
   記速度パルスの変化点（エッジ）の数と前記エッジ検出
   時の時刻データを検出して前記速度パルスの周波数を演
   算する速度パルスの検出回路において、前記速度パルス
   の周波数が演算周期以内の時、前記速度パルスのハイ／
   ローレベルの時間を平均化するように補正する補正手段
   と、前記補正に基づいて前記Ａ相とＢ相の立ち上がりと
   立ち下がりの両エッジを検出する両エッジ検出手段と、
   前記速度パルスのＡ相だけの片エッジを検出する片エッ
   ジ検出手段と、前記速度パルスの周波数が演算周期以上
   の時、前記片エッジ検出手段に切り換える切換手段を設
   け、速度パルスの検出を行うことを特徴とする速度パル
   スの検出回路。
3. 【請求項３】 請求項２において、前記補正手段は、速
   度パルスを保持するラッチと、パルスのハイレベルとロ
   ウレベル時間の幅を計測するアップ／ダウンカウンタ
   と、計測した時間を１／２の値にして、補正信号を出力
   する時間の差を計測するダウンカウンタを有することを
   特徴とする速度パルスの検出回路。