JPH08140383A - サーボモータの制御装置 - Google Patents
サーボモータの制御装置Info
- Publication number
- JPH08140383A JPH08140383A JP6272306A JP27230694A JPH08140383A JP H08140383 A JPH08140383 A JP H08140383A JP 6272306 A JP6272306 A JP 6272306A JP 27230694 A JP27230694 A JP 27230694A JP H08140383 A JPH08140383 A JP H08140383A
- Authority
- JP
- Japan
- Prior art keywords
- error
- encoder
- pulse
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 コストアップを抑えて速度および位置の精度
を上げ、また、精度向上の限界を排すること。 【構成】 サンプリング時限Ｔk においてエンコーダパ
ルスＥＮＣのパルス数を整数値で計数するだけでなく、
１パルス周期に満たない部分を１パルス周期におけるク
ロック計数値ＮP と１パルス周期に満たない時限におけ
るクロック計数値Ｎfrの比Ｎfr／ＮP （小数値）を用い
て計数する。
を上げ、また、精度向上の限界を排すること。 【構成】 サンプリング時限Ｔk においてエンコーダパ
ルスＥＮＣのパルス数を整数値で計数するだけでなく、
１パルス周期に満たない部分を１パルス周期におけるク
ロック計数値ＮP と１パルス周期に満たない時限におけ
るクロック計数値Ｎfrの比Ｎfr／ＮP （小数値）を用い
て計数する。
Description
【０００１】
【産業上の利用分野】本発明はサーボモータの制御装置
に関し、特に、フリーランニングカウンタの分解能に依
存して速度および位置を高い精度で制御するサーボモー
タの制御装置に関する。
に関し、特に、フリーランニングカウンタの分解能に依
存して速度および位置を高い精度で制御するサーボモー
タの制御装置に関する。
【０００２】
【従来の技術】従来のサーボモータの制御装置として、
例えば、特開平３−１１１９１３号公報に示されるもの
がある。この従来のサーボモータの制御装置は、可動部
の位置を検出するリニアスケールと、サーボモータの速
度を検出するパルスエンコーダと、リニアスケールおよ
びパルスエンコーダから位置信号と速度信号を入力して
処理し、処理結果に基づいてサーボモータを制御するサ
ーボ回路（ＣＰＵ）を有し、パルスエンコーダはリニア
センサより高い精度のものを使用している。
例えば、特開平３−１１１９１３号公報に示されるもの
がある。この従来のサーボモータの制御装置は、可動部
の位置を検出するリニアスケールと、サーボモータの速
度を検出するパルスエンコーダと、リニアスケールおよ
びパルスエンコーダから位置信号と速度信号を入力して
処理し、処理結果に基づいてサーボモータを制御するサ
ーボ回路（ＣＰＵ）を有し、パルスエンコーダはリニア
センサより高い精度のものを使用している。
【０００３】以上の構成において、リニアスケールの位
置信号に基づいて可動部の位置が変化する度にパルスエ
ンコーダの速度信号を積算し、得られた積算値を位置信
号の単位に換算し、換算結果を位置信号に加算してサー
ボモータの制御信号を得ている。この制御信号によって
サーボモータを制御することによって可動部の位置を高
い精度で制御する。
置信号に基づいて可動部の位置が変化する度にパルスエ
ンコーダの速度信号を積算し、得られた積算値を位置信
号の単位に換算し、換算結果を位置信号に加算してサー
ボモータの制御信号を得ている。この制御信号によって
サーボモータを制御することによって可動部の位置を高
い精度で制御する。
【０００４】
【発明が解決しようとする課題】しかし、従来のサーボ
モータの制御装置によると、可動部の位置精度がリニア
スケールあるいはパルスエンコーダの分解能に依存して
いるため、位置精度を上げようとするとコストアップに
なり、また、位置精度の向上に限界がある。従って、本
発明の目的はコストアップを抑えて高い精度で速度およ
び位置を制御するサーボモータの制御装置を提供するこ
とである。
モータの制御装置によると、可動部の位置精度がリニア
スケールあるいはパルスエンコーダの分解能に依存して
いるため、位置精度を上げようとするとコストアップに
なり、また、位置精度の向上に限界がある。従って、本
発明の目的はコストアップを抑えて高い精度で速度およ
び位置を制御するサーボモータの制御装置を提供するこ
とである。
【０００５】本発明の他の目的は精度向上の限界をなく
したサーボモータの制御装置を提供することである。
したサーボモータの制御装置を提供することである。
【０００６】
【課題を解決するための手段】本発明は上記の目的を実
現するため、エンコーダパルスのサンプリング時限を設
定するサンプリング時限設定回路と、サンプリング時限
においてエンコーダパルスを整数値と所定の桁数の小数
値を用いて計数するカウンタ回路と、カウンタ回路の計
数値を整数値と所定の桁数の小数値よりなる基準値と比
較して整数値と所定の桁数の小数値よりなる誤差を演算
するエラー演算回路と、誤差に応じたパルス幅変調度を
有したパルス幅変調信号を出力してサーボモータを駆動
する駆動回路を備えたサーボモータの制御装置を提供す
る。
現するため、エンコーダパルスのサンプリング時限を設
定するサンプリング時限設定回路と、サンプリング時限
においてエンコーダパルスを整数値と所定の桁数の小数
値を用いて計数するカウンタ回路と、カウンタ回路の計
数値を整数値と所定の桁数の小数値よりなる基準値と比
較して整数値と所定の桁数の小数値よりなる誤差を演算
するエラー演算回路と、誤差に応じたパルス幅変調度を
有したパルス幅変調信号を出力してサーボモータを駆動
する駆動回路を備えたサーボモータの制御装置を提供す
る。
【０００７】
【作用】サンプリング時限設定回路によってサンプリン
グ時限が設定されると、カウンタ回路はその時限に発生
するエンコーダパルスを計数して所定の桁数の小数値を
有する計数値を出力する。エンコーダ演算回路はその小
数値を同じように小数値を有した基準値と比較して小数
値を有した誤差を演算する。駆動回路は小数値を有した
誤差に応じてパルス幅変調信号のパルス変調度を制御
し、そのパルス幅変調信号によってサーボモータを駆動
する。本発明の制御はエンコーダパルスを整数値でのみ
計数して１パルスに満たない部分を切り捨てる制御では
なく、１パルスに満たない部分を小数で計数することに
より精度を上げる制御である。
グ時限が設定されると、カウンタ回路はその時限に発生
するエンコーダパルスを計数して所定の桁数の小数値を
有する計数値を出力する。エンコーダ演算回路はその小
数値を同じように小数値を有した基準値と比較して小数
値を有した誤差を演算する。駆動回路は小数値を有した
誤差に応じてパルス幅変調信号のパルス変調度を制御
し、そのパルス幅変調信号によってサーボモータを駆動
する。本発明の制御はエンコーダパルスを整数値でのみ
計数して１パルスに満たない部分を切り捨てる制御では
なく、１パルスに満たない部分を小数で計数することに
より精度を上げる制御である。
【０００８】
【実施例】以下、本発明のサーボモータの制御装置を詳
細に説明する。図１は本発明の一実施例を示し、１チッ
プで構成されたマイクロコンピュータ１００と、マイク
ロコンピュータ１００の出力を増幅する増幅器１１と、
増幅器１１の出力によって駆動されるサーボモータ（以
下、単にモータという）１２と、モータ１２の回転速度
に応じたパルスを発生するエンコーダ１３と、エンコー
ダ１３の出力をマイクロコンピュータ１００に入力する
インタフェイス回路１４より構成されている。
細に説明する。図１は本発明の一実施例を示し、１チッ
プで構成されたマイクロコンピュータ１００と、マイク
ロコンピュータ１００の出力を増幅する増幅器１１と、
増幅器１１の出力によって駆動されるサーボモータ（以
下、単にモータという）１２と、モータ１２の回転速度
に応じたパルスを発生するエンコーダ１３と、エンコー
ダ１３の出力をマイクロコンピュータ１００に入力する
インタフェイス回路１４より構成されている。
【０００９】マイクロコンピュータ１００は、図２に示
す基準パルスＲＥＦを発生する基準パルス発生回路１
と、基準パルスＲＥＦのエッヂを検出するエッヂ検出回
路２と、基準パルスＲＥＦに比較して十分に高い周波
数、例えば、１ＭＨZ のクロックを発生するクロック発
生回路３と、エンコーダ１３のエンコーダパルスＥＮＣ
（図２）のエッヂを検出するエッヂ検出回路６と、エッ
ヂ検出回路２、６のエッヂ信号に基づいてクロック発生
回路３のクロックを計数してフリーランニングカウンタ
を構成するカウンタ回路４、５と、カウンタ回路４、５
の計数値およびその他のデータ、例えば、検出エッヂ
数、基準パルスＲＥＦおよびエンコーダパルスＥＮＣの
１パルスに満たない部分の１パルスに対する比（小数
値）をストアするメモリ７と、メモリ７の記憶内容に基
づいてモータ１２の速度誤差および位置誤差を演算する
エラー演算回路８と、エラー演算回路８の演算結果に基
づいて速度および位置の誤差を補償する補償演算処理回
路９と、補償演算処理回路９の補償結果に基づいたＰＷ
Ｍ信号を発生するＰＷＭ回路１０と、サンプリング時限
Ｔk- 1 、Ｔk 、Ｔk+1 （図２）を設定するサンプリング
時限設定回路１５より構成されている。カウンタ回路
４、５は検出エッヂの計数および前述した比（小数値）
の演算も行う。
す基準パルスＲＥＦを発生する基準パルス発生回路１
と、基準パルスＲＥＦのエッヂを検出するエッヂ検出回
路２と、基準パルスＲＥＦに比較して十分に高い周波
数、例えば、１ＭＨZ のクロックを発生するクロック発
生回路３と、エンコーダ１３のエンコーダパルスＥＮＣ
（図２）のエッヂを検出するエッヂ検出回路６と、エッ
ヂ検出回路２、６のエッヂ信号に基づいてクロック発生
回路３のクロックを計数してフリーランニングカウンタ
を構成するカウンタ回路４、５と、カウンタ回路４、５
の計数値およびその他のデータ、例えば、検出エッヂ
数、基準パルスＲＥＦおよびエンコーダパルスＥＮＣの
１パルスに満たない部分の１パルスに対する比（小数
値）をストアするメモリ７と、メモリ７の記憶内容に基
づいてモータ１２の速度誤差および位置誤差を演算する
エラー演算回路８と、エラー演算回路８の演算結果に基
づいて速度および位置の誤差を補償する補償演算処理回
路９と、補償演算処理回路９の補償結果に基づいたＰＷ
Ｍ信号を発生するＰＷＭ回路１０と、サンプリング時限
Ｔk- 1 、Ｔk 、Ｔk+1 （図２）を設定するサンプリング
時限設定回路１５より構成されている。カウンタ回路
４、５は検出エッヂの計数および前述した比（小数値）
の演算も行う。
【００１０】図２はエッヂ検出回路２、６に入力する基
準パルスＲＥＦおよびエンゴーダパルスＥＮＣを示す。
図中、各符号を以下のように定義する。 (1) Ｔk-1 、Ｔk 、Ｔk+1 サンプリング時限 (2) Ｔ' ENC 、ＴENC サンプリング時限Ｔk の開始からそれぞれの基準パルス
ＲＥＦの立ち上がりまでの時限であり、以下エンコーダ
時限という。 (3) Ｎ' ENC 、ＮENC エンコーダ時限Ｔ' ENC 、ＴENC におけるカウンタ回路
４のクロック計数値。 (4) Ｎ' P 、ＮP 、Ｎ'' P 基準クロックＲＥＦの１周期におけるカウンタ回路４の
クロック計数値であり、ＮP はサンプリング時限Ｔk の
もの。Ｎ' P はサンプリング時限Ｔk-1 の最終立ち上が
りエッヂからＴk のスタートにかけてのもの。Ｎ'' P は
サンプリング時限Ｔk の最終立ち上がりエッヂからＴ
k+1 のスタートにかけてのもの。 (5) Ｎ' fr、Ｎfr 基準パルスＲＥＦの最終立ち上がりエッヂからサンプリ
ング時限Ｔk-1 、Ｔkが終了するまでの時限におけるカ
ウンタ回路４のクロック計数値。 (6) θ’、θ、θ'' 基準パルスＲＥＦの１周期における距離（位置変化）。 図２では、以上の(1)〜(6) の各符号が基準パルスＲＥ
Ｆにのみ図示されているが、エンコーダパルスＥＮＣに
対しても同じように適用されるものとする。
準パルスＲＥＦおよびエンゴーダパルスＥＮＣを示す。
図中、各符号を以下のように定義する。 (1) Ｔk-1 、Ｔk 、Ｔk+1 サンプリング時限 (2) Ｔ' ENC 、ＴENC サンプリング時限Ｔk の開始からそれぞれの基準パルス
ＲＥＦの立ち上がりまでの時限であり、以下エンコーダ
時限という。 (3) Ｎ' ENC 、ＮENC エンコーダ時限Ｔ' ENC 、ＴENC におけるカウンタ回路
４のクロック計数値。 (4) Ｎ' P 、ＮP 、Ｎ'' P 基準クロックＲＥＦの１周期におけるカウンタ回路４の
クロック計数値であり、ＮP はサンプリング時限Ｔk の
もの。Ｎ' P はサンプリング時限Ｔk-1 の最終立ち上が
りエッヂからＴk のスタートにかけてのもの。Ｎ'' P は
サンプリング時限Ｔk の最終立ち上がりエッヂからＴ
k+1 のスタートにかけてのもの。 (5) Ｎ' fr、Ｎfr 基準パルスＲＥＦの最終立ち上がりエッヂからサンプリ
ング時限Ｔk-1 、Ｔkが終了するまでの時限におけるカ
ウンタ回路４のクロック計数値。 (6) θ’、θ、θ'' 基準パルスＲＥＦの１周期における距離（位置変化）。 図２では、以上の(1)〜(6) の各符号が基準パルスＲＥ
Ｆにのみ図示されているが、エンコーダパルスＥＮＣに
対しても同じように適用されるものとする。
【００１１】以上の各符号の定義に加え、分数値係数Ｋ
fr、Ｋ’frを以下の通り定義する。 Ｋfr＝Ｎfr／ＮP Ｋ’fr＝Ｎ' fr／Ｎ' P
fr、Ｋ’frを以下の通り定義する。 Ｋfr＝Ｎfr／ＮP Ｋ’fr＝Ｎ' fr／Ｎ' P
【００１２】以上の構成において、動作を説明する。モ
ータ１２がＰＷＭ回路１０からのＰＷＭ信号を増幅器１
１を介して入力すると、ＰＷＭ信号のデューティ比（パ
ルス幅変調度）に応じた速度で回転する。モータ１２が
回転すると、エンコーダ１３より回転速度に応じた周波
数のエンコーダパルスＥＮＣが出力され、インタフェイ
ス回路１４を介してマイクロコンピュータ１００に入力
する。マイクロコンピュータ１００では、エッヂ検出回
路６がエンコーダパルスＥＮＣのエッヂを検出し、カウ
ンタ回路５がエッヂ検出信号をもとにしてクロック発生
回路３からのクロックの計数値Ｎ’P 、ＮP 、Ｎ' fr、
Ｎfrを計数し、また、所定の演算を行う。同時に、カウ
ンタ回路５はサンプリング時限Ｔk のエンコーダパルス
ＥＮＣの１周期に満ちているパルスのエッヂ数ｎ（図２
ではｎ＝２）を計数する。以上の計数結果がメモリ７に
ストアされる。
ータ１２がＰＷＭ回路１０からのＰＷＭ信号を増幅器１
１を介して入力すると、ＰＷＭ信号のデューティ比（パ
ルス幅変調度）に応じた速度で回転する。モータ１２が
回転すると、エンコーダ１３より回転速度に応じた周波
数のエンコーダパルスＥＮＣが出力され、インタフェイ
ス回路１４を介してマイクロコンピュータ１００に入力
する。マイクロコンピュータ１００では、エッヂ検出回
路６がエンコーダパルスＥＮＣのエッヂを検出し、カウ
ンタ回路５がエッヂ検出信号をもとにしてクロック発生
回路３からのクロックの計数値Ｎ’P 、ＮP 、Ｎ' fr、
Ｎfrを計数し、また、所定の演算を行う。同時に、カウ
ンタ回路５はサンプリング時限Ｔk のエンコーダパルス
ＥＮＣの１周期に満ちているパルスのエッヂ数ｎ（図２
ではｎ＝２）を計数する。以上の計数結果がメモリ７に
ストアされる。
【００１３】同様に、基準パルス発生回路１から出力さ
れる基準パルスＲＥＦについてもエッヂ検出回路２がエ
ッヂを検出し、それをもとにカウンタ回路４がクロック
発生回路３からのクロックのＮ' P 、ＮP 、Ｎ' fr、Ｎ
frを計数し、また、基準パルスＲＥＦのエッヂ数ｎ（図
示では、ｎ＝２）を計数し、更に、所定の演算を行う。
以上の計数結果がメモリ７にストアされる。
れる基準パルスＲＥＦについてもエッヂ検出回路２がエ
ッヂを検出し、それをもとにカウンタ回路４がクロック
発生回路３からのクロックのＮ' P 、ＮP 、Ｎ' fr、Ｎ
frを計数し、また、基準パルスＲＥＦのエッヂ数ｎ（図
示では、ｎ＝２）を計数し、更に、所定の演算を行う。
以上の計数結果がメモリ７にストアされる。
【００１４】メモリ７にストアされた基準パルスＲＥＦ
についてのデータは、例えば、以下の通りとする。 ｎ＝２ ＮP ＝３００ Ｎfr＝１８５ Ｋfr＝Ｎfr／ＮP ＝１８５／３００＝０．６１６６６６
６ Ｎ' P ＝３００ Ｎ' fr＝２４２ Ｋ' fr＝Ｎ' fr／Ｎ' P ＝２４２／３００＝０．８０６
６６６６
についてのデータは、例えば、以下の通りとする。 ｎ＝２ ＮP ＝３００ Ｎfr＝１８５ Ｋfr＝Ｎfr／ＮP ＝１８５／３００＝０．６１６６６６
６ Ｎ' P ＝３００ Ｎ' fr＝２４２ Ｋ' fr＝Ｎ' fr／Ｎ' P ＝２４２／３００＝０．８０６
６６６６
【００１５】以上より、エラー演算回路８はサンプリン
グ時限Ｔk における基準位置信号Ｐ REF を次のように算
出する。 ＰREF ＝〔ｎ＋Ｋfr＋（１−Ｋ' fr）〕・θ ＝〔２＋０．６１６６６６６＋（１−０．８０６６６６６）〕・θ ＝２．８１０００００・θ
グ時限Ｔk における基準位置信号Ｐ REF を次のように算
出する。 ＰREF ＝〔ｎ＋Ｋfr＋（１−Ｋ' fr）〕・θ ＝〔２＋０．６１６６６６６＋（１−０．８０６６６６６）〕・θ ＝２．８１０００００・θ
【００１６】同じようにして、エラー演算回路８はメモ
リ７にストアされたエンコーダパルスＥＮＣの計数結果
に基づいて測定位置信号ＰENC を次のように算出する。 ＰENC ＝２．５６７００００・θ
リ７にストアされたエンコーダパルスＥＮＣの計数結果
に基づいて測定位置信号ＰENC を次のように算出する。 ＰENC ＝２．５６７００００・θ
【００１７】エラー演算回路８は（ＰENC −ＰREF ）の
演算によって次のように位置誤差Ｐ ERROR を算出する。 ＰERROR ＝ＰENC −ＰREF ＝−０．２４３００００・θ
演算によって次のように位置誤差Ｐ ERROR を算出する。 ＰERROR ＝ＰENC −ＰREF ＝−０．２４３００００・θ
【００１８】同様にして、速度誤差ＶERROR も基準速度
信号ＶREF および測定速度信号ＶEN C の差として求め
る。 ＶREF ，ＶENC ＝〔ｎ＋Ｋfr＋（１−Ｋ' fr）〕／Ｔk ＶERROR ＝ＶENC −ＶREF ＝−０．２４３００００／Ｔ
k
信号ＶREF および測定速度信号ＶEN C の差として求め
る。 ＶREF ，ＶENC ＝〔ｎ＋Ｋfr＋（１−Ｋ' fr）〕／Ｔk ＶERROR ＝ＶENC −ＶREF ＝−０．２４３００００／Ｔ
k
【００１９】以上から明らかな通り、位置誤差および速
度誤差はクロック発生回路３のクロックの分解能に基づ
く分数値係数Ｋfrに応じた測定精度を有する。
度誤差はクロック発生回路３のクロックの分解能に基づ
く分数値係数Ｋfrに応じた測定精度を有する。
【００２０】以上の誤差を入力した補償演算処理回路９
は誤差に応じた補償信号をＰＷＭ回路１０へ出力し、Ｐ
ＷＭ回路１０は誤差に応じたパルス変調度のＰＷＭ信号
を出力してモータ１２を駆動する。
は誤差に応じた補償信号をＰＷＭ回路１０へ出力し、Ｐ
ＷＭ回路１０は誤差に応じたパルス変調度のＰＷＭ信号
を出力してモータ１２を駆動する。
【００２１】図３より図５は以上述べた動作のフローチ
ャートである。図３において，サンプリングの割り込み
が発生すると、例えば、サンプリング時限Ｔk のスター
トから各エッヂ立ち上がりまでのエンコーダ時限Ｔ’
ENC 、Ｔ ENC のクロック数Ｎ’ENC 、ＮENC を計数し、
（ＮENC −Ｎ’ENC ）の演算から１エンコーダパルス中
のクロック数ＮP を得る。次に、サンプリング時限Ｔk
の１周期に満ちているエンコーダパルス数（エッヂ数）
ｎを計数する。それぞれがメモリ７にストアされる。同
時にｎ＝０にリセットされる。メモリ７にストアされた
データに基づいて前述した誤差演算がエラー演算回路８
で行われ、補償演算処理が補償演算処理回路９で行われ
る。
ャートである。図３において，サンプリングの割り込み
が発生すると、例えば、サンプリング時限Ｔk のスター
トから各エッヂ立ち上がりまでのエンコーダ時限Ｔ’
ENC 、Ｔ ENC のクロック数Ｎ’ENC 、ＮENC を計数し、
（ＮENC −Ｎ’ENC ）の演算から１エンコーダパルス中
のクロック数ＮP を得る。次に、サンプリング時限Ｔk
の１周期に満ちているエンコーダパルス数（エッヂ数）
ｎを計数する。それぞれがメモリ７にストアされる。同
時にｎ＝０にリセットされる。メモリ７にストアされた
データに基づいて前述した誤差演算がエラー演算回路８
で行われ、補償演算処理が補償演算処理回路９で行われ
る。
【００２２】図４はエラー演算回路８の動作を示し、サ
ンプリング時限Ｔk のクロック数Ｎから前述したエンコ
ーダ時限ＴENC のクロック数ＮENC を減算することによ
りフラクション時限、即ち、１周期に満たないパルスの
時限（Ｔk −ＴENC ）のクロック数Ｎfrが得られる。１
エンコーダパルス中のクロック数ＮP と、ここで求めた
クロック数Ｎfrから前述した分数値係数Ｋfr、換言する
と、フラクション係数Ｋfrが求められる。今回の分数値
係数Ｋfr、前回の分数値係数Ｋ’fr、およびエンコーダ
パルス数（エッヂ数）ｎから前述した測定速度信号Ｖ
ENC が算出され、次に、今回の分数値係数Ｋfrが前回の
分数値係数Ｋ’frに置き換えられる。前述した速度誤差
ＶERROR が、同じようにして算出された基準速度信号Ｖ
REF と測定速度信号ＶENC の減算によって算出される。
ンプリング時限Ｔk のクロック数Ｎから前述したエンコ
ーダ時限ＴENC のクロック数ＮENC を減算することによ
りフラクション時限、即ち、１周期に満たないパルスの
時限（Ｔk −ＴENC ）のクロック数Ｎfrが得られる。１
エンコーダパルス中のクロック数ＮP と、ここで求めた
クロック数Ｎfrから前述した分数値係数Ｋfr、換言する
と、フラクション係数Ｋfrが求められる。今回の分数値
係数Ｋfr、前回の分数値係数Ｋ’fr、およびエンコーダ
パルス数（エッヂ数）ｎから前述した測定速度信号Ｖ
ENC が算出され、次に、今回の分数値係数Ｋfrが前回の
分数値係数Ｋ’frに置き換えられる。前述した速度誤差
ＶERROR が、同じようにして算出された基準速度信号Ｖ
REF と測定速度信号ＶENC の減算によって算出される。
【００２３】次に、制御が速度モードであるとき、速度
誤差ＶERROR が補償演算処理回路９の入力ＩC となる。
一方、制御が位置モードであるとき、前述した位置誤差
ＰER ROR と速度誤差ＶERROR の和が補償演算処理回路９
の入力ＩC となり、また、この和が次回の制御における
位置誤差ＰERROR となる。
誤差ＶERROR が補償演算処理回路９の入力ＩC となる。
一方、制御が位置モードであるとき、前述した位置誤差
ＰER ROR と速度誤差ＶERROR の和が補償演算処理回路９
の入力ＩC となり、また、この和が次回の制御における
位置誤差ＰERROR となる。
【００２４】図５は前述したエンコーダ時限Ｔ’ENC 、
ＴENC のクロック数Ｎ’ENC 、ＮEN C の計数を示してお
り、エンコーダパルス数ｎが（ｎ＋１）になって１個増
加したとき、クロック数ＮENC 計数し、それから１つ前
のエンコーダパルスにおけるクロック数Ｎ’ENC を減算
することにより１エンコーダパルス中のクロック数Ｎ P
を得る。現在のエンコーダパルスに基づくエンコーダ時
限のクロック数ＮENCはＮ’ENC となる。
ＴENC のクロック数Ｎ’ENC 、ＮEN C の計数を示してお
り、エンコーダパルス数ｎが（ｎ＋１）になって１個増
加したとき、クロック数ＮENC 計数し、それから１つ前
のエンコーダパルスにおけるクロック数Ｎ’ENC を減算
することにより１エンコーダパルス中のクロック数Ｎ P
を得る。現在のエンコーダパルスに基づくエンコーダ時
限のクロック数ＮENCはＮ’ENC となる。
【００２５】以上の実施例において、クロック発生回路
３のクロック周波数は、例えば、１ＭＨZ であり、モー
タ標準速度におけるエンコーダ１３の周波数は、例え
ば、１．７ＫＨZ であると仮定すると、従来のサーボモ
ータの制御装置では、サーボモータ１２の１回転当たり
のエンコーダパルス数は１００±ｎ（ｎ＝１，２──）
といった整数比として処理されたが、本発明によると、
例えば、所定の桁数の小数値を有したデータとして入力
することができ、格段に精度を上げることができる。
３のクロック周波数は、例えば、１ＭＨZ であり、モー
タ標準速度におけるエンコーダ１３の周波数は、例え
ば、１．７ＫＨZ であると仮定すると、従来のサーボモ
ータの制御装置では、サーボモータ１２の１回転当たり
のエンコーダパルス数は１００±ｎ（ｎ＝１，２──）
といった整数比として処理されたが、本発明によると、
例えば、所定の桁数の小数値を有したデータとして入力
することができ、格段に精度を上げることができる。
【００２６】また、サンプリング時限Ｔk におけるクロ
ック数をデータとして保存するようなことはしないで、
エンコーダパルス数ｎをデータとして保存することがで
きるので、ビット数が減少してメモリの記憶容量を節約
することができ、また、分数値係数Ｋfrを用いて精度を
上げるようにしている。
ック数をデータとして保存するようなことはしないで、
エンコーダパルス数ｎをデータとして保存することがで
きるので、ビット数が減少してメモリの記憶容量を節約
することができ、また、分数値係数Ｋfrを用いて精度を
上げるようにしている。
【００２７】更に、誤差ＰERROR およびＶERROR はとも
に基準パルスＲＥＦの測定によって得られた基準値Ｐ
REF およびＶREF との比較によって算出したが、基準値
は測定によらないで各サンプリング時限のそれぞれにお
いて予め設定された基準値を採用しても良い。
に基準パルスＲＥＦの測定によって得られた基準値Ｐ
REF およびＶREF との比較によって算出したが、基準値
は測定によらないで各サンプリング時限のそれぞれにお
いて予め設定された基準値を採用しても良い。
【００２８】
【発明の効果】以上説明した通り、本発明のサーボモー
タの制御装置によると、エンコーダの精度を良くする必
要がないのでコストアップは抑えられ、精度はフリーラ
ンニングカウンタの分解能に依存して精度を上げること
ができるので、精度向上の限界を排することができる。
タの制御装置によると、エンコーダの精度を良くする必
要がないのでコストアップは抑えられ、精度はフリーラ
ンニングカウンタの分解能に依存して精度を上げること
ができるので、精度向上の限界を排することができる。
【図１】本発明の一実施例の構成を示すブロック図
【図２】本発明の一実施例の動作における基準パルスと
エンコーダパルスの計数例を示す波形図
エンコーダパルスの計数例を示す波形図
【図３】本発明の一実施例の動作を示すフローチャート
【図４】本発明の一実施例の動作を示すフローチャート
【図５】本発明の一実施例の動作を示すフローチャート
１ 基準パルス発生回路 ２・６ エッヂ検出回路 ３ クロック発生回路 ４・５ カウンタ回路 ７ メモリ ８ エラー演算回路 ９ 補償演算処理回路 １０ ＰＷＭ回路 １１ 増幅器 １２ サーボモータ １３ エンコーダ １４ インタフェイス回路 １５ サンプリング時限設定回路 １００ マイクロコンピュータ
Claims (3)
- 【請求項１】 サーボモータに設けられたエンコーダよ
り出力される速度に応じた周波数のエンコーダパルスに
基づいて前記サーボモータの速度および位置を制御する
サーボモータの制御装置において、 前記エンコーダパルスのサンプリング時限を設定するサ
ンプリング時限設定回路と、 前記サンプリング時限において前記エンコーダパルスを
整数値と所定の桁数の小数値を用いて計数するカウンタ
回路と、 前記カウンタ回路の計数値を整数値と所定の桁数の小数
値よりなる基準値と比較して整数値と所定の桁数の小数
値よりなる誤差を演算するエラー演算回路と、 前記誤差に応じたパルス幅変調度を有したパルス幅変調
信号を出力して前記サーボモータを駆動する駆動回路を
備えたことを特徴とするサーボモータの制御装置。 - 【請求項２】 前記エラー演算回路は、前記サンプリン
グ時限において基準パルスを整数値と所定の桁数の小数
値を用いて計数することにより得た前記基準値に基づい
て前記誤差を演算する構成の請求項第１項記載のサーボ
モータの制御装置。 - 【請求項３】 前記カウンタ回路は、前記エンコーダパ
ルスの周波数より大なる周波数のクロック信号を前記サ
ンプリング時限における前記エンコーダパルスの１周期
の時限において計数することにより得られた第１の計数
値と、前記クロック信号を前記サンプリング時限におけ
る前記小数値に対応する時限において計数することによ
り得られた第２の計数値の比に基づいて前記小数値を算
出する構成の請求項第１項記載のサーボモータの制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27230694A JP3339214B2 (ja) | 1994-11-07 | 1994-11-07 | サーボモータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27230694A JP3339214B2 (ja) | 1994-11-07 | 1994-11-07 | サーボモータの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08140383A true JPH08140383A (ja) | 1996-05-31 |
| JP3339214B2 JP3339214B2 (ja) | 2002-10-28 |
Family
ID=17512046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27230694A Expired - Fee Related JP3339214B2 (ja) | 1994-11-07 | 1994-11-07 | サーボモータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339214B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057654A (ko) * | 2001-01-03 | 2002-07-12 | 윤종용 | 직류 모터의 속도 제어 장치 및 방법 |
| JP2015012745A (ja) * | 2013-07-01 | 2015-01-19 | 三菱プレシジョン株式会社 | 観測望遠鏡用の回転駆動装置用モータの回転角度追従制御方法 |
| CN112054741A (zh) * | 2020-08-06 | 2020-12-08 | 深圳市杉川机器人有限公司 | 电机控制方法、装置、终端设备及存储介质 |
-
1994
- 1994-11-07 JP JP27230694A patent/JP3339214B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057654A (ko) * | 2001-01-03 | 2002-07-12 | 윤종용 | 직류 모터의 속도 제어 장치 및 방법 |
| JP2015012745A (ja) * | 2013-07-01 | 2015-01-19 | 三菱プレシジョン株式会社 | 観測望遠鏡用の回転駆動装置用モータの回転角度追従制御方法 |
| CN112054741A (zh) * | 2020-08-06 | 2020-12-08 | 深圳市杉川机器人有限公司 | 电机控制方法、装置、终端设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339214B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2177917B1 (en) | Velocity detection method and motor control device using the method | |
| US4503374A (en) | Speed detection apparatus and method | |
| JP3339214B2 (ja) | サーボモータの制御装置 | |
| JP2009095154A (ja) | モータ制御装置とその速度検出方法 | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| JPS62260574A (ja) | モ−タの回転速度検出方法 | |
| JP2002311040A (ja) | 速度検出装置 | |
| JP3449177B2 (ja) | 増分形エンコーダによる位置検出装置 | |
| JP3320454B2 (ja) | モータの位置制御装置およびモータの位置制御方法 | |
| KR100286043B1 (ko) | 속도검출 시스템 및 그 방법 | |
| JPH02110379A (ja) | モータの速度検出装置 | |
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| JPH03289567A (ja) | 回転速度検出装置 | |
| JPS61210880A (ja) | モ−タ−制御方式 | |
| JP3248209B2 (ja) | 位置検出方法 | |
| JPH07210249A (ja) | デジタルサーボ装置 | |
| JP2607608B2 (ja) | テープ速度制御装置 | |
| JPH0352584A (ja) | モータの回転速度検出装置 | |
| JPH0560808A (ja) | 周期計測器、周波数計測器、周期・周波数計測方法及びメータ駆動装置 | |
| JPH0746856A (ja) | デジタル式ｐｗｍ回路 | |
| JPS59117482A (ja) | モ−タ制御装置 | |
| JP3310716B2 (ja) | エンコ―ダの移動速度検出装置 | |
| KR940004954B1 (ko) | 엔코더형 모터의 속도 검출장치 및 방법 | |
| JPH08223957A (ja) | モータの速度制御装置 | |
| SU1293697A1 (ru) | Устройство дл коррекции циклических ошибок |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |