JPH0335745B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、フロツピーデイスク（フレキシブル
磁気デイスク）又はこれに類似したデイスクを使
用して情報の記録又は再生を行うためのデイスク
装置に関するものである。

従来技術 磁気デイスク装置は、デイスク回転機構と、磁
気ヘツド（変換器）と、ヘツド移動機構とを有す
る。ヘツド移動機構は、一般にステツプ信号に応
答するステツピングモータと、このモータの回転
運動に対応した直線運動を得るための回転−直線
変換機構とから成り、ヘツドをデイスクの半径方
向（トラツク交差方向）に移動させるように構成
されている。

この種の磁気デイスク装置による情報（デー
タ）の記録又は再生は、トラツク零（基準トラツ
ク）を基準にして行われる。このため、ヘツドの
トラツク零位置を検出する装置が設けられてい
る。このトラツク零位置検出装置は、一般にフオ
トカプラから成り、ヘツド移動機構に設けられた
遮光板（インタラプタ）がヘツドのトラツク零位
置に対応した位置になつた時に発光素子の光を遮
るように構成されている。ところで、従来装置で
は、トラツク零検出用発光素子（例えば発光ダイ
オード）が装置の電源オン期間の全部にわたつて
発光しているため、必然的に電力消費量が大にな
つた。

発明の目的 そこで、本発明の目的は、節電が可能であると
共に、信頼性の高いデイスク装置を提供すること
にある。

発明の構成 上記目的を達成するための本発明は、書き込み
禁止被検出部を有するケースに収容されている記
録媒体デイスクを回転するためのデイスク回転機
構と、前記デイスクの回転中に前記デイスクとの
間で情報の変換を行うための変換器と、前記変換
器を前記デイスクのトラツク交差方向に移動させ
るための変換器移動機構と、前記変換器が前記デ
イスクの基準トラツクにあるか否かを前記変換器
と共に変位する部分に基づいて光学的に検出する
ための基準トラツク検出用発光素子と前記書き込
み禁止被検出部を検出するための書き込み禁止検
出用発光素子との内の少なくとも一方から成る発
光素子と、前記発光素子に対向配置された受光素
子と、前記発光素子と前記受光素子とによる検出
期間を指定するためのパルスを発生する例えば
ORゲート４６を含む回路のような検出期間指定
回路と、前記検出期間指定回路に接続された遅延
回路と、前記検出期間指定回路と前記遅延回路と
に接続され、前記パルスと前記遅延回路で遅延さ
れた遅延パルスとの両方を通過させる例えばOR
ゲート４７のような第１の論理ゲートと、前記発
光素子と前記第１の論理ゲートとに接続され、前
記第１の論理ゲートの出力に応答して前記発光素
子を選択的に付勢するスイツチと、前記検出期間
指定回路と前記遅延回路とに接続され、前記パル
スと前記遅延パルスとの両方が同時に発生してい
る期間に対応して受光制御用パルスを発生する例
えばANDゲート６３のような第２の論理ゲート
と、前記発光素子と前記第２の論理ゲートとに接
続され、前記第２の論理ゲートの前記受光制御用
パルスの発生期間のみ前記発光素子の出力を通過
させる例えばANDゲート５９のような第３の論
理ゲートとから成るデイスク装置に係わるもので
ある。

発明の作用効果 上記発明によれば、スイツチによつて発光素子
の駆動期間を制御するので、節電が達成される。
また、受光出力の取り出しは、発光素子がオン駆
動された時点から遅延回路の遅延時間だけ遅れた
時点から開始され、発光素子の発光停止時点より
も遅延時間だけ前の時点で終了する。従つて、発
光素子が安定的に発光している期間において受光
出力を取り出すことが可能になり、信頼性の高い
検出が可能になる。

実施例 次に、第１図〜第７図を参照して本発明の実施
例に係わる磁気デイスク装置について述べる。

第１図及び第２図はこの磁気デイスク装置で使
用する磁気デイスクカートリツジ１を示す。この
カートリツジ１は、一般にマイクロフロツピーデ
イスクと呼ばれているものであり、直径86mmの記
録媒体デイスク２を剛性を有する合成樹脂ケース
３に収容することにより構成されている。ケース
３の表面４と裏面５との両方にヘツド挿入用開口
６，７が設けられ、非使用時にはこの開口６，７
はスライド式のシヤツタ８によつて閉じられてい
る。シヤツタ８は第１図で右方向にバネ（図示せ
ず）によつて偏倚されており、使用時にはこの偏
倚力に抗して左に移動される。なお、シヤツタ８
の開放はこの側面を押圧することによつてなす。
この実施例のデイスクカートリツジ１のデイスク
２は磁気シート２ａとこの中央に装着された磁性
体金属円板から成るハブ２ｂから成る。デイスク
２はクランパで押圧して回転させるものではない
ので、ケース３の裏面５にのみ回転駆動用の開口
１０が設けられ、ここからハブ２ｂが露出されて
いる。このハブ２ｂにはスピンドル挿入用穴２ｃ
と駆動ピン挿入用穴２ｄとが設けられている。９
は書き込み禁止被検出部であり、書き込み禁止時
に光透過状態とされる窓９ａと、書き込みが禁止
されていない時（記録可能時）に窓９ａを閉める
ための蓋９ｂとから成る。なお、蓋９ｂは開閉自
在にスライド式に形成されている。

第１図及び第２図に示すカートリツジ１を使用
してデータの記録再生を行う磁気デイスク装置の
主要部は第３図に示す如く構成されている。この
第３図において、回転台１１には、所定位置に装
填されたカートリツジ１のケース３内のデイスク
２を回転するためのものであり、ハブ２ｂを吸着
する磁石（図示せず）、穴２ｃに挿入されるスピ
ンドル（図示せず）、穴２ｄに挿入する駆動ピン
（図示せず）等を備えている。１２は回転台に直
結されたアウターロータ型モータである。１３，
１４は変換器としての記録再生兼用磁気ヘツドで
あり、キヤリツジ１５に取付けられ、デイスク２
の半径方向に移動自在に案内されている。１６は
ヘツド移動機構を構成するステツピングモータで
あり、α巻きスチールベルト、又はピニオンとラ
ツク、又はリードスクリユー等から成る公知の回
転−直線変換機構１７を介してキヤリツジ１５を
駆動するものである。１８はヘツド１３，１４の
トラツク零位置を検出するための遮光板であり、
キヤリツジ１５に一体化されている。１９はヘツ
ド１３，１４のトラツク零位置を検出するための
発光ダイオード、２０はホトトランジスタであ
る。ホトトランジスタ２０の光入力は、ヘツド１
３，１４のトラツク零位置に対応して遮断され
る。

２１は書き込み禁止（フアイルプロテクト）検
出用発光ダイオードであり、カートリツジ１の正
常装填位置における窓９ａに対応して配置されて
いる。２２は書き込み禁止検出用ホトトランジス
タであり、窓９ａに対応配置され、窓９ａが開放
されている時に発光ダイオード２１の光を受け入
れる。

２３はデイスク装填検出用発光ダイオードであ
り、カートリツジ１の正常装填位置においてその
一方の側となるように配置されている。２４はデ
イスク装填検出用ホトトランジスタであり、カー
トリツジ１が装填された時に発光ダイオード２３
からの入射光が遮断されるようにカートリツジ１
の他方の側に配置されている。

２５はデイスク２の回転検出器であり、デイス
ク２及び回転台１１と共に回転するアウターロー
タ型モータ１２のロータ２６の表面に貼り付けら
れた光反射インデツクス即ち指標２７を検出する
ための発光ダイオード２８とホトトランジスタ２
９とを具備し、デイスク２の回転角度位置及び回
転速度を検出する。３０はレデイ検出回路であ
り、回転検出器２５の出力に基づいて、デイスク
２が正常速度の90％以上になつたこと、及び回転
開始時点から一定時間（例えば420ms）が経過し
たことに基づいてレデイ状態（記録再生準備完了
状態）になつたことを示す信号を出力するもので
ある。

第４図は第３図のステツピングモータ１６及び
その駆動回路を示す。ステツピングモータ１６
は、第１相巻線３１、第２相巻線３２、第３相巻
線３３、及び第４相巻線３４を有する４相構成の
ステツピングモータであり、正常ステツプ駆動時
には、トランジスタ３５，３６，３７，３８を１
相励磁方式で順次にオンオフ制御することによつ
てロータ（図示せず）を所定角度だけ回すもので
ある。

第５図は第３図の磁気デイスク装置の電気回路
部分を示す。この第５図から明らかな如く、トラ
ツク零検出用発光ダイオード１９及び書き込み禁
止検出用発光ダイオード２１は、電源に単に接続
されておらず、本発明に従うスイツチとしてのト
ランジスタ３９を介して電源回路に接続されてい
る。即ち、２つの発光ダイオード１９，２１が互
いに直列に接続され、アノードが＋5Vの電源ラ
イン４０に接続され、カソードとグランドとの間
にトランジスタ３９が接続されている。従つて、
トランジスタ３９がオンの期間にのみ発光ダイオ
ード１９，２１に電流が流れる。

次に、第５図におけるトランジスタ３９の制御
回路を、第６図及び第７図を参照して説明する。
このデイスク装置全体の＋12Vの電源端子４１と
＋5Vの電源端子４２とに接続された電源オン検
出回路４３は、電源端子４１に電力が供給され、
電源電圧が一定値（例えば正常電圧の70〜80％）
になつたことを電圧コンパレータによつて検出
し、且つ＋5Vの電源端子４２の電圧が一定値
（正常電圧の70〜80％）になつたことを検出し、＋
12Vと＋5Vとのいずれもが検出されたときに第
６図Ａのt₁時点に示す如く高レベルの電源オン信
号を送出するものである。

この電源オン検出回路４３の出力に接続された
第１のタイマ４４は、t₁時点で電源オン検出信号
が高レベルに転換することに応答してT₁＝12ms
の高レベルパルスを第６図Ｂに示す如く送出する
ものである。このタイマ４４の出力はステツピン
グモータ制御駆動回路４５に供給され、電源オン
開始時のみステツピングモータ１６を多相励磁す
るために使用される。タイマ４４の出力は第１の
ORゲート４６の第１の入力端子に接続されてい
る。この第１のORゲート４６の出力は、第２の
ORゲート４７の一方の入力端子に接続されてい
ると共に100μsの遅延回路４８を介して第２の
ORゲート４７の他方の入力端子に接続されてい
る。第２のORゲート４７の出力は増幅器４９を
介してトランジスタ３９のベースに接続されてい
る。従つて、タイマ４４の出力が第６図Ｂに示す
如く、t₁〜t₂期間で高レベルになると、第１の
ORゲート４６の出力も第６図Ｌに示す如く高く
レベルになり、結局、トランジスタ３９がオンに
なる。

ステツピングモータ制御駆動回路４５は、ライ
ン５０からステツプ信号の供給を受け、且つライ
ン５１からステツプ方向信号の供給を受けてステ
ツピングモータ１６を駆動するものであり、第４
図に示すトランジスタ３５〜３８を１相励磁方式
で駆動するようにステツプパルスを分配する公知
の回路を含む。また、この制御駆動回路４５は、
電源オン検出回路４３から得られる高レベルの電
源オン検出信号に応答して第４図に示す第１相ト
ランジスタ３５をオン駆動する信号を発生する。
この装置は、ヘツド１３，１４のトラツク零位置
が第１相巻線３１に対応するように構成されてい
るので、電源投入時に第１相巻線３１に励磁電流
を供給することにより、ヘツド１３，１４をトラ
ツク零位置に保持することが可能になる。なお、
発光ダイオード１９とホトトランジスタ２０とで
トラツク零が検出されていない場合には、ヘツド
をトラツク零に戻すためのステツプパルスが発生
する。

ところで、発光ダイオード１９とホトトランジ
スタ２０とによる検出誤差が２トラツクピツチ程
度あるので、ヘツド１３，１４がトラツク零以外
のトラツク１又は２にあつてもトラツク零検出信
号が発生することがある。もし、ヘツド１３，１
４がトラツク１にある場合に対応してステツピン
グモータ１６のロータが第２相巻線３２にあれ
ば、電源投入時に第１相巻線３１の励磁電流を流
すことにより、ロータを第１相巻線３１に移動
し、ヘツド１３，１４をトラツク零に移動するこ
とが出来る。しかし、ロータが第３相巻線３３に
ある時には、第１相巻線３１に励磁電流を流して
も、ロータを動かすことが出来ない。そこで、こ
の実施例では、タイマ４４の出力パルスに応答し
て制御駆動回路４５がステツピングモータ１６の
第２相巻線３２に電流を流すように構成されてい
る。これにより、ロータが例え第３相巻線３３に
あつても、ここから脱出させることが出来る。な
お、第１相を励磁すると共に、第３相巻線３３又
は第４相巻線３４にt₁〜t₂で電流を流してロータ
を第３相から脱出せてもよい。また、第１相巻線
３１にt₂から電流を流してもよい。

ステツピングモータ制御駆動回路４５から導出
されているライン５２は、第４図の第１相トラン
ジスタ３５をオン制御すると同様な第１相励磁信
号をANDゲート５３の第１の入力端子に供給す
るものである。ANDゲート５３の第２の入力端
子にはスステツプ方向信号ライン５１が接続さ
れ、第３の入力端子にはリトリガ単安定マルチバ
イブレータ５４の出力端子が接続されている。

リトリガ単安定マルチバイブレータ５４の入力
端子には第１のタイマ４４とステツプ信号ライン
５０とが接続されている。従つて、このリトリガ
単安定マルチバイブレータ５４は、第６図Ｂのタ
イマ出力パルスの後縁即ち高レベルから低レベル
への転換に応答してトリガされ、第６図Ｅに示す
如く、t₂〜t₃期間（T₂＝50ms）で高レベルの出
力パルスを発生し、また、第６図Ｄに示すt₁₃〜
t₁₄の各ステツプパルスの後縁に応答してt₁₃〜t₁₅
の期間で高レベル出力を発生する。なお、ステツ
プパルスは50msよりも十分に短いので、50ms以
内で再トリガされ、最後のステツプパルスの後縁
時点t₁₄からT₈＝50ms後のt₁₅まで高レベル出力と
なる。

このデイスク装置では、電源投入に同期して第
１相巻線励磁信号がライン５２に得られ、且つラ
イン５１に第６図Ｃに示すステツプアウトを示す
信号即ちヘツド１３，１４をトラツク零に向けて
駆動するための高レベル信号が得られる。なお、
電源投入時のステツプアウト信号が図示されてい
ないコントローラから供給される。一方、リトリ
ガ単安定マルチバイブレータ５４は、タイマ４４
の出力に応答してt₂〜t₃期間（T₂＝50ms）で高
レベルパルスを発生する。従つて、t₂〜t₃期間に
は、ANDゲート５３の全部の入力が高レベルと
なり、その出力も高レベルとなる。この結果、第
１のORゲート４６の出力が第６図Ｌに示す如く
t₂〜t₃で高レベルとなり、結局、トランジスタ３
９がオンになる。この結果、電源投入に同期して
t₁〜t₃（T₃＝T₁＋T₂＝62ms）だけ２つの発光ダイ
オード１９，２１が発光し、トラツク零検出が可
能になる。

ホトトランジスタ２０，２２はいずれもエミツ
タがグランドに接続され、コレクタに＋Ｖのバイ
アス電源が抵抗５５，５６を介して接続されてい
る。従つて、ホトトランジスタ２０，２２に光入
力が有る時のみ、それぞれのコレクタライン５
７，５８が低レベルになる。もし、ヘツド１３，
１４のトラツク零位置に対応して遮光板１８が発
光ダイオード１９とホトトランジスタ２０との間
に位置すれば、発光ダイオード１９が発光中であ
つても、ホトトランジスタ２０の光入力がないた
め、そのコレクタライン５７が高レベルになる。
従つて、発光ダイオード１９が発光しているのに
も拘らず、ホトトランジスタ２０のコレクタライ
ン５７が高レベルであることに基づいてヘツド１
３，１４がトラツク零にあることを検出できる。

一方、カートリツジ１が装填された状態におい
て、発光ダイオード２１の発光期間中にホトダイ
オード２２に光入力があれば、そのコレクタライ
ン５８が低レベルとなり、書き込み禁止のカート
リツジであることが分る。即ち、書き込み禁止の
ために、窓９ａが蓋９ｂで閉じられていないこと
が分る。

発光ダイオード１９，２１の発光期間中でのみ
トラツク零検出及び書き込み禁止検出を行うため
に、５つのANDゲート５９，６０，６１，６２，
６３と、２つのNOT回路６４，６５と、２つの
RSフリツプフロツプ６６，６７が設けられてい
る。

ANDゲート５９の一方の入力端子はコレクタ
ライン５７に接続され、他方の入力端子はAND
ゲート６３の出力端子に接続されている。ところ
で、ANDゲート６３の一方の入力端子は遅延回
路４８の出力端子に接続され、他方の入力端子は
ORゲート４６の出力端子に接続されている。こ
のため、第７図に示す如く、ORゲート４６から
Ｍに示す如く、t₁〜t₃の期間に高レベル出力が得
られ、遅延回路４８からＮに示す如くt_1d〜t_3dの
期間に高レベル出力が得られた時にはANDゲー
ト６３から第７図Ｐに示すt_1d〜t₃の期間に高レベ
ル出力が得られる。一方、ORゲート４７から
は、第７図Ｏに示す如くt₁〜t_3dの期間で高レベル
出力が得られる。この結果、発光ダイオード１
９，２１が発光駆動される期間t₁〜t_3dよりも
ANDゲート６３の高レベル期間が短かくなる。
このように設定すれば、発光ダイオード１９，２
１の発光の立上りに遅れが生じても、完全な発光
期間となるt_1d〜t₃において、トラツク零検出及び
書き込み禁止検出を行うことが出来る。

今、第６図のt₁〜t₃期間においてトラツク零検
出用ホトトランジスタ２０の出力ライン５７が高
レベルになり、ヘツドのトラツク零が検出された
とすれば、ANDゲート５９は第７図に示したt_1d
〜t₃期間内においてトラツク零検出を示す高レベ
ル出力を発生し、これが第１のフリツプフロツプ
６６のセツト端子に入力し、ラツチされる。この
結果、トラツク零検出を示す信号がフリツプフロ
ツプ６６のＱ出力端子から送出される。なお、高
レベルのＱ出力はそのまま伝送されず、NAND
ゲート６８を介して低レベル形式で送り出され
る。即ち、このNANDゲート６８及び第２フリ
ツプフロツプ６７の出力ラインのNANDゲート
６９は、ドライブセレクト信号を入力としている
ので、高レベルのドライブセレクト信号が発生し
ている場合のみ、トラツク零を示す低レベルの出
力がNANDゲート６８から得られ、これがホス
ト側装置に送られる。また、発光ダイオード１９
が発光していない期間には、ANDゲート６３の
出力が低レベルであるので、例えライン５７が高
レベルになつても、ANDゲート５９の出力は低
レベルに保たれる。

フリツプフロツプ６６のリセツト端子には
ANDゲート６０の出力端が接続され、ANDゲー
ト６０の一方の入力端子はNOT回路６４を介し
てコレクタライン５７に接続され、他方の入力端
子はANDゲート６３の出力端子に接続されてい
るために、ANDゲート６３の出力が高レベルで
あり、且つライン５７が低レベルの時に、AND
ゲート６０の出力が高レベルとなり、フリツプフ
ロツプ６６がリセツトされる。従つて、発光ダイ
オード１９の発光期間にトラツク零が検出されな
い場合は、フリツプフロツプ６６が必ずリセツト
される。

書き込み禁止検出回路におけるANDゲート６
１の一方の入力端子はNOT回路６５を介してホ
トトランジスタ２２のコレクタライン５８に接続
され、他方の入力端子はANDゲート６３の出力
端子に接続されている。従つて、発光ダイオード
２１が発光している期間にコレクタライン５８が
低レベルになると、ANDゲート６１から高レベ
ルの書き込み禁止を示す信号が得られ、これがフ
リツプフロツプ６７のリセツト端子に供給され、
保持される。なお、発光ダイオード２１が発光し
ていない期間にはANDゲート６３の出力が低レ
ベルであるので、例えライン５８が低レベルにな
つても、ANDゲート６１の出力は低レベルに保
たれる。フリツプフロツプ６７がセツトされる
と、Ｑ出力端子から高レベル出力が得られ、
NANDゲート６９を介してホスト側装置に低レ
ベル形式で書き込み禁止信号を送る。フリツプフ
ロツプ６７のリセツト端子にはANDゲート６２
の出力端子が接続され、このANDゲート６２の
一方の入力端子はライン５８に、他方の入力端子
はANDゲート６３の出力端子に接続されている
ので、ANDゲート６３の出力が高レベルの期間
にライン５８が高レベルになつた時に、フリツプ
フロツプ６７にリセツト信号が供給される。

書き込み禁止（フアイルプロテクト）のカート
リツジであるか、否かの検出は、少なくともデイ
スク装填からレデイ信号発生までの間に行う必要
がある。第５図において、７０はデイスク装填検
出回路であり、第３図に示した発光ダイオード２
３とホトトランジスタ２４とを含み、デイスク２
を含むカートリツジ１が装填された時に第６図Ｆ
に示す如く高レベルの出力を発生するように形成
されている。このデイスク装填検出回路７０の出
力ラインに接続されたt₆＝80msの遅延回路７１
は、カートリツジ１の完全な挿入状態が得られる
時点t₅を求めるためのものであり、第６図Ｆの信
号をT₆＝80msだけ遅延した信号を出力する。第
２のタイマ７２は遅延回路７の出力が低レベルか
ら高レベルに立上る時点でトリガされ、T₇＝
40msの高レベルパルスを第６図Ｊに示す如く出
力し、これをORゲート４６に供給するものであ
る。従つて、このt₅〜t₆期間においても、発光ダ
イオード１９，２１が点灯し、書き込み禁止の検
出及びトラツク零の検出が行われる。

７３はRSフリツプフロツプであり、デイスク
装填検出回路７０の出力でセツトされ、第３図に
示したレデイ検出回路３０から得られる第６図Ｉ
の高レベルのレデイ検出信号でリセツトされる。
この結果、フリツプフロツプ７３のＱ出力は、第
６図のt₄〜t₉期間で高レベルとなり、これがOR
ゲート７４の入力となる。ORゲート７４のもう
一方の入力はモータオン信号ライン７５に接続さ
れている。この結果、ライン７５から供給される
第６図Ｇに示すt₁₀以後の高レベルのモータオン
信号とt₄〜t₉期間のフリツプフロツプ７３の高レ
ベル出力との和の信号がORゲート７４の出力段
に第６図Ｈに示す如く得られる。ORゲート７４
の出力はモータ駆動回路７６を介してデイスク回
転用モータ１２の回転駆動に利用されるので、モ
ータ１２は、t₄〜t₉期間、及びt₁₀以後で回転す
る。デイスク装填と同時にデイスク２を回転する
理由は、デイスク２の確実な装着状態を早めに得
るためである。なお、カートリツジ１が挿入され
ている状態で電源オン検出信号が得られた時に
も、電源オン検出に同期してt₄〜t₉期間と同様に
デイスク２を回転するように構成されている。

ANDゲート７７の一方の入力端子はデイスク
装填検出回路７０の出力に接続され、他方の入力
端子はORゲート７４の出力端子に接続されてい
る。従つて、第６図Ｆに示す高レベルのデイスク
装填検出信号が発生し且つ第６図Ｈに示すORゲ
ート７４の出力が高レベルになる期間のみAND
ゲート７７の出力は高レベルとなる。なお、第６
図のタイミングチヤートの場合には、ANDゲー
ト７７の出力状態は、第６図ＨのORゲート７４
の出力状態と一致する。遅延回路７８は、AND
ゲート７７の出力をT₄＝320msだけ遅延する回
路である。即ち、t₄時点から320ms後のt₇時点、
及びt₁₀時点から320ms後のt₁₁時点を決めるもの
である。遅延回路７８の出力に接続された第３の
タイマ７９は、遅延回路７８の出力が低レベルか
ら高レベルに立上る時点t₇及びt₁₁でトリガされて
T₅＝100msのパルスを第６図Ｋで示す如く発生
し、これをORゲート４６に供給するものであ
る。従つて、発光ダイオード１９，２１は、t₇〜
t₈期間、及びt₁₁〜t₁₂期間でも点灯する。このよ
うに、デイスク２の回転開始から320ms後に、約
100msだけ発光ダイオード１９，２１を発光させ
る理由は、デイスク２の回転が開始し、カートリ
ツジ１が安定した状態で、書き込み禁止状態を検
出する必要があるためである。

上述から明らかな如く本実施例によつて次の作
用効果が得られる。

(A) 第６図のt₁〜t₃、t₅〜t₆、t₇〜t₈、t₁₁〜t₁₂、t₁₄
〜t₁₅期間で発光ダイオード１９，２１が発光
するのみであるから、発光ダイオード１９，２
１及びホトトランジスタ２０，２２の回路にお
ける大幅な節電が達成される。

(B) t₁〜t₃期間で発光ダイオード１９，２１を発
光するので、電源投入時のトラツク零検出、及
びデイスク装填中の場合には書き込み禁止の検
出を確実に行うことが出来る。

(C) デイスク装填後のt₅〜t₆期間のみでなく、t₇
〜t₈、t₁₁〜t₁₂期間でも発光ダイオード１９，
２１を発光させるので、書き込み禁止状態を確
実に検出することが出来る。

(D) t₁₃〜t₁₄期間に示す如く、第６図Ｃに示すス
テツプ方向信号をステツプアウトを示す高レベ
ル状態とし、第６図Ｄに示す如く、第４相φ₄、
第３相φ₃、第２相φ₂、第１相φ₁の順で励磁し、
ヘツド１３，１４をトラツク零位置に移動した
場合においても、t₁₄〜t₁₅に示す期間で発光ダ
イオード１９，２１が発光するので、トラツク
零を検出し、これをフリツプフロツプ１６でラ
ツチすることが出来る。

(E) 発光ダイオード１９，２１の発光時間と、
ANDゲート５９〜６２からセツト又はリセツ
ト信号を得る時間との関係を第７図のように設
定したので、発光ダイオード１９，２１の発光
開始及び終了時の不安定期間を除いて、トラツ
ク零検出及び書き込み禁止検出を行うことが出
来る。

(F) トラツク零検出のための発光ダイオード１９
の発光時間の設定を特別な回路で行わずに、ト
ラツク零検出に必要な第１相励磁信号とステツ
プアウト方向信号とが入力するANDゲート５
３に基づいて行つているので、回路構成が簡単
になつている。

(G) 発光ダイオード１９と２１とを直列に接続し
たので、駆動回路が簡略化されている。

変形例 本発明は上述の実施例に限定されるものでな
く、例えば次の変形例が可能なものである。

(a) 発光ダイオード１９と２１との駆動回路を独
立に設け、発光ダイオード１９の駆動回路に
は、タイマ４４及びANDゲート５３の出力を
供給し、発光ダイオード２１の駆動回路にはタ
イマ７２，７９の出力を供給するようにしても
よい。

(b) トラツク零の時にホトトランジスタ２０に光
入力が与えられるようになし、また書き込み禁
止の時にホトトランジスタ２２の光入力を遮断
するように構成してもよい。

(c) タイマ７２と７９とのいずれか一方のみの出
力をORゲート４６に送るように構成してもよ
い。

(d) デイスク装填に応答してt₄〜t₉期間でデイス
ク２を回転させない形式の装置にも勿論適用可
能である。

(e) 可撓性磁気デイスク装置に限らず、固定磁気
デイスク装置、及びその他の種々のデイスク装
置に適用可能である。また、可撓性ケースに磁
気デイスクを挿入した一般にミニフロツピーデ
イスクと呼ばれているカートリツジを使用する
装置にも適用可能である。

【図面の簡単な説明】

第１図〜第７図は本発明の実施例に係わる磁気
デイスク装置を説明するためのものであり、第１
図は磁気デイスクカートリツジの平面図、第２図
は第１図のカートリツジの底面図、第３図は磁気
デイスク装置の主要部を原理的に示す正面図、第
４図はステツピングモータ及びその駆動回路を示
す回路図、第５図は磁気デイスク装置の電気回路
部分を示すブロツク図、第６図及び第７図は第５
図のＡ〜Ｐ点の状態を示す波形図である。 １……カートリツジ、２……磁気デイスク、３
……ケース、９……書き込み禁止被検出部、９ａ
……窓、９ｂ……蓋、１２……デイスク回転用モ
ータ、１３，１４……磁気ヘツド、１６……ステ
ツピングモータ、１９……トラツク零検出用発光
ダイオード、２０……トラツク零検出用ホトトラ
ンジスタ、２１……書き込み禁止検出用発光ダイ
オード、２２……書き込み禁止検出用ホトトラン
ジスタ、３９……スイツチングトランジスタ、４
４……第１のタイマ、７２……第２のタイマ。

Claims (1)

1. 【特許請求の範囲】 １ 書き込み禁止被検出部を有するケースに収容
   されている記録媒体デイスクを回転するためのデ
   イスク回転機構と、 前記デイスクの回転中に前記デイスクとの間で
   情報の変換を行うための変換器と、 前記変換器を前記デイスクのトラツク交差方向
   に移動させるための変換器移動機構と、 前記変換器が前記デイスクの基準トラツクにあ
   るか否かを前記変換器と共に変位する部分に基づ
   いて光学的に検出するための基準トラツク検出用
   発光素子と前記書き込み禁止被検出部を検出する
   ための書き込み禁止検出用発光素子との内の少な
   くとも一方から成る発光素子と、 前記発光素子に対向配置された発光素子と、 前記発光素子と前記発光素子とによる検出期間
   を指定するためのパルスを発生する検出期間指定
   回路と、 前記検出期間指定回路に接続された遅延回路
   と、 前記検出期間指定回路と前記遅延回路とに接続
   され、前記パルスと前記遅延回路で遅延された遅
   延パルスとの両方を通過させる第１の論理ゲート
   と、 前記発光素子と前記第１の論理ゲートとに接続
   され、前記第１の論理ゲートの出力に応答して前
   記発光素子を選択的に付勢するスイツチと、 前記検出期間指定回路と前記遅延回路とに接続
   され、前記パルスと前記遅延パルスとの両方が同
   時に発生している期間に対応して受光制御用パル
   スを発生する第２の論理ゲートと、 前記受光素子と前記第２の論理ゲートとに接続
   され、前記第２の論理ゲートの前記受光制御用パ
   ルスの発生期間のみ前記受光素子の出力を通過さ
   せる第３の論理ゲートと から成るデイスク装置。