JPH0364951B2

JPH0364951B2 -

Info

Publication number: JPH0364951B2
Application number: JP4340490A
Authority: JP
Priority date: 1990-02-23
Filing date: 1990-02-23
Publication date: 1991-10-09
Also published as: JPH02244466A

Description

【発明の詳細な説明】技術分野本発明は、フロツピーデイスク（フレキシブル
磁気デイスク）又はこれに類似したデイスクを使
用して情報の記録又は再生を行うためのデイスク
装置に関するものである。

従来技術磁気デイスク装置は、デイスク回転機構と、磁
気ヘツド（変換器）と、ヘツド移動機構とを有す
る。ヘツド移動機構は、一般にステツプ信号に応
答するステツピングモータと、このモータの回転
運動に対応した直線運動を得るための回転一直線
変換機構とから成り、ヘツドをデイスクの半径方
向（トラツク交差方向）に移動させるように構成
されている。ところで、ヘツドを所定トラツクに
移動させた後に、ヘツドをそのトラツクに保持す
るためには、ステツピングモータのロータを所定
位置に保持する必要がある。例えば、４相のステ
ツピングモータを１層励磁方式で駆動する場合
に、ステツプ動作の最後の励磁が第３相であると
すれば、ロータを第３相に対応するように保持す
る必要がある。このため、従来は、ステツプ動作
の最後に励磁された巻線に正常な電流を流し続け
るか、節電を図るために、正常電流よりも低い保
持電流のみを流し続けた。しかし、保持電流が小
さい場合、及び保持電流を遮断した場合には、ロ
ータを所定位置に正確に保つことが不可能にな
る。即ち、巻線の励磁電流を例えば遮断すると、
ステツピングモータの永久磁石のみによつて決定
される位置にロータが位置し、励磁電流が流れて
いる場合に比較してロータの保持位置が10〜20μ
ｍ程度ずれることがある。また、デイスクの回転
の開始及び停止や、デイスクカートリツジの着脱
時の振動によつてもロータの位置及びヘツド位置
がずれることがある。この種の問題は高い電圧の
印加を継続すれば解決されるが、節電効果が得ら
れない。

発明の目的そこで、本発明の目的は、節電効果を得ること
が出来ると共に、変換器の位置を正確に決めるこ
とが出来るデイスク装置を提供することにある。

発明の構成上記目的を達成するための本発明は、記録媒体
デイスクを回転するためのデイスク回転機構と、
記録又は再生を行うための変換器と、ステツプ信
号に応答して前記変換器を前記デイスクのトラツ
ク交差方向に移動させるステツピングモータを含
むヘツド移動機構と、前記ステツピングモータの
ステツピングモータのステツプ駆動期間と前記デ
イスクが正常回転速度に達する少し前の時点を含
む一定期間と前記変換器を前記デイスクに接触さ
せる時点を含む一定期間とにおいて前記ステツピ
ングモータに所定電圧を供給し、前記デイスクが
回転していない期間に前記ステツピングモータに
前記所定電圧よりも低い電圧を供給するモータ電
圧制御供給回路とから成るデイスク装置に係わる
ものである。

発明の作用効果上記発明によれば、ステツプ駆動期間のみでな
く、正常回転速度に達する少し前の時点を含む一
定期間及び変換器をデイスクに接触させる際の一
定期間にも所定電圧を供給するので、節電しなが
らヘツド位置のずれを補正することができる。

実施例次に、第１図〜第１０図を参照して本発明の実
施例に係わる磁気デイスク装置について述べる。

第１図〜第４図はこの磁気デイスク装置で使用
する磁気デイスクカートリツジ１を示す。このカ
ートリツジ１は、一般にマイクロプロツピーデイ
スクと呼ばれているものであり、直径86mmの記録
媒体デイスク２を剛性を有する合成樹脂ケース３
に収容することにより構成されている。ケース３
の表面４と裏面５との両方にヘツド挿入用開口
６，７が設けられ、非使用時にはこの開口６，７
はスライド式のシヤツタ８によつて閉じられてい
る。シヤツタ８は第１図で右方向にバネ（図示せ
ず）によつて偏倚されており、使用時にはこの偏
倚力に抗して左に移動される。なお、シヤツタ８
の開放はケース３の凹部９に開放部材（図示せ
ず）を配置し、これでシヤツタ８の側面を押圧す
ることによつてなす。この実施例のデイスクカー
トリツジ１のデイスク２は磁気シート２ａとこの
中央に装着された磁性体金属円板から成るハブ２
ｂとから成る。デイスク２はクランパで押圧して
回転させられるものではないので、ケース３の裏
面５にのみ回転駆動用の開口１０が設けられ、こ
こからハブ２ｂが露出されている。このハブ２ｂ
にはスピンドル挿入用穴２ｃと駆動ピン挿入用穴
２ｄとが設けられている。

第５図はデイスクカートリツジ１を使用して記
録又は再生を行う時にデイスク２に係合させる回
転体１１の平面図であり、第６図は回転体１１に
デイスク２を係合させた状態を示す拡大断面図で
ある。回転体１１は中央にスピンドル１２及び駆
動ピン１３を有し、更にデイスク２の中央の金属
製ハブ２ｂを吸着するための永久磁石１４を有す
る。なお、駆動ピン１３と穴２ｄとの係合を容易
に達成するために、駆動ピン１３は板バネ１５に
よつて支持され、その軸方向に変位自在である。

回転体１１に対してデイスク２を係合させる時
には、ケース３を伴なつてデイスク２を回転体１
１の上に挿入させ、ハブ２ｂを磁石１４で吸引さ
せる。この時、勿論、デイスク２のスピンドル挿
入穴２ｃが回転体１１のスピンドル１２に一致す
るように位置決めする。この結果、スピンドル１
２の穴２ｃに対する係合は成立する。しかし、駆
動ピン１３と穴２ｄとは必ずしも一致せず、不一
致の場合には駆動ピン１３の上にハブ２ｂが乗
り、駆動ピン１３はバネ１５に抗して押し下げら
れる。しかる後、回転体１１を回転すると、駆動
ピン１３と穴２ｄとの位置関係が変化し、ついに
駆動ピン１３と穴２ｄとの位置が一致し、バネ１
５の上方向の偏倚力によつて駆動ピン１３が穴２
ｄに入り込み、回転体１１とデイスク２との完全
な係合が成立する。

第７図に示す磁気デイスク装置は、第１図〜第
４図に示すカートリツジ１を使用してデータの記
録再生を行うものである。この第７図において、
回転体１１は所定位置に装填されたカートリツジ
１のケース３内のデイスク２を回転するために第
５図及び第６図に示す如く構成され、デイスク回
転用のアウターロータ型モータ１６に直結されて
いる。１７，１８は変換器としての磁気ヘツドで
あり、キヤリツジ１９に取付けられ、デイスク２
の半径方向に移動自在に案内されている。２０は
ヘツド移動機構を構成するステツピングモータで
あり、α巻きスチールベルト又はピニオンとラツ
ク、又はネジ棒等から成る公知の回転一直線変換
機構１９ａを介してキヤリツジ１９を駆動するも
のである。この実施例では、ステツピングモータ
２０は第１相巻線、第２相巻線、第３相巻線、及
び第４相巻線を有する４相構成のステツピングモ
ータであり、制御回路２１により１相励磁方式で
駆動される。但し、電源オン時にヘツド１７，１
８をデイスク２のトラツク零に確実に位置決めす
るために、電源オン検出に応答して第１相巻線を
励磁すると共に、残りの第２〜第４相巻線の少な
くとも１つを励磁する。これにより、第１相巻線
励磁時に回転子が第３相巻線に対応した位置に安
定るすることを阻止出来る。

装置の直流電源端子２２のモータ１６との間に
はスイツチ素子としてのトランジスタ２３とモー
タ制御駆動回路２４とが設けられている。従つ
て、トランジスタ２３がオンの期間のみモータ１
６が回転する。

２５はデイスク２の回転検出器であり、デイス
ク２及び回転体１１と共に回転するアウターロー
タ型モータ１６のロータ２６の表面に貼り付けら
れた光反射インデツクス即ち指標２７を検出する
ためのLEDから成る発光素子２８とフオトトラ
ンジスタから成る受光素子２９とを具備し、デイ
スク２の回転角度位置及び回転速度を検出する。
なお、回転体１１の駆動ピン１３と光反射指標２
７とは一定の角度位置関係を有するので、指標２
７の検出に基づいて駆動ピン挿入穴２ｄの位置を
知ることが出来る。発光素子２８は、節電を図る
ためにスイツチング・トランジスタ２３の後段に
接続され、モータ１６に同期して駆動される。回
転検出器２５の受光素子２９に接続された波形整
形回路３０は、指標２７の検出に応じたパルスを
送出する。このパルスの位置によりデイスク２上
の駆動ピン挿入穴２ｄの位置を知ることが出来、
このパルスの相互間隔によつて回転速度を知るこ
とが出来る。

波形整形回路３０の出力に結合されたレデイ検
出回路３１は、記録又は再生の準備が完了したこ
と即ち記録再生可能状態を検出する回路であり、
モータ１６が回転を開始してから所定時間（例え
ば420ｍｓ）が経過し、且つモータ６の回転速度
が定常回転速度の90％以上になつたことに基づい
て高レベルのレデイ検出信号（記録再生準備完了
検出信号）を出力する。

＋12Vの電源端子２２に接続され且つ＋5Vの
電源端子５５に接続された電源オン検出回路３２
は、電源端子２２に電力が供給され、電源電圧が
一定値（例えば正常電圧の70〜80％）になつたこ
とを電圧コンパレータによつて検出し、且つ＋
5Vの電源端子５５の電圧が一定値（定常電圧の
70〜80％）になつたことを検出し、＋12Vと＋5V
とのいずれもが検出されたとき高レベルの電源オ
ン信号を送出するものである。

３３はデイスク挿入検出回路であり、カートリ
ツジ１の挿入路に配された発光素子３４と受光素
子３５とから成るフオトカプラーに基づいて、カ
ートリツジ１が回転体１１上に挿入されているか
否かを検出し、高レベルのデイスク挿入検出信号
を発生する。

電源オン検出回路３２とデイスク挿入検出回路
３３との出力に基づいてスイツチング・トランジ
スタ２３を制御するために、タイマ３６、AND
ゲート３７、エツジトリガ回路３８、ORゲート
３９、RSフリツプフロツプ４０、ORゲート４
１、オープンコレクタ型のANDゲート４２が設
けられている。これ等を第９図及び第１０図を参
照して更に詳しく説明すると、タイマ３６は電源
オン検出回路３２に接続され、第９図Ａのt₁時点
で発生する電源オン検出信号に応答して一定時間
（T₁＝12ｍｓ）第９図Ｂに示す如く端子から低
レベル出力を発生し、逆にＱ端子から高レベルの
出力を発生する。このタイマ３６のt₁〜t₂の低レ
ベル期間は、１相励磁方式のステツピングモータ
２０を電源オン検出信号に基づいて多相励磁し、
トラツク零位置を確実に得る期間に対応してい
る。ANDゲート３７は、タイマ３６の出力と
電源オン検出回路３２の出力とを入力とし、タイ
マ３６の出力が高レベルになつた時点で電源オン
検出信号を通過させる。従つて、第９図のt₂時点
でANDゲート３７の出力が高レベルになる。エ
ツジトリガ回路３８はANDゲート３７の出力を
入力とし、ANDゲート３７の出力がt₂時点で高
レベルに立上ることに応答して第９図Ｃの高レベ
ルのトリガ信号を出力する。ORゲート３９はエ
ツジトリガ回路３８の出力とデイスク挿入検出回
路３３の出力とを入力とし、いずれの信号も通過
させる。RSフリツプフロツプ４０のセツト端子
ＳはORゲート３９の出力に接続され、リセツト
端子Ｒはレデイ検出回路３１の出力に接続されて
いる。従つて、第９図のt₂時点で電源オンに基づ
いて発生するエツジトリガ信号によりセツトされ
て第９図Ｆに示す如くＱ出力端子から高レベル出
力が送出され、t₅時点のレデイ検出信号に応答し
てリセツトされる。また、第１０図に示す如く電
源オン状態においてt₂₃時点でデイスク挿入検出
信号が発生すると、この前縁でフリツプフロツプ
４０がセツトされる。

ORゲート４１の一方の入力端子はフリツプフ
ロツプ４０のＱ出力端子に接続され、他方の入力
端子はモータオン信号供給回路４３に接続されて
いる。モータオン信号供給回路は、一般にフロツ
ピーデイスクコントローラと呼ばれる外部装置か
らモータ１６をオンする命令を発生する回路で、
例えば、第９図Ｇのt₇〜t₁₆，t₁₇以後の期間、又
は第１０図Ｇのt₂₇以後に高レベルのモータオン
信号を発生する。

ORゲート４１は、フリツプフロツプ４０の高
レベル出力と、モータオン信号供給回路４３のモ
ータオン信号とのいずれも通過させ、この出力を
次段のNANDゲート４２の一方の入力に与える。
NANDゲート４２のもう一方の入力はデイスク
挿入検出回路３３に接続されているので、デイス
ク挿入検出信号が発生している時のみ前段のOR
ゲート４１の高レベル出力を通過させる。
NANDゲート４２の出力端子はトランジスタ２
３のベースに接続されている。NANDゲート４
２はデイスク挿入検出回路３３から高レベルのデ
イスク挿入検出信号が発生している期間におい
て、フリツプフロツプ４０又はモータオン信号供
給回路４３から高レベルの出力が発生している期
間のみ低レベル(L)出力状態となる。従つて、スイ
ツチングトランジスタ２３は、第９図及び第１０
図のＨに示す如く、t₂〜t₅，t₇〜t₁₆，t₁₇以後、t₂₃
〜t₂₅，t₂₇以後のみでオンになり、この期間のみ
でモータ１６が駆動され、且つ発光素子２８に給
電される。

第７図のデイスク装置は、プリレデイ検出回路
４４を有している。このプリレデイ検出回路４４
は、波形整形回路３０の出力に基づいて、レデイ
検出信号が得られる時点よりも約40ｍｓ前の状態
を検出する。なお、このプリレデイ信号の発明時
点は、モータ１６の回転開始時点t₂，t₇から約
380ｍｓ程度の時点である。またこの時点からレ
デイ信号発生時点までの約40ｍｓは、ステツピン
グモータ２０のロータの位置を正確に補正するた
めに要求される時間に相当する。

４５はヘツドロード用プランジヤソレノイドで
あり、ヘツドロード信号供給端子４６の信号に応
答してヘツド１７，１８を記録再生可能状態にデ
イスク２に接触させるものである。

第７図の制御回路２１には、ステツプ信号供給
端子４７、ステツプ方向信号供給端子４８、電源
端子２２が接触されている他に、ステツピングモ
ータ２０を節電制御するために、プリレデイ検出
回路４４の出力ライン４４ａ、RSフリツプフロ
ツプ４０の出力ライン４０ａ、タイマ３６の出
力端子の出力ライン３６ａとＱ出力ライン３６
ｂ、及びヘツドロード信号供給端子４６が接続さ
れている。

第８図は第７図の制御回路２１及びステツピン
グモータ２０を詳しく示すものである。ステツピ
ングモータ２０は、第１、第２、第３、及び第４
相巻線４８，４９，５０，５１を有し、これ等の
一端は共通接続され、この共通ライン５２は、ト
ランジスタ５３を介して＋12Vの電源端子２２に
接続され、且つダイオード５４を介して＋5Vの
電源ライン５５に接続されている。各巻線４８〜
５１の他端は、それぞれのオープンコレクタ型
NANDゲート５６，５７，５８，５９の出力端
子に接続されている。

６０は位相制御信号発生回路であり、ステツプ
信号供給端子４７から供給されるステツプ信号
と、ステツプ方向信号供給端子４８から供給され
るステツプ方向信号とに基づいてステツピングモ
ータ２０の巻線４８〜５１に励磁電流を流すため
の励磁信号を発生し、それぞれのNANDゲート
５６〜５９の一方の入力端子に供給する。なお、
この制御回路６０は、第９図のt₁時点の電源オン
検出に応答してヘツド１７，１８をデイスク２の
トラツク零位置に戻すようにステツピングモータ
２０を制御し、通常第１相をトラツク零に対応さ
せるので、第９図Ｉに示す如く第１相励磁信号を
第１相NANDゲート５６に供給する。これによ
り、ロータを第１相に保持し、ヘツド１７，１８
をトラツク零に位置決めすることが出来る。しか
し、特願昭58−56892号で本件出願が人開示した
如く、４相ステツピングモータを１相励磁方式で
駆動する場合に、ロータが第３相に位置すると、
第１相巻線に電流を流してもロータを変位させる
ことが不可能である。そこで、第２相を強制的に
励磁するためのORゲート６１が設けられ、位相
制御信号発生回路６０の出力はこのORゲート６
１を介して第２相のNANDゲート５７に接続さ
れている。ORゲート６１にはタイマ３６のＱ出
力信号が入力され、第２相NANDゲート５７に
第９図Ｊに示す如くt₁〜t₂期間に励磁信号が供給
される。この結果、第３相からロータが脱出す
る。従つて、ロータを第１相に移すことが可能に
なる。なお、電源投入時に磁気ヘツド１７，１８
がトラツク零に位置していない場合には、ヘツド
１７，１８をトラツク零に移すためのステツプ信
号が端子４７から入力し、ヘツド１７，１８はト
ラツク零に移動され、しかる後第１相巻線４８に
励磁電流が供給される。

４つのNANDゲート５６〜５９の他方の入力
端子は、ステツピングモータ２０に対する電圧供
給を遮断制御するためのORゲート６２に接続さ
れている。このORゲート６２の出力が低レベル
(L)の場合には、NANDゲート５６〜５９の出力
が必ず高レベル(H)になり、巻線４８〜５１の電流
は位相制御信号発生回路６０の出力の有無に関係
なく遮断される。

６３はリトリガ単安定マルチバイブレータで構
成された一定時間パルス発生回路であつて、低レ
ベルの計時出力が得られるタイマ出力ライン３６
ａ、プリレデイ出力ライン４４ａ、及びステツプ
信号供給端子４７にそれぞれ接続され、第７図の
タイマ３６による計時の終了（第９図t₂時点）、
第７図のプリレデイ検出回路４４からのプリレデ
イ検出信号の発生（第９図t₄，t₈，t₁₈時点）、最
後のステツプ信号（第９図t₁₂，t₂₂時点）、に応答
して一定時間（T₂＝50ｍｓ）の高レベルパルス
を発生する回路である。なお、このパルス発生回
路６３はリトリガ単安定マルチバイブレータであ
るので、T₂＝50ｍｓよりも十分に短い間隔で入
力するステツプ信号のそれぞれでトリガされ、最
後のステツプパルスからT₂＝50ｍｓ経過した後
に低レベル出力となる。従つて、t₁₁〜t₁₂のステ
ツプ駆動期間も高レベル出力を発生する。

６４はヘツドロード時安定化制御信号発生回路
であり、ヘツドロード信号供給端子４６から供給
されるヘツドロード信号の前縁に同期して一定時
間（T₃＝80ｍｓ）の高レベルの制御信号を出力
する。

６５は12V印加時間決定用ORゲートであり、
タイマ出力ライン３６ｂに接続された第１の入力
端子、一定時間パルス発生回路６３の出力に接続
された第２の入力端子、ヘツドロード時安定化制
御信号発生回路６４に接続された第３の入力端子
を有し、いずれの高レベル信号も通過させる。こ
のORゲート６５の出力端子はオープンコレクタ
形式のNOT回路６６に接続されていると共に、
ORゲート６２の１つの入力端子に接続されてい
る。NOT回路６６の出力端子はPNP型トランジ
スタ５３のベースに結合されているので、ORゲ
ート６５の高レベル信号に対応したNOT回路６
６の低レベル出力に応答してトランジスタ５３は
オンになり、ステツピングモータ２０に＋12Vの
高レベル高圧（正常レベル電圧）が供給される。
即ち、第９図Ｋのステツピングモータ電圧から明
らかな如く、次の(イ)〜(ヘ)でステツピングモータ電
圧が＋12Vになる。

(イ) タイマ出力ライン３６ｂから得られるT₁＝
12ｍｓの高レベルパルスに対応するt₁〜t₂期
間。

(ロ) タイマ出力ライン３６ａの低レベルパルスの
終了に応答した一定時間パルス発生回路６３の
出力に対応するt₂〜t₃期間。

(ハ) プリレデイ検出ライン４４ａに得られる第９
図Ｌのプリレデイ検出信号のそれぞれの立上り
時点t₄，t₈，t₁₉に応答したパルス発生回路６３
の出力に対応するt₄〜t₆，5₈〜t₁₀，t₁₉〜t₂₀期
間。

(ニ) ステツプ信号供給端子４７から供給される第
９図Ｍに示すt₁₁〜t₁₂，t₂₁〜t₂₂のステツプ信号
発生期間。

(ホ) 第９図Ｍの最後のステツプ信号の発生時点
t₁₂，t₂₂に応答したパルス発生回路６３の一定
時間出力が得られるt₁₂〜t₁₃期間。

(ヘ) 第９図Ｎのt₁₄時点のヘツドロード信号の立
上りに応答してヘツドロード時安定化制御信号
発生回路６４から得られる一定時間（T₃＝80
ｍｓ）に対応するt₁₄〜t₁₅期間。

なお、上記(イ)〜(ヘ)の期間には、ダイオード５４
はオフになる。またこの期間はORゲート６２の
出力が高レベルになるので、ステツピングモータ
２０の各巻線４８〜５１のいずれにも電流を流す
ことが可能な状態にある。上記(イ)〜(ヘ)の期間以外
は、ステツピングモータ２０に＋5Vの電源ライ
ン５５から＋5Vの電圧が印加されるか、又はOR
ゲート６２の低レベル出力に応答してすべての
NANDゲート５６〜５９の出力が高レベル（＋
12V）となり、実質的にステツピングモータ２０
の電圧及び電流は遮断される。

ORゲート６２はプリレデイ検出ライン４４ａ
に接続された第１の入力端子と、フリツプフロツ
プ出力ライン４０ａに接続された第２の入力端子
と、ORゲート６５に接続された第２の入力端子
とを有し、出力端子はNANDゲート５６〜５９
の入力端子にそれぞれ接続されている。このOR
ゲート６２の３つの入力端子のいずれかに高レベ
ル信号が供給されている時に、NANDゲート５
６〜５９は位相制御信号発生回路６０の出力に応
答し、４つのNANDゲート５６〜５９から選択
されたものの出力が低レベルとなり、選択された
励磁巻線に電流が流れる。しかし、ORゲート６
２のいずれの入力も低レベルの時は、４つの
NANDゲート５６〜５９のいずれの出力も高レ
ベル（＋12V）となり、ステツピングモータ２０
に対する電圧及び電流供給は遮断される。即ち、
第９図Ｋに示す如く、t₆〜t₈期間、及びt₁₆〜t₁₈期
間にはステツピングモータ２０の巻線４８〜５１
のいずれにも電圧及び電流が供給されない。な
お、t₆〜t₈期間の始まりのt₆時点はトランジスタ
２３のオフ開始時即ちデイスク回転用モータ１６
のオフ時にほぼ対応し、t₈時点はプリレデイ信号
の発生時点に対応している。また、t₁₆〜t₁₈期間
のt₁₆時点は、モータオン信号の消滅に基づくト
ランジスタ２３のオフ時点即ちモータ１６のオフ
時点に対応し、t₁₈時点はプリレデイ信号発生時
点に対応している。

ORゲート６５の出力が低レベルで、ORゲー
ト６２の出力が高レベルの期間即ち、t₃〜t₄，t₁₀
〜t₁₁，t₁₃〜t₁₄，t₁₅〜t₁₆，t₂₀〜t₂₁期間はステツピ
ングモータ２０に＋5Vが供給される。

上述から明らかな如く、本実施例の装置は次の
作用効果を有する。

(A) 第１０図から明らかな如く、t₂₃時点までの
カートリツジ離脱時にはステツピングモータ電
圧が零ボルトであり、節電状態にある。しかる
後、t₂₃で第１０図Ｄに示す如くカートリツジ
を挿入すると、ステツピングモータ２０に5V
が印加され、且つモータ１６が回転を開始し、
t₂₄でのプリレデイ信号に同期してt₂₄〜t₂₆の一
定時間（T₂＝50ｍｓ）だけ12Vがステツピン
グモータ２０に印加される。この結果、カート
リツジ１の着脱時における振動によるステツピ
ングモータ２０のロータのずれを補正すること
が出来る。なお、モータ１６の回転開始及び停
止に基づく振動によるステツピングモータ２０
のロータのずれも補正される。このようにカー
トリツジ挿入時に＋12Vを加えてロータ及びヘ
ツドの位置補正を行えば、仮りにモータオン信
号が、t₂₅時点よりも前に供給され、t₂₅のレデ
イ検出信号の発生直後にデータの記録再生が開
始されたとしても、正確なトラツク位置でこれ
を実行することが出来る。

(B) デイスク回転用モータ１６のオフにほぼ対応
させて、第９図のt₆〜t₈、及びt₁₆〜t₁₈、第１０
図のt₂₆〜t₂₇期間でステツピングモータ２０の
印加電圧を零にするので、大幅な節電効果が得
られる。

(C) ステツピングモータ２０の印加電圧を零にし
ても、プリレデイ信号発生時点t₈、及びt₁₈から
一定時間（T₂＝50ｍｓ）、即ちレデイ検出時点
t₅，t₉，t₁₉よりも少なくとも前において高いレ
ベルの12V（正常レベル電圧）を印加するので、
レデイ信号検出時点即ち記録再生準備完了検出
時点においてステツピングモータ２０のロータ
の位置及びヘツド位置を所望位置とすることが
出来る。従つて、記録又は再生を正確に行うこ
とが出来る。

(D) モータオン信号発生時点t₇，t₁₇と同時にステ
ツピングモータ２０に＋12Vを印加させず、こ
れよりも遅れたプリレデイ信号発生時点t₈，t₁₈
で＋1Vを印加するので、両方の起動電流が同
時に流れない。従つて、電源回路の電力容量を
小さくすることが出来る。

(E) t₁₁〜t₁₂に示す如く最後のステツプ信号に同
期して一定時間（T₂＝50ｍｓ）＋12Vをステツ
ピングモータ２０に印加するので、ヘツド１
７，１８の最終位置を正確且つ安定的に設定す
ることが出来る。

(F) t₁₄〜t₁₅に示す如くヘツドロード時に＋12V
をステツピングモータ２０に印加するので、ヘ
ツドロード時におけるヘツド１７，１８の位置
ずれを防止することが出来る。

(G) モータオン信号に基づく駆動と別に、電源オ
ン検出信号とデイスク挿入検出信号とでデイス
ク回転用モータ１６を回転するので、デイスク
２と回転体１１との係合を予め成立させておく
ことが可能になり、記録再生を迅速に開始させ
ることが出来る。

(H) 電源オン検出信号及びデイスク挿入検出信号
によるモータ１６の回転を継続させないで、レ
デ検出信号発生に同期して遮断しているので、
電力消費の増大を抑えることが出来る。

(I) 発光素子２８に対する電力供給をモータ１６
と同様に制御するので、節電効果が大になる。

(J) タイマ３６を設け、電源オン検出信号による
フリツプフロツプを遅延させているので、電源
オン時のステツピングモータ２０の駆動とデイ
スク回転用モータ１６の駆動とに時間差を与え
ることが出来、電源端子２２に接続される電源
回路の容量を小さくすることが出来る。

変形例本発明は上述の実施例に限定されるものでな
く、例えば、次の変形例が可能なものである。

(a) 第８図のプリレデイ検出ライン４４ａの代り
に、第１１図に示す如く、モータオン信号供給
回路４３の出力ライン４３ａを設け、第７図の
モータオン信号供給回路４３から発生するモー
タオン信号を入力させ、これをORゲート６２
とパルス発生回路６３に供給してもよい。これ
により、第１２図のモータオン信号発生時点t₇
に応答してパルス発生回路６３から一定時間
T₂＝50ｍｓのパルスが発生し、ステツピング
モータ２０に第１２図t₇〜t₈に示す如く＋12V
が印加される。この結果、ステツピングモータ
２０の電圧が零になるt₆〜t₇期間のロータの変
位が補正される。なお、レデイ検出前の＋12V
の印加は、モータオン信号発生からレデイ検出
時点までの期間内の全部でもよい。

(b) t₆〜t₈，t₁₆〜t₁₈期間のステツピングモータ２
０の電圧を零ボルトとせずに、＋12Vよりも低
い任意の電圧に設定してもよい。

(c) プリレデイ検出回路４４を回転検出に基づい
てプリレデイ信号を発生させずに、ORゲート
４１の出力パルスの前縁に応答させて一定時間
をタイマで設定し、この一定時間（例えば380
ｍｓ）終了時点をプリレデイ状態としてもよ
い。

(d) ステツピングモータ２０の電源の遮断を、
ORゲート６２とNANDゲート５６〜５９で行
う代りに、共通ライン５２にトランジスタを接
続し、このオフ制御で行つてもよい。

(e) デイスク回転検出器２５を磁石と磁電変換素
子との組み合せで構成してもよい。

(f) フリツプフロツプ４０のセツト信号で計時を
開始するタイマを設け、このタイマが一定時間
（例えば420ｍｓ）に達したこと、及びデイスク
２の回転速度が90％に達したことに基づいてレ
デイ検出をなし、これをフリツプフロツプ４０
のリセツト信号としてもよい。

(g) この実施例では、デイスク回転体１１に対向
するクランプ部材が設けられていないが、クラ
ンプ部材を使用する装置にも適用可能である。

(h) 磁気デイスク２にインデツクス（指標）ホー
ルを有し、このインデツクスホールで回転位置
及び速度を検出する装置にも適用可能である。

(i) 電源の容量が大きい場合、又はステツピング
モータ２０を電源オン時に駆動することが不要
の場合には、第９図のt₁〜t₂の遅延を与えない
で、フリツプフロツプ４０をセツトしてもよ
い。

(j) 実施例では第９図のt₁₁〜t₁₂で発生するステ
ツプパルスの前縁でパルス発生回路６３として
のリトリガ単安定マルチバイブレータをトリガ
しているが、各ステツプパルスの後縁でトリガ
するようにしてもよい。

(k) 第７図の装置の変形として、タイマ３６の
出力の後縁でトリガされるT₂＝50ｍｓ以上の
タイマ３７ａを第１３図に示す如く設け、この
出力をANDゲート３７に入力させ、電源オン
検出時点をT₁＋T₂以上遅らせ、第１４図に示
す如く、フリツプフロツプ４０のセツト及びト
ランジスタ２３のオン時点をt₂よりもT₂だけ遅
延させてもよい。これにより、ステツピングモ
ータ２０に＋12Vが印加されている期間にモー
タ１６が起動することが防止され、電源容量の
低減を図ることが出来る。なお、タイマ３７ａ
を設ける代りに、第８図のパルス発生回路６３
からタイマ３６に基づいて得られるパルスの後
縁で第７図のフリツプフロツプ４０をトリガす
るようにしてもよい。

(l) ステツプ駆動期間（t₁₁〜t₁₂′）のステツピン
グモータ電圧と、T₂期間に供給するステツピ
ングモータ電圧とに差を持たせてもよい。要す
るに、T₂期間の高いレベルの電圧はロータの
位置を補正することが出来る電圧であればよ
い。

(m) 第１相巻線４８の電流をt₂から流してもよ
い。

【図面の簡単な説明】

第１図〜第１０図は本発明の実施例に係わる磁
気デイスク装置を説明するためのものであり、第
１図は磁気デイスクカートリツジの平面図、第２
図は第１図のカートリツジの底面図、第３図は第
１図のカートリツジのシヤツタを開けた状態を示
す平面図、第４図は第１図のカートリツジの正面
図、第５図はデイスク装置の回転体を示す平面
図、第６図は回転体とデイスクとの係合状態を示
す拡大断面図、第７図はデイスク装置を示すブロ
ツク図、第８図は第７図の制御回路とステツピン
グモータを詳しく示すブロツク図、第９図及び第
１０図は第７図及び第８図のＡ〜Ｎ点の状態を示
す波形図である。第１１図は制御回路の変形例を
示すブロツク図、第１２図は第７図及び第１１図
のＡ〜Ｎ点の状態を示す波形図である。第１３図
は第７図の装置の変形例を示すブロツク図、第１
４図は第１３図の回路とした場合の第７図及び第
８図の各部の波形図である。２……磁気デイスク、１１……回転体、１６…
…デイスク回転用モータ、１７，１８……磁気ヘ
ツド、２０……ステツピングモータ、２１……制
御回路、２２……電源端子、２３……スイツチン
グ・トランジスタ、２５……回転検出器、３１…
…レデイ検出回路、３２……電源オン検出回路、
３３……デイスク挿入検出回路、４３……モータ
オン信号供給回路、４４……プリレデイ検出回
路、４７……ステツプ信号供給端子、５３……ト
ランジスタ、５４……ダイオード、５５……＋
5V電源ライン、６２……ステツピングモータ電
圧遮断制御用ORゲート、６３……一定時間パル
ス発生回路、６５……12V印加時間決定用ORゲ
ート。

Claims

【特許請求の範囲】１記録媒体デイスクを回転するためのデイスク
回転機構と、記録又は再生を行うための変換器と、ステツプ信号に応答して前記変換器を前記デイ
スクのトラツク交差方向に移動させるステツピン
グモータを含むヘツド移動機構と、前記ステツピングモータのツテツプ駆動期間と
前記デイスクが正常回転速度に達する少し前の時
点を含む一定期間と前記変換器を前記デイスクに
接触させる時点を含む一定期間とにおいて前記ス
テツピングモータに所定電圧を供給し、前記デイ
スクが回転していない期間に前記ステツピングモ
ータに前記所定電圧よりも低い電圧を供給するモ
ータ電圧制御供給回路とから成るデイスク装置。２前記低い電圧は零ボルトである特許請求の範
囲第１項記載のデイスク装置。