JPH0736250B2 - ディスク装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、フロッピーディスク（フレキシブル磁気ディ
スク）又はこれに類似したディスクを使用して情報を記
録又は再生を行うためのディスク装置に関するものであ
る。

従来技術 磁気ディスク装置は、ディスク回転機構と、磁気ヘッド
（変換器）と、ヘッド移動機構とを有する。ヘッド移動
機構は、一般にステップ信号に応答するステッピングモ
ータと、このモータの回転運動に対応した直線運動を得
るための回転−直線変換機構とから成り、ヘッドをディ
スクの半径方向（トラック交差方向）に移動させるよう
に構成されている。

この種の磁気ディスク装置において使用するディスクカ
ートリッジは、ディスクに対する情報の書き込みを禁止
するか否かを光学的に判別するための書き込み禁止被検
出部を有し、磁気ディスク装置は書き込み禁止被検出部
を検出するための発光素子と受光素子とを有している。

ところで、従来の典型的な磁気ディスク装置では、書き
込み禁止検出用発光素子をディスク装置の全使用期間発
光させた。このため、発光素子の電力消費量が必然的に
大きくなった。

発明の目的 そこで、本発明の目的は、書き込み禁止検出用発光素子
における節電が可能であり且つ節電動作させるにも拘ら
ず書き込み禁止の正確な検出が可能であり且つ書き込み
動作を迅速に開始することができるディスク装置を提供
することにある。

発明の構成 上記目的を達成するための本発明は、ケースに記録媒体
ディスクが収容され且つ前記ケースに前記ディスクに対
する情報の書き込みを禁止するか否かを光学的に判別す
るための書き込み禁止被検出部が設けられているディス
クカートリッジを使用して情報の変換を行う装置であ
り、前記ディスクを回転するためのディスク回転機構
と、前記ディスクの回転中に前記ディスクとの間で情報
の変換を行うための変換器と、前記変換器を前記ディス
クのトラック交差方向に移動させるための変換器移動機
構と、前記書き込み禁止被検出部を光学的に検出するた
めに前記回転機構に対する前記カートリッジの正常装填
状態において前記書き込み禁止被検出部に対応するよう
に配置された書き込み禁止検出用発光素子と、前記書き
込み禁止被検出部を検出するために前記発光素子に対応
配置された受光素子と、前記装置に前記ディスクカート
リッジが装填されたことを検出するディスク装填検出手
段と、前記ディスク装填検出手段に接続された遅延手段
と、前記遅延手段に接続され、前記遅延手段の出力に応
答して所定期間を設定し、この所定期間の開始時点で前
記発光素子を発光させ、前記所定期間の終了時点で前記
発光素子の発光を停止させる発光素子制御回路とを具備
してなることを特徴とするディスク装置に係わるもので
ある。

発明の作用及び効果 本発明によれば次の作用効果が得られる。

（イ） 書き込み禁止検出用発光素子をディスク装填検
出に基づいて設定された所定期間に発光させるので、大
幅な節電が達成される。

（ロ） ディスク装填に対応して書き込み禁止検出を行
うに際し、ディスク装填検出と同時に書き込み禁止を検
出するのではなくて、ディスク装填検出を遅延手段で遅
延した後に書き込み禁止を検出するので、ディスク装填
検出手段による検出誤差でディスクが完全に装填されて
いない状態でディスク装填を示す信号が発生するような
ことがあっても、書き込み禁止用発光素子が直ちに発光
せず、遅延手段による遅延後に発光する。遅延後におい
てはディスクが完全に装填されている確率は高いので、
ディスクの完全装填状態での書き込み禁止検出が可能に
なり、この検出が正確になる。

（ハ） ディスクが装填された時点で書き込み禁止検出
が行われるので、その後の書き込み動作を迅速に開始す
ることができる。

実施例 次に、第１図〜第７図を参照して本発明の実施例に係わ
る磁気デイスク装置について述べる。

第１図及び第２図はこの磁気デイスク装置で使用する磁
気デイスクカートリツジ（１）を示す。このカートリツ
ジ（１）は、一般にマイクロフロツピーデイスクと呼ば
れているものであり、直径86mmの記録媒体デイスク
（２）を剛性を有する合成樹脂ケース（３）に収容する
ことにより構成されている。ケース（３）の表面（４）
と裏面（５）との両方にヘツド挿入用開口（６）（７）
が設けられ、非使用時にはこの開口（６）（７）はスラ
イド式のシヤツタ（８）によつて閉じられている。シヤ
ツタ（８）は第１図で右方向にバネ（図示せず）によつ
て偏倚されており、使用時にはこの偏倚力に抗して左に
移動される。なお、シヤツタ（８）の開放はこの側面を
押圧することによつてなす。この実施例のデイスクカー
トリツジ（１）のデイスク（２）は磁気シート（2a）と
この中央に装着された磁性体金属円板から成るハブ（2
b）とから成る。デイスク（２）はクランパで押圧して
回転させるものではないので、ケース（３）の裏面
（５）にのみ回転駆動用の開口（10）が設けられ、ここ
からハブ（2b）が露出されている。このハブ（2b）には
スピンドル挿入用穴（2c）と駆動ピン挿入用穴（2d）と
が設けられている。（９）は書き込み禁止被検出部であ
り、書き込み禁止時に光透過状態とされる窓（9a）と、
書き込みが禁止されていない時（記録可能時）に窓（9
a）を閉めるための蓋（9b）とから成る。なお、蓋（9
b）は開閉自在にスライド式に形成されている。

第１図及び第２図に示すカートリツジ（１）を使用して
データの記録再生を行う磁気デイスク装置の主要部は第
３図に示す如く構成されている。この第３図において、
回転台（11）は、所定位置に装填されたカートリツジ
（１）のケース（３）内のデイスク（２）を回転するた
めのものであり、ハブ（2b）を吸着する磁石（図示せ
ず）、穴（2c）に挿入されるスピンドル（図示せず）、
穴（2d）に挿入する駆動ピン（図示せず）等を備えてい
る。（12）は回転台（11）に直結されたアウターロータ
型モータである。（13）（14）は変換器としての記録再
生兼用磁気ヘツドであり、キヤリツジ（15）に取付けら
れ、デイスク（２）の半径方向に移動自在に案内されて
いる。（16）はヘツド移動機構を構成するステツピング
モータであり、α巻きスチールベルト、又はピニオンと
ラツク、又はリードスクリユー等から成る公知の回転一
直線変換機構（17）を介してキヤリツジ（15）を駆動す
るものである。（18）はヘツド（13）（14）のトラツク
零位置を検出するための遮光板であり、キヤリツジ（1
5）に一体化されている。（19）はヘツド（13）（14）
のトラツク零位置を検出するための発光ダイオード、
（20）はホトトランジスタである。ホトトランジスタ
（20）の光入力は、ヘツド（13）（14）のトラツク零位
置に対応して遮断される。

（21）は書き込み禁止（フアイルプロテクト）検出用発
光ダイオードであり、カートリツジ（１）の正常装填位
置における窓（9a）に対応して配置されている。（22）
は書き込み禁止検出用ホトトランジスタであり、窓（9
a）に対応配置され、窓（9a）が開放されている時に発
光ダイオード（21）の光を受け入れる。

（23）はデイスク装填検出用発光ダイオードであり、カ
ートリツジ（１）の正常装填位置においてその一方の側
となるように配置されている。（24）はデイスク装填検
出用ホトトランジスタであり、カートリツジ（１）が装
填された時に発光ダイオード（23）からの入射光が遮断
されるようにカートリツジ（１）の他方の側に配置され
ている。

（25）はデイスク（２）の回転検出器であり、デイスク
（２）及び回転台（11）と共に回転するアウターロータ
型モータ（12）のロータ（26）の表面に貼り付けられた
光反射インデツクス即ち指標（27）を検出するための発
光ダイオード（28）とホトトランジスタ（29）とを具備
し、デイスク（２）の回転角度位置及び回転速度を検出
する。（30）はレデイ検出回路であり、回転検出器（2
5）の出力に基づいて、デイスク（２）が正常速度の90
％以上になつたこと、及び回転開始時点から一定時間
（例えば420ms）が経過したことに基づいてレデイ状態
（記録再生準備完了状態）になつたことを示す信号を出
力するものである。

第４図は第３図のステツピングモータ（16）及びその駆
動回路を示す。ステツピングモータ（16）は、第１相巻
線（31）、第２相巻線（32）、第３相巻線（33）、及び
第４相巻線（34）を有する４相構成のステツピングモー
タであり、正常ステツプ駆動時には、トランジスタ（3
5）（36）（37）（38）を１相励磁方式で順次にオンオ
フ制御することによつてロータ（図示せず）を所定角度
だけ回すものである。

第５図は第３図の磁気デイスク装置の電気回路部分を示
す。この第５図から明らかな如く、トラツク零検出用発
光ダイオード（19）及び書き込み禁止検出用発光ダイオ
ード（21）は、電源に単に接続されておらず、本発明に
従うスイツチとしてのトランジスタ（39）を介して電源
回路に接続されている。即ち、２つの発光ダイオード
（19）（21）が互いに直列に接続され、アノードが＋5V
の電源ライン（40）に接続され、カソードとグランドと
の間にトランジスタ（39）が接続されている。従つて、
トランジスタ（39）がオンの期間にのみ発光ダイオード
（19）（21）に電流が流れる。

次に、第５図におけるトランジスタ（39）の制御回路
を、第６図及び第７図を参照して説明する。このデイス
ク装置全体の＋12Vの電源端子（41）と＋5Vの電源端子
（42）とに接続された電源オン検出回路（43）は、電源
端子（41）に電力が供給され、電源電圧が一定値（例え
ば正常電圧の70〜80％）になつたことを電圧コンパレー
タによつて検出し、且つ＋5Vの電源端子（42）の電圧が
一定値（正常電圧の70〜80％）になつたことを検出し、
＋12Vと＋5Vとのいずれもが検出されたときに第６図
（Ａ）のt₁時点に示す如く高レベルの電源オン信号を送
出するものである。

この電源オン検出回路（43）の出力に接続された第１の
タイマ（44）は、t₁時点で電源オン検出信号が高レベル
に転換することに応答してT₁＝12msの高レベルパルスを
第６図（Ｂ）に示す如く送出するものである。このタイ
マ（44）の出力はステツピングモータ制御駆動回路（4
5）に供給され、電源オン開始時のみステツピングモー
タ（16）を多相励磁するために使用される。タイマ（4
4）の出力は第１のORゲート（46）の第１の入力端子に
接続されている。この第１のORゲート（46）の出力は、
第２のORゲート（47）の一方の入力端子に接続されてい
ると共に100μｓの遅延回路（48）を介して第２のORゲ
ート（47）の他方の入力端子に接続されている。第２の
ORゲート（47）の出力は増幅器（49）を介してトランジ
スタ（39）のベースに接続されている。従つて、タイマ
（44）の出力が第６図（Ｂ）に示す如く、t₁〜t₂期間で
高レベルになると、第１のORゲート（46）の出力も第６
図（Ｌ）に示す如く高レベルになり、結局、トランジス
タ（39）がオンになる。

ステツピングモータ制御駆動回路（45）は、ライン（5
0）からステツプ信号の供給を受け、且つライン（51）
からステツプ方向信号の供給を受けてステツピングモー
タ（16）を駆動するものであり、第４図に示すトランジ
スタ（35）〜（38）を１相励磁方式で駆動するようにス
テツプパルスを分配する公知の回路を含む。また、この
制御駆動回路（45）は、電源オン検出回路（43）から得
られる高レベルの電源オン検出信号に応答して第４図に
示す第１相トランジスタ（35）をオン駆動する信号を発
生する。この装置は、ヘツド（13）（14）のトラツク零
位置が第１相巻線（31）に対応するように構成されてい
るので、電源投入時に第１相巻線（31）に励磁電流を供
給することにより、ヘツド（13）（14）をトラツク零位
置に保持することが可能になる。なお、発光ダイオード
（19）とホトトランジスタ（20）とでトラツク零が検出
されていない場合には、ヘツドをトラツク零に戻すため
のステツプパルスが発生する。

ところで、発光ダイオード（19）とホトトランジスタ
（20）とによる検出誤差が２トラツクピツチ程度あるの
で、ヘツド（13）（14）がトラツク零以外のトラツク１
又は２にあつてもトラツク零検出信号が発生することが
ある。もし、ヘツド（13）（14）がトラツク１にある場
合に対応してステツピングモータ（16）のロータが第２
相巻線（32）にあれば、電源投入時に第１相巻線（31）
の励磁電流を流すことにより、ロータを第１相巻線（3
1）に移動し、ヘツド（13）（14）をトラツク零に移動
することが出来る。しかし、ロータが第３相巻線（33）
にある時には、第１相巻線（31）に励磁電流を流して
も、ロータを動かすことが出来ない。そこで、この実施
例では、タイマ（44）の出力パルスに応答して制御駆動
回路（45）がステツピングモータ（16）の第２相巻線
（32）に電流を流すように構成されている。これによ
り、ロータが例え第３相巻線（33）にあつても、ここか
ら脱出させることが出来る。なお、第１相を励磁すると
共に、第３相巻線（33）又は第４相巻線（34）にt₁〜t₂
で電流を流してロータを第３相から脱出させてもよい。
また、第１相巻線（31）にt₂から電流を流してもよい。

ステツピングモータ制御駆動回路（45）から導出されて
いるライン（52）は、第４図の第１相トランジスタ（3
5）をオン制御すると同様な第１相励磁信号をANDゲート
（53）の第１の入力端子に供給するものである。ANDゲ
ート（53）の第２の入力端子にはステツプ方向信号ライ
ン（51）が接続され、第３の入力端子にはリトリガ単安
定マルチバイブレータ（54）の出力端子が接続されてい
る。

リトリガ単安定マルチバイブレータ（54）の入力端子に
は第１のタイマ（44）とステツプ信号ライン（50）とが
接続されている。従つて、このリトリガ単安定マルチバ
イブレータ（54）は、第６図（Ｂ）のタイマ出力パルス
の後縁即ち高レベルから低レベルへの転換に応答してト
リガされ、第６図（Ｅ）に示す如く、t₂〜t₃期間（T₂＝
50ms）で高レベルの出力パルスを発生し、また、第６図
（Ｄ）に示すt₁₃〜t₁₄の各ステツプパルスの後縁に応答
してt₁₃〜t₁₅の期間で高レベル出力を発生する。なお、
ステツプパルスは50msよりも十分に短いので、50ms以内
で再トリガされ、最後のステツプパルスの後縁時点t₁₄
からT₈＝50msの後のt₁₅まで高レベル出力となる。

このデイスク装置では、電源投入に同期して第１相巻線
励磁信号がライン（52）に得られ、且つライン（51）に
第６図（Ｃ）に示すステツプアウトを示す信号即ちヘツ
ド（13）（14）をトラツク零に向けて駆動するための高
レベル信号が得られる。なお、電源投入時のステツプア
ウト信号は図示されていないコントローラから供給され
る。一方、リトリガ単安定マルチバイブレータ（54）
は、タイマ（44）の出力に応答してt₂〜t₃期間（T₂＝m
s）で高レベルパルスを発生する。従つて、t₂〜t₃期間
には、ANDゲート（53）の全部の入力が高レベルとな
り、その出力も高レベルとなる。この結果、第１のORゲ
ート（46）の出力が第６図（Ｌ）に示す如くt₂〜t₃で高
レベルとなり、結局、トランジスタ（39）がオンにな
る。この結果、電源投入に同期してt₁〜t₃（T₃＝T₁＋T₂
＝62ms）だけ２つの発光ダイオード（19）（20）が発光
し、トラツク零検出が可能になる。

ホトトランジスタ（20）（22）はいずれもエミツタがグ
ランドに接続され、コレクタに＋Ｖのバイアス電源が抵
抗（55）（56）を介して接続されている。従つて、ホト
トランジスタ（20）（22）に光入力が有る時のみ、それ
ぞれのコレクタライン（57）（58）が低レベルになる。
もし、ヘツド（13）（14）のトラツク零位置に対応して
遮光板（18）が発光ダイオード（19）とホトトランジス
タ（20）との間に位置すれば、発光ダイオード（19）が
発光中であつても、ホトトランジスタ（20）の光入力が
ないため、そのコレクタライン（57）が高レベルにな
る。従つて、発光ダイオード（19）が発光しているのに
も拘らず、ホトトランジスタ（20）のコレクタライン
（57）が高レベルであることに基づいてヘツド（13）
（14）がトラツク零にあることを検出できる。

一方、カートリツジ（１）が装填された状態において、
発光ダイオード（21）の発光期間中にホトダイオード
（22）に光入力があれば、そのコレクタライン（58）が
低レベルとなり、書き込み禁止のカートリツジであるこ
とが分る。即ち、書き込み禁止のために、窓（9a）が蓋
（9b）で閉じられていないことが分る。

発光ダイオード（19）（21）の発光期間中でのみトラツ
ク零検出及び書き込み禁止検出を行うために、５つのAN
Dゲート（59）（60）（61）（62）（63）と、２つのNOT
回路（64）（65）と、２つのRSフリツプフロツプ（66）
（67）が設けられている。

ANDゲート（59）の一方の入力端子はコレクタライン（5
7）に接続され、他方の入力端子はANDゲート（63）の出
力端子に接続されている。ところで、ANDゲート（63）
の一方の入力端子は遅延回路（48）の出力端子に接続さ
れ、他方の入力端子はORゲート（46）の出力端子に接続
されている。このため、第７図に示す如く、ORゲート
（46）から（Ｍ）に示す如く、t₁〜t₃の期間に高レベル
出力が得られ、遅延回路（48）から（Ｎ）に示す如くt₁
d〜t₃dの期間に高レベル出力が得られた時にはANDゲー
ト（63）から第７図（Ｐ）に示すt₁d〜t₃の期間に高レ
ベル出力が得られる。一方、ORゲート（47）からは、第
７図（Ｏ）に示す如くt₁〜t₃dの期間で高レベル出力が
得られる。この結果、発光ダイオード（19）（21）が発
光駆動される期間t₁〜t₃dよりもANDゲート（63）の高レ
ベル期間が短かくなる。このように設定すれば、発光ダ
イオード（19）（21）の発光の立上りに遅れが生じて
も、完全な発光期間となるt₁d〜t₃において、トラツク
零検出及び書き込み禁止検出を行うことが出来る。

今、第６図のt₁〜t₃期間においてトラツク零検出用ホト
トランジスタ（20）の出力ライン（57）が高レベルにな
り、ヘツドのトラツク零が検出されたとすれば、ANDゲ
ート（59）は第７図に示したt₁d〜t₃期間内においてト
ラツク零検出を示す高レベル出力を発生し、これが第１
のフリツプフロツプ（66）のセツト端子に入力し、ラツ
チされる。この結果、トラツク零検出を示す信号がフリ
ツプフロツプ（66）のＱ出力端子から送出される。な
お、高レベルのＱ出力はそのまま伝送されず、NANDゲー
ト（68）を介して低レベル形式で送り出される。即ち、
このNANDゲート（68）及び第２のフリツプフロツプ（6
7）の出力ラインのNANDゲート（69）は、ドライブセレ
クト信号を入力としているので、高レベルのドライブセ
レクト信号が発生している場合のみ、トラツク零を示す
低レベルの出力がNANDゲート（68）から得られ、これが
ホスト側装置に送られる。また、発光ダイオード（19）
が発光していない期間には、ANDゲート（63）の出力が
低レベルであるので、例えライン（57）が高レベルにな
つても、ANDゲート（59）の出力は低レベルに保たれ
る。

フリツプフロツプ（66）のリセツト端子にはANDゲート
（60）の出力端が接続され、ANDゲート（60）の一方の
入力端子はNOT回路（64）を介してコレクタライン（5
7）に接続され、他方の入力端子はANDゲート（63）の出
力端子に接続されているために、ANDゲート（63）の出
力が高レベルであり、且つライン（57）が低レベルの時
に、ANDゲート（60）の出力が高レベルとなり、フリツ
プフロツプ（66）がリセツトされる。従つて、発光ダイ
オード（19）の発光期間にトラツク零が検出されない場
合は、フリツプフロツプ（66）が必ずリセツトされる。

書き込み禁止検出回路におけるANDゲート（61）の一方
の入力端子はNOT回路（65）を介してホトトランジスタ
（22）のコレクタライン（58）に接続され、他方の入力
端子はANDゲート（63）の出力端子に接続されている。
従つて、発光ダイオード（21）が発光している期間にコ
レクタライン（58）が低レベルになると、ANDゲート（6
1）から高レベルの書き込み禁止を示す信号が得られ、
これがフリツプフロツプ（67）のリセツト端子に供給さ
れ、保持される。なお、発光ダイオード（21）が発光し
ていない期間にはANDゲート（63）の出力が低レベルで
あるので、例えライン（58）が低レベルになつても、AN
Dゲート（61）の出力は低レベルに保たれる。フリツプ
フロツプ（67）がセツトされると、Ｑ出力端子から高レ
ベル出力が得られ、NANDゲート（69）を介してホスト側
装置に低レベル形式で書き込み禁止信号を送る。フリツ
プフロツプ（67）のリセツト端子にはANDゲート（62）
の出力端子が接続され、このANDゲート（62）の一方の
入力端子はライン（58）に、他方の入力端子はANDゲー
ト（63）の出力端子に接続されているので、ANDゲート
（63）の出力が高レベルの期間にライン（58）が高レベ
ルになつた時に、フリツプフロツプ（67）にリセツト信
号が供給される。

書き込み禁止（フアイルプロテクト）のカートリツジで
あるか、否かの検出は、少なくともデイスク装填からレ
デイ信号発生までの間に行う必要がある。第５図におい
て、（70）はデイスク装填検出回路であり、第３図に示
した発光ダイオード（23）とホトトランジスタ（24）と
を含み、デイスク（２）を含むカートリツジ（１）が装
填された時に第６図（Ｆ）に示す如く高レベルの出力を
発生するように形成されている。このデイスク装填検出
回路（70）の出力ラインに接続されたT₆＝80msの遅延回
路（71）は、カートリツジ（１）の完全な挿入状態が得
られる時点t₅を求めるためのものであり、第６図（Ｆ）
の信号をT₆＝80msだけ遅延した信号を出力する。第２の
タイマ（72）は遅延回路（71）の出力が低レベルから高
レベルに立上る時点でトリガされ、T₇＝40msの高レベル
パルスを第６図（Ｊ）に示す如く出力し、これをORゲー
ト（46）に供給するものである。従つて、このt₅〜t₆期
間においても、発光ダイオード（19）（21）が点灯し、
書き込み禁止の検出及びトラツク零の検出が行われる。

（73）はRSフリツプフロツプであり、デイスク装填検出
回路（70）の出力でセツトされ、第３図に示したレデイ
検出回路（30）から得られる第６図（Ｉ）の高レベルの
レデイ検出信号でリセツトされる。この結果、フリツプ
フロツプ（73）のＱ出力は、第６図のt₄〜t₉期間で高レ
ベルとなり、これがORゲート（74）の入力となる。ORゲ
ート（74）のもう一方の入力はモータオン信号ライン
（75）に接続されている。この結果、ライン（75）から
供給される第６図（Ｇ）に示すt₁₀以後の高レベルのモ
ータオン信号とt₄〜t₉期間のフリツプフロツプ（73）の
高レベル出力との和の信号がORゲート（74）の出力段に
第６図（Ｈ）に示す如く得られる。ORゲート（74）の出
力はモータ駆動回路（76）を介してデイスク回転用モー
タ（12）の回転駆動に利用されるので、モータ（12）
は、t₄〜t₉期間、及びt₁₀以後で回転する。デイスク装
填と同時にデイスク（２）を回転する理由は、デイスク
（２）の確実な装着状態を早めに得るためである。な
お、カートリツジ（１）が挿入されている状態で電源オ
ン検出信号が得られた時にも、電源オン検出に同期して
t₄〜t₉期間と同様にデイスク（２）を回転するように構
成されている。

ANDゲート（77）の一方の入力端子はデイスク装填検出
回路（70）の出力に接続され、他方の入力端子はORゲー
ト（74）の出力端子に接続されている。従つて、第６図
（Ｆ）に示す高レベルのデイスク装填検出信号が発生し
且つ第６図（Ｈ）に示すORゲート（74）の出力が高レベ
ルになる期間のみANDゲート（77）の出力は高レベルと
なる。なお、第６図のタイミングチヤートの場合には、
ANDゲート（77）の出力状態は、第６図（Ｈ）のORゲー
ト（74）の出力状態と一致する。遅延回路（78）は、AN
Dゲート（77）の出力をT₄＝320msだけ遅延する回路であ
る。即ち、t₄時点から320ms後のt₇時点、及びt₁₀時点か
ら320ms後のt₁₁時点を決めるものである。遅延回路（7
8）の出力に接続された第３のタイマ（79）は、遅延回
路（78）の出力が低レベルから高レベルに立上る時点t₇
及びt₁₁でトリガされてT₅＝100msのパルスを第６図
（Ｋ）で示す如く発生し、これをORゲート（46）に供給
するものである。従つて、発光ダイオード（19）（21）
は、t₇〜t₈期間、及びt₁₁〜t₁₂期間でも点灯する。この
ように、デイスク（２）の回転開始から320ms後に、約1
00msだけ発光ダイオード（19）（21）を発光させる理由
は、デイスク（２）の回転が開始し、カートリツジ
（１）が安定した状態で、書き込み禁止状態を検出する
必要があるためである。

上述から明らかな如く本実施例によつて次の作用効果が
得られる。

（Ａ） 第６図のt₁〜t₃、t₅〜t₆、t₇〜t₈、t₁₁〜t₁₂、
t₁₄〜t₁₅期間で発光ダイオード（19）（21）が発光する
のみであるから、発光ダイオード（19）（21）及びホト
トランジスタ（20）（22）の回路における大幅な節電が
達成される。

（Ｂ） t₁〜t₃期間で発光ダイオード（19）（21）を発
光するので、電源投入時のトラツク零検出、及びデイス
ク装填中の場合には書き込み禁止の検出を確実に行うこ
とが出来る。

（Ｃ） デイスク装填後のt₅〜t₆期間のみでなく、t₇〜
t₈、t₁₁〜t₁₂期間でも発光ダイオード（19）（21）を発
光させるので、書き込み禁止状態を確実に検出すること
が出来る。

（Ｄ） t₁₃〜t₁₄期間に示す如く、第６図（Ｃ）に示す
ステツプ方向信号をステツプアウトを示す高レベル状態
とし、第６図（Ｄ）に示す如く、第４相φ_４、第３相φ
_３、第２相φ_２、第１相φ_１の順で励磁し、ヘツド（1
3）（14）をトラツク零位置に移動した場合において
も、t₁₄〜t₁₅に示す期間で発光ダイオード（19）（21）
が発光するので、トラツク零を検出し、これをフリツプ
フロツプ（16）でラツチすることが出来る。

（Ｅ） 発光ダイオード（19）（21）の発光時間と、AN
Dゲート（59）〜（62）からセツト又はリセツト信号を
得る時間との関係を第７図のように設定したので、発光
ダイオード（19）（21）の発光開始及び終了時の不安定
期間を除いて、トラツク零検出及び書き込み禁止検出を
行うことが出来る。

（Ｆ） トラツク零検出のための発光ダイオード（19）
の発光時間の設定を特別な回路で行わずに、トラツク零
検出に必要な、第１相励磁信号とステツプアウト方向信
号とが入力するANDゲート（53）に基づいて行つている
ので、回路構成が簡単になつている。

（Ｇ） 発光ダイオード（19）と（21）とを直列に接続
したので、駆動回路が簡略化されている。

変形例 本発明は上述の実施例に限定されるものでなく、例えば
次の変形例が可能なものである。

（ａ） 発光ダイオード（19）と（21）との駆動回路を
独立に設け、発光ダイオード（19）の駆動回路には、タ
イマ（44）及びANDゲート（53）の出力を供給し、発光
ダイオード（21）の駆動回路にはタイマ（72）（79）の
出力を供給するようにしてもよい。

（ｂ） トラツク零の時にホトトランジスタ（20）に光
入力が与えられるようになし、また書き込み禁止の時に
ホトトランジスタ（22）の光入力を遮断するように構成
してもよい。

（ｃ） タイマ（72）と（79）とのいずれか一方のみの
出力をORゲート（46）に送るように構成してもよい。

（ｄ） デイスク装填に応答してt₄〜t₉期間でデイスク
（２）を回転させない形式の装置にも勿論適用可能であ
る。

（ｅ） 可撓性磁気デイスク装置に限らず、固定磁気デ
イスク装置、及びその他の種々のデイスク装置に適用可
能である。また、可撓性ケースに磁気デイスクを挿入し
た一般にミニフロツピーデイスクと呼ばれているカート
リツジを使用する装置にも適用可能である。

【図面の簡単な説明】

第１図〜第７図は本発明の実施例に係わる磁気デイスク
装置を説明するためのものであり、第１図は磁気デイス
クカートリツジの平面図、第２図は第１図のカートリツ
ジの底面図、第３図は磁気デイスク装置の主要部を原理
的に示す正面図、第４図はステツピングモータ及びその
駆動回路を示す回路図、第５図は磁気デイスク装置の電
気回路部分を示すブロツク図、第６図及び第７図は第５
図のＡ〜Ｐ点の状態を示す波形図である。 （１）……カートリツジ、（２）……磁気デイスク、
（３）……ケース、（９）……書き込み禁止被検出部、
（9a）……窓、（9b）……蓋、（12）……デイスク回転
用モータ、（13）（14）……磁気ヘツド、（16）……ス
テツピングモータ、（19）……トラツク零検出用発光ダ
イオード、（20）……トラツク零検出用ホトトランジス
タ、（21）……書き込み禁止検出用発光ダイオード、
（22）……書き込み禁止検出用ホトトランジスタ、（3
9）……スイツチングトランジスタ、（44）……第１の
タイマ、（72）……第２のタイマ。

フロントページの続き (72)発明者 平木 和裕 東京都武蔵野市中町３丁目７番３号 テイ アック株式会社内 (72)発明者 森田 努 東京都武蔵野市中町３丁目７番３号 テイ アック株式会社内 (56)参考文献 特開 昭59−139174（ＪＰ，Ａ) 特開 昭60−103553（ＪＰ，Ａ) 特開 昭59−223910（ＪＰ，Ａ) 特開 昭60−163210（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】ケースに記録媒体ディスクが収容され且つ
   前記ケースに前記ディスクに対する情報の書き込みを禁
   止するか否かを光学的に判別するための書き込み禁止被
   検出部が設けられているディスクカートリッジを使用し
   て情報の変換を行う装置であり、 前記ディスクを回転するためのディスク回転機構と、 前記ディスクの回転中に前記ディスクとの間で情報の変
   換を行うための変換器と、 前記変換器を前記ディスクのトラック交差方向に移動さ
   せるための変換器移動機構と、 前記書き込み禁止被検出部を光学的に検出するために前
   記回転機構に対する前記カートリッジの正常装填状態に
   おいて前記書き込み禁止被検出部に対応するように配置
   された書き込み禁止検出用発光素子と、 前記書き込み禁止被検出部を検出するために前記発光素
   子に対応配置された受光素子と、 前記装置に前記ディスクカートリッジが装填されたこと
   を検出するディスク装填検出手段と、 前記ディスク装填検出手段に接続された遅延手段と、 前記遅延手段に接続され、前記遅延手段の出力に応答し
   て所定期間を設定し、この所定期間の開始時点で前記発
   光素子を発光させ、前記所定期間の終了時点で前記発光
   素子の発光を停止させる発光素子制御回路と を具備してなることを特徴とするディスク装置。