JPH0332054A - クロツク信号供給回路 - Google Patents
クロツク信号供給回路Info
- Publication number
- JPH0332054A JPH0332054A JP1167809A JP16780989A JPH0332054A JP H0332054 A JPH0332054 A JP H0332054A JP 1167809 A JP1167809 A JP 1167809A JP 16780989 A JP16780989 A JP 16780989A JP H0332054 A JPH0332054 A JP H0332054A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- flip
- unbalance
- signal supply
- phi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100246029 Mus musculus Ptpn2 gene Proteins 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野J
この発明はディジタルLSIにおけるクロック信号の供
給回路に関するものである。
給回路に関するものである。
第2図に従来のクロック信号供給回路を示すブロック図
で、図中、(1)はクロック信号ptptを発生するク
ロック発生回路、(2)はクロック信号により駆動され
るロジック回路例えばフリップフロップ回路、(3)は
各フリップフロップ回路(2)の入力端子、(4)は出
力端子を示す。また、S、Sは正及び反転のクロック信
号並びにクロック信号供給線を示す。
で、図中、(1)はクロック信号ptptを発生するク
ロック発生回路、(2)はクロック信号により駆動され
るロジック回路例えばフリップフロップ回路、(3)は
各フリップフロップ回路(2)の入力端子、(4)は出
力端子を示す。また、S、Sは正及び反転のクロック信
号並びにクロック信号供給線を示す。
次に回路動作について説明する。
クロック信号lがHiO時フリフリップフロップ)に端
子(3)より(M号が読み込まれ、クロック信号/がH
iの時その読み込まれた信号は端子(4)より読み出さ
れる。なお、上記動作とは逆に、クロツク信号メがHl
で信号を読み込み、クロック信号メがHiで読み出すよ
うにも容易に変更することができる。
子(3)より(M号が読み込まれ、クロック信号/がH
iの時その読み込まれた信号は端子(4)より読み出さ
れる。なお、上記動作とは逆に、クロツク信号メがHl
で信号を読み込み、クロック信号メがHiで読み出すよ
うにも容易に変更することができる。
正確に上記動作を行うためにはクロック信号/2〆が正
、反転の位相関係にある必要があり、クロック信号I、
sがともにHlsあるいはLoになることはM動作の原
因となるため、できるだけ無くす必要がある。
、反転の位相関係にある必要があり、クロック信号I、
sがともにHlsあるいはLoになることはM動作の原
因となるため、できるだけ無くす必要がある。
従来のクロック信号供給回路は以上のように構成されて
いたので、クロック信号メ、lの供給線が常に同じ位置
にあるため、クロック信号11.liに付帯する寄生容
量にアンバランスがある場合、供給線の長さが増せば容
量のアンバランスは大きなものとなり、クロック信号S
、Sの望ましい位相関係が保てなくなる可能性が大きく
、図ではフリップフロップを4個に供給する場合を示し
ているが、通常は10個程度供給することが多く供給線
の長さはI 11以上となるなどの問題点があった。
いたので、クロック信号メ、lの供給線が常に同じ位置
にあるため、クロック信号11.liに付帯する寄生容
量にアンバランスがある場合、供給線の長さが増せば容
量のアンバランスは大きなものとなり、クロック信号S
、Sの望ましい位相関係が保てなくなる可能性が大きく
、図ではフリップフロップを4個に供給する場合を示し
ているが、通常は10個程度供給することが多く供給線
の長さはI 11以上となるなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、信号線に付帯する寄生容量のアンバランスを
少なくしクロック信号S、Sが正しく正、反転の相関係
を保つようにするクロック信号供給回路を得ることを目
的とする。
たもので、信号線に付帯する寄生容量のアンバランスを
少なくしクロック信号S、Sが正しく正、反転の相関係
を保つようにするクロック信号供給回路を得ることを目
的とする。
〔課題を解決するための手段j
この発明に係るクロック信号供給回路は、クロツク信号
供給線路、メを各フリップフロップ毎に位置を交互に変
更するようにしたものである。
供給線路、メを各フリップフロップ毎に位置を交互に変
更するようにしたものである。
この発明におけるクロック信号供給回路はクロック信号
供給線を各フリップフロップ毎iこ交互に変更すること
により付帯容量のアンバランスを相殺することができる
。
供給線を各フリップフロップ毎iこ交互に変更すること
により付帯容量のアンバランスを相殺することができる
。
以下、この発明の一実施例を図にりいて説明する。
第1図はこの発明の一実施例であるクロック信号供給回
路のブロック図で、図において、前記従来のものと同一
のものは同一符号で示す。
路のブロック図で、図において、前記従来のものと同一
のものは同一符号で示す。
図示のようにクロツク信号供給線路、Sを各フリップフ
ロップ2毎に交互にその接続が変更されている。
ロップ2毎に交互にその接続が変更されている。
次に動作について説明する。
クロック信号線l、/はフリップフロップ2毎lこその
位置を交互に変換されるため、位置の違いにより発生す
る寄生容量のアシバランスは偶数個毎に相殺することが
できる。又フリップフロップ(2)の個数がたとえ奇数
個であってもアンバランス量は1個分のみとなりその値
は小さい。
位置を交互に変換されるため、位置の違いにより発生す
る寄生容量のアシバランスは偶数個毎に相殺することが
できる。又フリップフロップ(2)の個数がたとえ奇数
個であってもアンバランス量は1個分のみとなりその値
は小さい。
以上のようにこの発明によれば、クロック信号線に付帯
する寄生容量をバランスさせることができクロック信号
を正確に正、反転の位相関係に保つことができ、フリッ
プフロップ回路の誤動作を防ぐことができる。
する寄生容量をバランスさせることができクロック信号
を正確に正、反転の位相関係に保つことができ、フリッ
プフロップ回路の誤動作を防ぐことができる。
第1図はこの発明の一実施例であるクロック信号供給回
路のブロック図、@2図は従来のクロック信号供給回路
のブロック図を示す。 図中、(1)はクロック発生回路、(2)はフリップフ
ロップ回路、(3)及び(4)はそれぞれフリップフロ
ップ回路の人、出力端子を示す。また、1.1は正、反
転のクロック信号並びにクロック信号供給線を示す。 なお、図中、同一符号は同一、または相当部分を示す。
路のブロック図、@2図は従来のクロック信号供給回路
のブロック図を示す。 図中、(1)はクロック発生回路、(2)はフリップフ
ロップ回路、(3)及び(4)はそれぞれフリップフロ
ップ回路の人、出力端子を示す。また、1.1は正、反
転のクロック信号並びにクロック信号供給線を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 正、反転のクロック信号により駆動される単位論理回路
を複数個接続した論理回路において、前記クロツク信号
の供給信号線の位置を前記単位論理回路毎に交互に変更
することを特徴とするクロック信号供給回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1167809A JPH0332054A (ja) | 1989-06-28 | 1989-06-28 | クロツク信号供給回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1167809A JPH0332054A (ja) | 1989-06-28 | 1989-06-28 | クロツク信号供給回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0332054A true JPH0332054A (ja) | 1991-02-12 |
Family
ID=15856507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1167809A Pending JPH0332054A (ja) | 1989-06-28 | 1989-06-28 | クロツク信号供給回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0332054A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236704A (ja) * | 1995-02-28 | 1996-09-13 | Nec Kyushu Ltd | 半導体集積回路 |
-
1989
- 1989-06-28 JP JP1167809A patent/JPH0332054A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236704A (ja) * | 1995-02-28 | 1996-09-13 | Nec Kyushu Ltd | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH077901B2 (ja) | フリップフロップ回路 | |
JP3114215B2 (ja) | クロック周波2逓倍器 | |
JPH0332054A (ja) | クロツク信号供給回路 | |
JPS60114022A (ja) | ラツチ回路 | |
JPH04306013A (ja) | ラッチ回路装置 | |
JPH0749803Y2 (ja) | 集積回路のピン配置構造 | |
JP3045002B2 (ja) | 集積回路のモード設定回路 | |
JPH02209010A (ja) | タイミングパルス生成回路 | |
JP2575221B2 (ja) | Pll回路 | |
JPS63245510A (ja) | クロツク切替回路 | |
AU7433898A (en) | Method and arrangement for connecting processor to asic | |
JPS6381282A (ja) | 論理回路 | |
JPS61248642A (ja) | レジスタリセツト回路 | |
JPS59229923A (ja) | 集積回路用論理回路 | |
JPH0485796A (ja) | シフトパス制御回路 | |
JPS63276915A (ja) | タイミング信号発生回路 | |
JPS60208114A (ja) | 半導体集積回路装置 | |
JPH11143575A (ja) | クロックツリーレイアウト装置 | |
JPS61128628A (ja) | ダイナミツク型論理回路 | |
JPS62160529A (ja) | デ−タ処理装置 | |
JPH0625957B2 (ja) | クロツク乗りかえ回路 | |
JPH0220016B2 (ja) | ||
JPH04134798A (ja) | 双方向シフトレジスタ | |
JPS5868298A (ja) | シフトレジスタ回路 | |
JPH0342814B2 (ja) |