JPH03297283A - アイリス制御回路 - Google Patents

アイリス制御回路

Info

Publication number
JPH03297283A
JPH03297283A JP2099515A JP9951590A JPH03297283A JP H03297283 A JPH03297283 A JP H03297283A JP 2099515 A JP2099515 A JP 2099515A JP 9951590 A JP9951590 A JP 9951590A JP H03297283 A JPH03297283 A JP H03297283A
Authority
JP
Japan
Prior art keywords
level
iris
input terminal
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2099515A
Other languages
English (en)
Inventor
Fumiaki Kato
文昭 加藤
Akihiro Kikuchi
章浩 菊地
Noriaki Kondou
近藤 紀陽
Takashi Kobashi
貴志 小橋
Katsuaki Hirota
廣田 克明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2099515A priority Critical patent/JPH03297283A/ja
Publication of JPH03297283A publication Critical patent/JPH03297283A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Control For Cameras (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオカメラのアイリス制御回路に関する
〔発明の概要〕
この発明は、撮像素子からの信号レベルが基準レベルと
なるようにアイリスの開閉制御を行うアイリス制御回路
において、撮像素子からの信号レベルと基準レベルとの
誤差レベルに応じてアイリスの制御ゲインを可変させる
ことにより、リンギングを起こさず、短時間でアイリス
制御が行なえるようにしたものである。
〔従来の、技術〕
ビデオカメラには、画面の明るさが一定となるようにア
イリスを開閉制御するオートアイリス回路が設けられて
いる。このオートアイリス回路は、CCD撮像素子から
の信号レベルの積分値と基準レベルとを比較し、この比
較出力に応じてアイリスを開閉制御する構成とされてい
る。
つまり、第5図において、今、アイリスの開度がXO2
明るさの基準レベルがv、であるとする。
そして、アイリスの開度に対して撮像信号の積分レベル
が第5図に示すように変化するとする。
アイリスの開度がXoでの輝度信号の積分レベルv0と
基準レベルV、とを比較すると、アイリスの開度がxo
での輝度信号の積分レベルv0は基準レベルv、、より
小さい。すなわち、アイリスの開度がxoでは、光量が
不足している。
この場合には、アイリス制御回路の働きにより、アイリ
スが徐々に開かれるように制御される。これにより、撮
像信号レベルの積分値が基準レベルV、に近づいていく
。撮像信号レベルの積分値が基準レベルV、となる開度
X、で、アイリスの開度が保持される。
以上のような制御を行うことにより、輝度信号の積分レ
ベルが基準レベル■、で一定となる。
〔発明が解決しようとする課題〕
従来のオートアイリス制御回路では、制御ゲインが一定
とされている。ところが、このように制御ゲインが一定
とされた従来のオートアイリス制御回路では、制御ゲイ
ンを上げるとリンギングが起こり易い。このため、制御
が短時間で収束しないという問題がある。
つまり、第5図において、アイリスの開度の初期値がx
oであった場合、制御ゲインが高いと、撮像信号レベル
が基準レベルV、となる開度X。
でアイリスの開度が停止されず、アイリスが開度x1を
過ぎた開度x、まで開かれる。アイリスが開度X、を過
ぎた開度X、まで開かれると、撮像信号レベルの積分値
は基準レベルV、より大きくなるので、アイリスが閉じ
られ、光量が下げられる。この場合、第5図に示すよう
に、アイリスの開度に対する撮像信号レベルの積分値は
、アイリスの開度がX、の位置より開かれると撮像信号
の積分レベルが急激に上昇する特性となっているので、
アイリスが開度X1まで開かれると、撮像信号レベルの
積分値が急激に上昇し、その分、光量を下げるように、
アイリスが大きく閉じられる。
その結果、X2で示す開度までアイリスが閉じられる。
アイリスがX、で示す開度まで閉じられると、今度は光
量が不足する。このため、再び、アイリスを開くような
制御が行われる。
このように、制御ゲインが一定の従来のアイリス制御回
路では、制御ゲインを大きくすると、目標位置でアイリ
スの開閉が停止されず、リンギングを起こす。
したがって、この発明の目的は、リンギングを起こさず
、収束時間を短縮化できるアイリス制御回路を提供する
ことにある。
〔課題を解決するための手段〕
この発明は、撮像素子からの信号レベルが基準レベルと
なるようにアイリスの開閉制御を行うアイリス制御回路
において、 撮像素子からの信号レベルと基準レベルとの誤差レベル
に応じて、制御ゲインを可変させるようにしたことを特
徴とするアイリス制御回路である。
〔作用〕
CCD撮像素子1からの輝度信号レベルの積分値と基準
レベルとから求められるエラー信号に基づいて、制御ゲ
インが切り替えられる。すなわち、エラー信号が大きい
時には、制御ゲインが大きく設定され、エラー信号が小
さい時には、制御ゲインが小さ(設定される。
これにより、制御時間が短縮化できるとともに、リンギ
ングの発生を防止できる。
〔実施例] 以下、この発明の一実施例について、図面を参照して説
明する。
第1図は、この発明の一実施例を示すものである。第1
図において、CCD撮像素子1の受光面に、レンズ2、
アイリス3を介された被写体像が結像される。CCD撮
像素子1の撮像出力がサンプルホールド回路4、AGC
回路5を介して、A/Dコンバータ6に供給される。
A/Dコンバータ6で、CCD撮像素子素子らの撮像信
号がディジタル化される。A/Dコンバータ6の出力が
ビデオ信号処理回路7に供給されるとともに、オプティ
カルディテクタ8に供給される。
ビデオ信号処理回路7で、CCD撮像素子1の撮像出力
から、輝度信号Y及びクロマ信号Cが信号処理される。
オプティカルディテクタ8で、CCD撮像素子素子らの
撮像信号中の所定の露光工リア内での輝度信号レベルの
積分値が得られる。
この輝度信号レベルの積分値SIがシステムコントロー
ラ9に供給される。
第2図は、システムコントローラ9におけるアイリス制
御処理に対応する機能ブロック図である。
第2図において、入力端子15にオプティカルディテク
タ8からの輝度信号レベルの積分値S1が供給される。
この輝度信号レベルSIが減算回路16の一方の入力端
に供給される。減算回路16の他方の入力端には、入力
端子17から輝度信号の基準レベルV2が供給される。
減算回路16で、輝度信号レベルの積分値SIと基準レ
ベル■、とが比較され、エラー信号E、が形成される。
このエラー信号E1がコンパレータ18の一方の入力端
に供給されるとともに、ゲイン設定回路19に供給され
る。コンパレータ18の他方の入力端には、入力端子2
0から所定のゲイン設定レベルE、が供給される。コン
パレータ18で、エラー信号E、がゲイン設定レベルE
l以上かどうかが検出される。
コンパレータ18の出力がゲイン設定回路19に供給さ
れる。ゲイン設定回路19で制御ゲインが設定される。
この制御ゲインは、コンパレータ18の出力に応じて切
り替えられる。すなわち、エラー信号Elが所定のゲイ
ン設定レベルE1以上の場合には、制御ゲインが高く設
定される。エラー信号E1が所定のゲイン設定レベルE
、、以下になると、制御ゲインが低く設定される。
ゲイン設定回路19の出力が出力端子21から出力され
、ドライバ11(第1図)を介して、アイリス駆動モー
タ12に供給される。
これにより、輝度信号レベルの積分値S、が輝度信号の
基準レベルV、となるように、アイリス3が開閉制御さ
れ、明るさが一定に保たれる。
この発明の一実施例では、第3図に示すように、エラー
量が所定のゲイン設定レベルがE、より大きい場合には
、制御ゲインが大きく設定され、エラー量が所定ゲイン
設定レベルがElより小さい場合には、制御ゲインが小
さく設定される。このため、アイリスを目標位置に素早
く位置制御できるとともに、リンギングが生じない。
なお、上述の一実施例では、光学制御が全てディジタル
制御で行われているが、アナログ回路でアイリス制御を
行うようにして良い。
第4図は、アイリス制御をアナログ回路で行う場合の例
である。第4図において、入力端子31にアナログの輝
度信号の積分値が供給される。この輝度信号の積分値が
トランジスタ32、抵抗33、コンデンサ34からなる
検波回路を介される。
そして、抵抗37を介して、演算増幅器35の一方の入
力端に供給される。演算増幅器35の他方の入力端には
、輝度信号レベルを設定するための基準電圧V、が供給
される。演算増幅器35の非反転入力端とその出力端と
の間には、フィードバック抵抗36が接続される。
演算増幅器35で、輝度信号レベルの積分値と基準電圧
■、とが比較され、エラー信号が求められる。このエラ
ー信号が抵抗38を介して演算増幅器39の一方の入力
端に供給されるとともに、演算増幅器40の一方の入力
端に供給される。
演算増幅器40で、エラー信号のレベルが所定電圧81
以上かどうかが検出される。この演算増幅器40の比較
出力がスイッチ回路4工に供給される。
演算増幅器39の非反転入力端子とその出力端子との間
には、フィードバック抵抗42が接続されるとともに、
スイッチ回路41を介してフィードバック抵抗43が接
続される。このスイッチ回路41をオン/オフさせるこ
とで、ゲインが可変される。
演算増幅器39の出力が出力端子44から出力され、ド
ライバ11を介してアイリス駆動モータ12に供給され
る。
演算増幅器35で求められるエラー信号が所定のレベル
E、、以上の場合には、スイッチ回路31がオフされる
。スイッチ回路31がオフの場合には、演算増幅器29
のゲインが上げられる。演算増幅器35で求められるエ
ラー信号が所定のレベルE、、以下になると、スイッチ
回路31がオンされる。これにより、演算増幅器29の
ゲインが下げられる。
12ニアイリス駆動モータ、18:コンパレータ19ニ
ゲイン設定回路。
〔発明の効果〕
この発明によれば、エラー量が大きい時には、制御ゲイ
ンが上げられ、エラー量が小さい場合には、制御ゲンイ
が下げられる。このため、高速でアイリス制御を行なえ
るとともに、リンギングの発生を防止できる。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の一実施例の説明に用いる機能ブロック図、第3
図はこの発明の一実施例の説明に用いるグラフ、第4図
はこの発明の他の実施例の接続図、第5図は従来のオー
トフォーカス回路の説明に用いるグラフである。

Claims (1)

  1. 【特許請求の範囲】 撮像素子からの信号レベルが基準レベルとなるようにア
    イリスの開閉制御を行うアイリス制御回路において、 上記撮像素子からの信号レベルと上記基準レベルとの誤
    差レベルに応じて、制御ゲインを可変させるようにした
    ことを特徴とするアイリス制御回路。
JP2099515A 1990-04-16 1990-04-16 アイリス制御回路 Pending JPH03297283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2099515A JPH03297283A (ja) 1990-04-16 1990-04-16 アイリス制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2099515A JPH03297283A (ja) 1990-04-16 1990-04-16 アイリス制御回路

Publications (1)

Publication Number Publication Date
JPH03297283A true JPH03297283A (ja) 1991-12-27

Family

ID=14249390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2099515A Pending JPH03297283A (ja) 1990-04-16 1990-04-16 アイリス制御回路

Country Status (1)

Country Link
JP (1) JPH03297283A (ja)

Similar Documents

Publication Publication Date Title
JPH04273777A (ja) 露光制御回路
JP2750574B2 (ja) 撮像装置
JPH03297283A (ja) アイリス制御回路
GB2091431A (en) Exposure control system for a photographic or television camera
JP3083176B2 (ja) カメラの絞り制御装置
JPH0576829B2 (ja)
JP2879569B2 (ja) 撮像装置
KR200333736Y1 (ko) 역광 보정 기능을 가지는 조리개 구동 회로
KR0117876Y1 (ko) 마이크로 콤퓨터에 의한 agc 제어회로
JPH01318467A (ja) 画像信号処理装置
JP2621333B2 (ja) ビデオカメラ
JPH042538Y2 (ja)
JP3271190B2 (ja) アイリス制御回路
JPH01264081A (ja) 撮像装置
JPH04299675A (ja) オートアイリスレンズの駆動回路
JP2913226B2 (ja) カメラの絞り制御装置
JPH04343110A (ja) アイリス制御回路
KR940005291Y1 (ko) 캠코더의 조리개 발진 제거장치
JPH02195334A (ja) 自動露出制御装置
JPH06153058A (ja) 電子装置
JPH10136268A (ja) 固体撮像装置
JPH05103269A (ja) ビデオカメラ
JP2001157111A (ja) テレビジョンカメラ装置
JP2004289348A (ja) テレビジョンカメラ装置の自動感度調整方法
JPH036542A (ja) 撮像装置