JPH03289731A - 適応型誤り訂正伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は各種情報のデータ伝送において、正確なデータ
伝送を可能とする適応型誤り訂正伝送方式に関するもの
である。

（従来の技術） 従来、データ伝送においては誤り訂正のために送られる
データのビット数は固定的にされており、このビット数
から定まるだけの誤りの範囲内で訂正が可能となってい
た。従って、ｍビットの誤り訂正が可能な場合にあって
は、ｍ＋１ビツトの誤りが生じると訂正不能となり特に
正確なデータ伝送を行いたい場合に不便であるという不
具合があった。

（発明が解決しようとする課題〉 上記のように従来のデータ伝送では誤り訂正のために送
られるデータのビット数が固定的であるため、訂正可能
なビット数が所定範囲に定まってしまい、これより多い
誤りビットが生じている場合に正確なデータ伝送を行い
得ないという不具合があった。

本発明はこのような従来のデータ伝送方式の問題点を解
決せんとしてなされたもので、その目的は、誤りビット
の数が変動する伝送系において正確なデータ伝送を可能
とする適応型誤り訂正伝送方式を提供することである。

［発明の構成］ （課題を解決するための手段〉 本発明では、誤り訂正用データを含むデータを受信し、
このデータについて誤り検出を行って検出された誤りビ
ット数のデータ誤りを訂正可能に送信データ中の誤り訂
正用データのビット数を増減させるようにした。

（作用） 上記構成によると伝送されてきたデータのエラー検出を
行って誤り訂正用データのビット数を決定するため、伝
送系の状況に見合ったビット数が決められて誤り訂正が
適切になされ得るようになる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。第３図
は本発明が適用された衛星通信システムを示す。衛星３
０から送られた信号はアンテナからサーキュレータ３１
へ到り、ダウンコンバータ３２で１２ＧＨｚから１４０
ＭＨ２へ伝送りロック速度の変更が行われ４相ＱＰＳＫ
復調器３３へ送られ、ここで復調が行われる。復調され
たデータは１．５ＭＨ２のクロックで受信部３４へ送出
され、フレーム化されたデータが分離されデータ処理装
置へ送出される。一方、データ処理装置から送られたデ
ータは送信部３５によってフレーム化され４相ＱＰＳＫ
変調器３６へ送られて変調される。変調されたデータは
アップコンバータ３７へ送られ１４０　ＭＨ２から１４
ＧＨ７に伝送りロックが変えられてサーキュレータ３１
からアンテナを介して衛星３０へ送信される。ＣＰＵ３
８は受信部３４からエラー検出結果のデータを受けて送
信部３５ヘエラー訂正用のデータビットを何ビットとす
べきか、また、データのインタリーブを行うべきかを示
すデータを与える。

第３図の一点鎖線内にも上記と同様の各部からなるデー
タ通信装置が備えられる。

受信部３４の詳細ブロック図を第工図に示す。４相ＱＰ
ＳＫ復調器３３から出力されたデータはデスクランブル
部１１．フレーム検出部１２、ビットクロック再生部１
３へ送出される。デイスクランブル部１１ではビットク
ロック再生のために相手側の送信部においてスクランブ
ルされたデータを元へ戻し分離部１４へ送出する。フレ
ーム検出部１２はデータフレームが第４図に示されるデ
ータフォーマットを有するため、所定ビットパターンよ
りなるフレームパターンＦを検出し、検出通知信号をデ
スクランブル部１１．分離部１４ヘフレームパターンＦ
の通過のタイミングで与え、また、フレームパターンＦ
の検出通知信号は誤り訂正部１７及びＣＰＵ３８へ与え
られている。ピットクロック再生部１３は到来したデー
タから１．５　ＭＨｚのビットクロックを再生して各部
へ与える。

タイミング発生回路１６はピットクロック再生部１３の
出力と分離部１４から出力される誤り訂正用のデータの
ビット数を示す制御ビットとに基づき第４図に示される
フレームフォーマットの各データの境界（制御ビットと
情報ビットとの境、情報ビットと誤り訂正用のデータと
の境等）を示すタイミングクロックを分離部１４及び誤
り訂正部１７へ与える。分離部１４は第４図に示される
フレーム構成のデータを分離し、データかデータではな
いかを示すデータ■をデータ速度変換・データ量監視部
１８へ与え、インクリーブがあるかないかを示すデータ
Ｒでスイッチ１９Ａ、１９Ｂを切換え、誤り訂正用のデ
ータのビット数を示す制御ビットＱをタイミング発生回
路１６及び誤り訂正部１７へ与え、情報ビット及び誤り
訂正用のデータ（誤り訂正符号）をスイッチ１９Ａへ与
える。スイッチ１９Ａ、１９Ｂはインタリーブがあると
きにはインタリーブ回８１５側を選択し、インタリーブ
がないときにはインタリーブ回８１５をバイパスするよ
うに切換えられる。

ここで、インタリーブ回路１５を第５図を参照して説明
する。第５図（ａ）の如く、インタリーブ回路１５は１
フレーム内の情報ビット及び誤り訂正用のデータをそれ
ぞれ書き込み可能な２つのＲＡＭ５１Ａ、５１Ｂとライ
トアドレス発生部５２、リードアドレス発生部５３、ス
イッチ５４Ａ、　５４Ｂ、　５５、制御部５６とから構
成されている。スイッチ５４Ａ、５ｄＢは制御部５６に
よって、■フレーム毎に書き込み側と読み出し側とが切
換えられ、クロックＣＫによってライトアドレスとリー
ドアドレスとが歩進され、かつ、クロックＣＫのＨ／Ｌ
によってスイッチ５５が切換えられる。そして、リード
アドレスは第５図（ｂ）に示されるようにアドレスｍＸ
ｎビットのＲＡＭ５１の縦方向Ｖに歩進されるのに対し
、ライトアドレスＨは横方向に歩進される。従って、こ
のようなインタリーブを送信側で行ってデータを伝送し
、受信側でインタリーブにより元へ戻すならば、伝送系
で生じたバースト誤りはランダム誤りになるから、誤り
訂正がバースト誤りに弱い欠点を補うことができる。こ
のようなインタリーブはバースト誤りがランダム誤りよ
り多いときに行われる。このようにインクリーブされた
か、インタリーブ回路１５をバイパスされたかのデータ
はスイッチ１９Ｂから誤り訂正部１７へ与えられる。誤
り訂正部１７は例えば１ビット誤り訂正から４ビット誤
り訂正までを行う誤り訂正回路の集合体となっている。

そして、誤り訂正部１７は、フレーム検出通知信号、再
生ビットクロック、誤り訂正用のデータのビット数を示
す制御ビットＲに基づき誤り訂正を行う。このとき、誤
り訂正用のデータのビット数が発生した誤りのビット数
に対して不十分であれば訂正は不可能であるが、誤り訂
正用のデータのビット数の範囲で誤り検出を行い、エラ
ーが発生したかバースト誤りであったか、ランダム誤り
であったかを３ビツトの信号線を介してＣＰＵ３８へ与
える。

この３ビツトの信号線を介して上記データを受けたＣＰ
Ｕ３８は、第６図のフローチャートに基づき送信するデ
ータについての誤り訂正に関する制御データを作成する
。つまり、スタートとなると、誤りが発生したことを示
すデータの入力ポートＡ、同レジスタＡ１．バースト誤
りが発生したことを示すデータの入力ポートＢ、同レジ
スタＢ１、ランダム誤りが発生したことを示すデータの
入力ボートＣ１同レジスタＣ１を初期化する（６０１）
。次に、フレーム検出部１２からフレーム検出通知信号
が与えられるかを調べ（６０２）　、ＹＥＳとなると入
力ポートＡ、Ｂ、Ｃのデータを取り込み（６０３）、対
応するレジスタＡｌ、Ｂ１．Ｃ１に当該データをセット
する（６０４）。次に、ＣＰＵ３Ｂは自らのタイマを参
照して、このような制御データ作成動作に入ってから所
定Ｓｅｃ　　（ＸＳｅＣ）経過したかを検出する（６０
５）。このｘ　Ｓｅｃは伝送系の状態を調べるために必
要な任意の時間であって予め設定されている時間である
。この所定ｓｅｃが経過せぬときにはステップ６０２へ
戻って更に上記動作を続ける。

従って、レジスタＡｌ、Ｂｌ、Ｃ１には、数フレームの
データについて行った誤り検出結果のデータが累積され
る。所定ｓｅｃが経過すると、ＣＰＵ３８はレジスタＢ
１とＣ１との値を比較し、Ｂ１≦Ｃ１（バースト誤りが
ランダム誤り以下）であるか否か調べる（６０６）。バ
ースト誤りがランダム誤りより多ければ、送信部へ与え
る制御信号中のインタリーブの有無を示すビットＲを１
とする（６０γ）。また、バースト誤りがランダム誤り
以下であれば上記ビットＲを０とし、更に、レジスタＡ
１がゼロであるか否かを調べる（６０９）。レジスタＡ
１がゼロであればＣＰＵ３Ｂは送信部３５へ与える制御
信号中の誤り訂正を何ビットまで行い得るようにするか
を示すビット（２ビツト）Ｑを０とする（６１０）。ま
たレジスタＡ１がゼロでなければ、レジスタＡ１の値が
レジスタＣ１の値より大か（エラー量全体よりランダム
誤りが少ないか）を検出して（６１１）　、Ａ　１　＞
Ｃ１でなければ上記ビットＱを現状のものに留め（６１
２）　、Ａ　１　＞Ｃ１であれば上記ビットＱを１加え
たものとする（６１３）。

即ち、ランダム誤りが増加すると、誤り訂正用のデータ
を増加させる。このようにして作成した制御信号による
状態を次表に示す。

以下余白 上記の誤り訂正部１７が訂正したデータはデータ速度変
換・データ量監視部１８へ与えられる。データ速度変換
・データ量監視部１８は分離部１４から与えられるデー
タか／データでないかを示す信号に基づきデータが有効
か否かを示すバリッド信号をデータ処理装置へ与え、デ
ータ処理装置から与えられる６４ＫＨ２のデータクロッ
クに基づき誤り訂正部１７から送られたデータを送出す
る。

ＣＰＵ３８から上記制御信号を与えられ、データ処理装
置からデータを与えられる送信部は第２図に示されるよ
うに、データ速度変換・データ量監視部２１．誤り訂正
符号付加部２２、フレーム発生回路２３、インタリーブ
回８２４、多重部２６から精成される。データ速度変換
・データ量監視部２１はデータ処理装置からバリッド信
号データ、６４ＫＨ２のクロックを受けてデータの取込
み動作を行う。データ速度変換・データ量監視部２１は
バリッド信号に基づきデータか否かを示す信号を多重部
２６へ与え、到来したデータを誤り訂正符号付加部２２
へ与える。誤り訂正符号付加部２２は、ＣＰＵ３８から
制御信号のうち２ビツト（ビットＱ）を与えられており
、これに基づきデータから誤り訂正符号を作成して付加
し送出する。例えば、情報ビットと訂正ビットとの合計
ビット数が２°−１であるとすればビットＱが（００〉
、（０１〉、（１０〉、（１１〉であるのに対応してフ
レーム構成は第７図のように４種類とされる。即ち、Ｐ
ビット訂正可能とするためには、誤り訂正符号のビット
数はＰ・ｎビットとされる。このようにして誤り訂正符
号が付されたデータはスイッチ２５Ａへ与えられる。Ｃ
ＰＵ３Ｂから出力された制御信号中のｎビットはスイッ
チ２５Ａ、２５Ｂへ与えられ、Ｒ＝０のときにはインタ
リーブ回Ｂ２４をバイパスするように切換えられ、Ｒ＝
１のときにはインタリーブ回路２４側へ切換えられる。

このインタリーブ回１４２４は第５図に示したインタリ
ーブ回１ｉ８１５と等しい構成とされる。インタリーブ
回路２４によりインクリーブされ、または、インタリー
ブ回路２４をバイパスしたデータは多重部２６へ与えら
れる。多重部２６には、フレーム発生回路２３からフレ
ームパターンが送出され、データ速度変換・データ量監
視部２１からデータか否かを示す信号を与えられ、ＣＰ
Ｕ３Ｂから制御信号中のビットＱ更に、ビットＲが与え
られているから、これらを取込んだ第４図に示した如く
のフレームフォーマットを有するデータに編成され４相
ＱＰＳＫ変調器３６へ送出される。また、多重部２６に
はスクランブル部が含まれる。

上記の構成の通信装置は相手側にも備えられているため
、これらの通信装置が相互に通信を行うことによって、
伝送系のエラー発生率に合致したビット数の誤り訂正符
号が付加されてデータ伝送がなされる。従って、エラー
発生率に変動があっても的確な誤り訂正を保証し得る。

なお、上記においては、誤り訂正符号のビット数を自装
置が現に送っているビット数に対して、受信データの誤
り検出を行ってフィードバックするようにした。これに
対し、相手から送られてまた誤り訂正符号のビット数を
受信データの誤り検出を行って補正し、これを送信側の
データに用いてもよい。例えばフレーム中の制御ビット
に基づき第６図のステップ６０１におけるレジスタＡｌ
。

Ｂｌ、Ｃ１の初期値を設定するようにしてもよい。

また、第７図の制御ビットＱは２ビツトでなくてもよい
。

［発明の効果］ 以上説明したように本発明によれば、伝送されてきたデ
ータのエラー検出を行って送信に係るデータ中の誤り訂
正用データのビット数を決定するようにしているなめ伝
送系の状況に見合ったビット数が決められて誤り訂正が
されるようになり正確なデータ伝送を可能とすることが
できる。

【図面の簡単な説明】

第１図は本発明の方式を採用した受信部のブロック図、
第２図は本発明の方式を採用した送信部のブロック図、
第３図は本発明の方式を採用した衛星通信システムのブ
ロック図、第４図は本発明の方式により伝送されたデー
タのフレームフォーマットの一例を示す図、第５図は本
発明の方式による通信装置の要部ブロック図、第６図は
本発明の一実施例の動作を説明するためのフローチャー
ト、第７図は本発明の方式の一実施例によりフレーム化
されたデータのフレームフォーマットを示す図である。 １１・・・デイスクランブル部　１２・・・フレーム検
出部１３・・・ピットクロック再生部 １４・・・分離部　　　　　　１５・・・インタリーブ
回路１６・・・タイミング発生回路 １７・・・誤り訂正部 １８・・・データ速度変換・データ量監視部２１・・・
データ速度変換・データ量監視部２２・・・誤り訂正符
号付加部

Claims (2)

【特許請求の範囲】
1. （１）誤り訂正用データを含むデータを受信し、このデ
   ータについて誤り検出を行って検出された誤りビットの
   数のデータ誤りを訂正可能に送信データ中の誤り訂正用
   データのビット数を増減させることを特徴とする適応型
   誤り訂正伝送方式。
2. （２）誤り検出を行った結果、バースト誤りがランダム
   誤りのビット数以上となった場合には送信データをイン
   タリーブして送信することを特徴とする請求項（１）記
   載の適応型誤り訂正伝送方式。