JPS62137933A - 誤り訂正のある無線方式 - Google Patents
誤り訂正のある無線方式Info
- Publication number
- JPS62137933A JPS62137933A JP27990185A JP27990185A JPS62137933A JP S62137933 A JPS62137933 A JP S62137933A JP 27990185 A JP27990185 A JP 27990185A JP 27990185 A JP27990185 A JP 27990185A JP S62137933 A JPS62137933 A JP S62137933A
- Authority
- JP
- Japan
- Prior art keywords
- output
- error
- receivers
- speed conversion
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
並列運転される２台の受信機が同じビット位置に誤りを
生じる確率は極めて小さいことを利用して、再受信機の
出力をメモリに格納して、パリティチェック結果が正し
い方の受信機に対応するメモリ出力を選択して出力する
ようにしたので、出力におけるビット誤りを小さくする
ことができ、回線品質を向上させることができる。
生じる確率は極めて小さいことを利用して、再受信機の
出力をメモリに格納して、パリティチェック結果が正し
い方の受信機に対応するメモリ出力を選択して出力する
ようにしたので、出力におけるビット誤りを小さくする
ことができ、回線品質を向上させることができる。
本発明は誤り訂正機能を有する無線方式に係り、特に並
列に動作する２台の受信機の出力から誤りを生じていな
い側の出力を選択することによって、誤り率の改善を図
るようにした、誤り訂正のある受信方式に関するもので
ある。
列に動作する２台の受信機の出力から誤りを生じていな
い側の出力を選択することによって、誤り率の改善を図
るようにした、誤り訂正のある受信方式に関するもので
ある。
ディジタル化された信号を無線回線を経て伝送する場合
、受信機自体の内部雑音に基づいてビット誤りを発生す
るが、通信回線の品質向上のために、このような誤り率
が極力小さいことが要望される。
、受信機自体の内部雑音に基づいてビット誤りを発生す
るが、通信回線の品質向上のために、このような誤り率
が極力小さいことが要望される。
従来、受信機の内部雑音や機器の不完全性に基づいて発
生ずるビット誤りに対しては、送信側で一定ビット数区
間ごとにパリティチェックビットを挿入し、受信出力に
おいてこれを利用してパリティチェックを行って、ビッ
ト誤りを検出するようにしていた。
生ずるビット誤りに対しては、送信側で一定ビット数区
間ごとにパリティチェックビットを挿入し、受信出力に
おいてこれを利用してパリティチェックを行って、ビッ
ト誤りを検出するようにしていた。
第６図は従来の受信機におけるエラー検出方式を示した
ものであって、高周波入力は受信機（Ｒｘ）１で受信さ
れたのち、受ｆ３デイジタルプロセッシングユニツｌ−
（Ｒ−ＤＰＵ）２において所要の符！処理およびパリテ
ィチェックを行われ、ユニポーラバイポーラ変換回路（
Ｕ／Ｂ）３においてユニポーラ符号からバイポーラ符号
に変換されてベースバンド出力を生じ、図示されない則
送端局へ送られる。Ｒ−Ｄ Ｐ Ｕ ２においてパυテ
イチェンク結果、誤りが検出されたときはエラー信号が
出力され、これによってビット誤りの発生を知ることが
できる。
ものであって、高周波入力は受信機（Ｒｘ）１で受信さ
れたのち、受ｆ３デイジタルプロセッシングユニツｌ−
（Ｒ−ＤＰＵ）２において所要の符！処理およびパリテ
ィチェックを行われ、ユニポーラバイポーラ変換回路（
Ｕ／Ｂ）３においてユニポーラ符号からバイポーラ符号
に変換されてベースバンド出力を生じ、図示されない則
送端局へ送られる。Ｒ−Ｄ Ｐ Ｕ ２においてパυテ
イチェンク結果、誤りが検出されたときはエラー信号が
出力され、これによってビット誤りの発生を知ることが
できる。
第７図は信号のＣ／Ｎと誤り率との関係を示したもので
あって、Ａは４相ＰＳＫ信号に対する理論値を示し、Ｂ
は実験値である。４相ＰＳＫ信号に対しては、Ｃ／Ｎ＝
１３．８のとき誤り率が１０−６になることが理論的に
知られる。しかしながら実験的には、通常これより誤り
率が大きい。
あって、Ａは４相ＰＳＫ信号に対する理論値を示し、Ｂ
は実験値である。４相ＰＳＫ信号に対しては、Ｃ／Ｎ＝
１３．８のとき誤り率が１０−６になることが理論的に
知られる。しかしながら実験的には、通常これより誤り
率が大きい。
パリティチェックを行うことによって誤りの発生を検出
することはできるが、チェック区間内のどのビットに誤
りを生じたかを知ることはできず、従って誤りが検出さ
れたデータについて再送を行う等の処理を必要とし、通
信効率の低下を免れなかった。
することはできるが、チェック区間内のどのビットに誤
りを生じたかを知ることはできず、従って誤りが検出さ
れたデータについて再送を行う等の処理を必要とし、通
信効率の低下を免れなかった。
このような従来技術の問題点を解決するため、本発明に
おいては第１図に示すごとき原理的構成を具える。
おいては第１図に示すごとき原理的構成を具える。
１０１．１０２はそれぞれ受信機であって並列に運転さ
れている。
れている。
１０３．１０４はそれぞれメモリであって、それぞれ受
信機１０１．１０２の出力データを格納する。
信機１０１．１０２の出力データを格納する。
１０５はセレクタ手段であって、受信機１０１ 、１０
２のうちパリティチェック結果が正しい方に対応するメ
モリ１０３，１０４の出力を選択して出力する。
２のうちパリティチェック結果が正しい方に対応するメ
モリ１０３，１０４の出力を選択して出力する。
本発明方式においては、２台の受信機を並列運転した場
合両受信機のビット誤り率が高（ない限り、両受６機が
同じビット位置において誤りを生じる確率は極めて低い
ことを利用して、２台の受信機におけるパリティチェッ
ク結果が正しい方に対応する受信機出力を選択して出力
するようにしたので、出力におけるビット誤りは極めて
少く、従って回線品質が向上する。
合両受信機のビット誤り率が高（ない限り、両受６機が
同じビット位置において誤りを生じる確率は極めて低い
ことを利用して、２台の受信機におけるパリティチェッ
ク結果が正しい方に対応する受信機出力を選択して出力
するようにしたので、出力におけるビット誤りは極めて
少く、従って回線品質が向上する。
第２図は本発明の一実施例を示したものであって、２系
統の受信装置５ＹＳ１．５ＹＳ２は同一構成を有し、１
−ｊ＋１−２はそれぞれ受信機（ＲＸ）、２−１＋ ２
−２はそれぞれデスクランブラ（ＤＳＣＲ）、３−１
＋ ５−２はそれぞれ速度変換回路（５ＰＤＣＯＮ Ｖ
）、Ｌ、 、４−２はそれぞれフレーム同期検出回路（
Ｆ ５ＹＮＣ） 、５−＋、５−２はそれぞれメモリ
である。また６はセレクタである。
統の受信装置５ＹＳ１．５ＹＳ２は同一構成を有し、１
−ｊ＋１−２はそれぞれ受信機（ＲＸ）、２−１＋ ２
−２はそれぞれデスクランブラ（ＤＳＣＲ）、３−１
＋ ５−２はそれぞれ速度変換回路（５ＰＤＣＯＮ Ｖ
）、Ｌ、 、４−２はそれぞれフレーム同期検出回路（
Ｆ ５ＹＮＣ） 、５−＋、５−２はそれぞれメモリ
である。また６はセレクタである。
高周波人力は受信機１−１＋ １−２に並列に入力され
、それぞれ受信されたのち、デスクランブラ２−１＋
２−２に加えられてそれぞれスクランプリングを除去さ
れ、速度変換回路３− ＋ ＋ ５−２においてそれぞ
れ符号速度の変換を行われたのち、メモリ５−１゜５−
２にそれぞれパリティビット挿入区間のデータごと記憶
される。同期検出回路４−１＋ ４−２はそれぞれ速度
変換回路３−１＋７１＋−２から抽出されたフレーム同
期パターンによってフレーム同期を検出して、フレーム
同期信号をそれぞれデスクランブラ２−１゜２−２に供
給し、これによってデスクランブラ２−１・２−２にお
いてスクランプリング符号を乗算するタイミングが定め
られる。
、それぞれ受信されたのち、デスクランブラ２−１＋
２−２に加えられてそれぞれスクランプリングを除去さ
れ、速度変換回路３− ＋ ＋ ５−２においてそれぞ
れ符号速度の変換を行われたのち、メモリ５−１゜５−
２にそれぞれパリティビット挿入区間のデータごと記憶
される。同期検出回路４−１＋ ４−２はそれぞれ速度
変換回路３−１＋７１＋−２から抽出されたフレーム同
期パターンによってフレーム同期を検出して、フレーム
同期信号をそれぞれデスクランブラ２−１゜２−２に供
給し、これによってデスクランブラ２−１・２−２にお
いてスクランプリング符号を乗算するタイミングが定め
られる。
速度変換回路ろ−１１３−２においては、それぞれ入力
信号についてパリティチェックを行ってそれぞれパリテ
ィチェックビット■、■を発生する。セレクタ６は両系
統のパリティチェックビットに基づいて、メモリ５−１
１５−２のいずれかの出力を選択して、ベースバンド出
力を発生し搬送端局へ送出する。
信号についてパリティチェックを行ってそれぞれパリテ
ィチェックビット■、■を発生する。セレクタ６は両系
統のパリティチェックビットに基づいて、メモリ５−１
１５−２のいずれかの出力を選択して、ベースバンド出
力を発生し搬送端局へ送出する。
第１表は第２図におけるセレクタ６の選択動作を説明し
たものである。パリティチェックビットは両系ともビ・
ット誤りが検出されないときハイレベル（Ｈ）、検出さ
れたときローレベル（Ｌ）になるものとする。通常、Ｓ
ＹＳ １は現用系、５Ｙ３２は予備系であって、第１表
に示すように両系がともに健全なときは５ＹＳＩの出力
が選択されているが、いずれか一方の系がパリティエラ
ーを発生したときは、誤りを発生していない方の系の出
力が選択される。両系が同時に誤りを生じたときは５Ｙ
ＳＩが選択される。
たものである。パリティチェックビットは両系ともビ・
ット誤りが検出されないときハイレベル（Ｈ）、検出さ
れたときローレベル（Ｌ）になるものとする。通常、Ｓ
ＹＳ １は現用系、５Ｙ３２は予備系であって、第１表
に示すように両系がともに健全なときは５ＹＳＩの出力
が選択されているが、いずれか一方の系がパリティエラ
ーを発生したときは、誤りを発生していない方の系の出
力が選択される。両系が同時に誤りを生じたときは５Ｙ
ＳＩが選択される。
第 １ 表
第３図はセレクタにおける入力切り替えの例を示したも
のである。同図において実線で示すパリティチェックビ
ットは誤りがない場合、破線で示すものは誤りがあった
場合を示し、（１）で示すようにＳＹＳ １においてデ
ータ２について誤りが検出されたときは５ＹＳ２の出力
がセレクタで選択され、（２）で示すように５ＹＳＩ、
５ＹＳ２においてデータ３について誤りが検出されたと
きは５Ｙ８１の出力が選択され、（３）で示すように５
ＹＳ２においてデータ４について誤りが検出されたとき
はＳＹＳ １の出力が選択されることを説明している。
のである。同図において実線で示すパリティチェックビ
ットは誤りがない場合、破線で示すものは誤りがあった
場合を示し、（１）で示すようにＳＹＳ １においてデ
ータ２について誤りが検出されたときは５ＹＳ２の出力
がセレクタで選択され、（２）で示すように５ＹＳＩ、
５ＹＳ２においてデータ３について誤りが検出されたと
きは５Ｙ８１の出力が選択され、（３）で示すように５
ＹＳ２においてデータ４について誤りが検出されたとき
はＳＹＳ １の出力が選択されることを説明している。
第４図は両系統の受信機における誤りビットの発生を説
明したものであって、５ＹＳＩ、５ＹＳ２においてそれ
ぞれ図示のように誤りビットを発生したとしても、誤り
率（Ｂ Ｅ Ｒ）が例えば１Ｏ−６程度に低いときは、
両系統における誤りビットが同時に発生する確率は極め
て小さい。本発明の方式では、セレクタによって常に誤
りが発生していない側の受信機の出力を選択するので、
セレクタ出力には誤りが含まれないことが示されている
。
明したものであって、５ＹＳＩ、５ＹＳ２においてそれ
ぞれ図示のように誤りビットを発生したとしても、誤り
率（Ｂ Ｅ Ｒ）が例えば１Ｏ−６程度に低いときは、
両系統における誤りビットが同時に発生する確率は極め
て小さい。本発明の方式では、セレクタによって常に誤
りが発生していない側の受信機の出力を選択するので、
セレクタ出力には誤りが含まれないことが示されている
。
第５図は本発明方式を適用した無線回線の構成例を示し
たものである。同図は送信側も二重化した例を示し、ベ
ースバンド入力信号はハイブリッド（Ｈ）１１において
２分され、互に現用、予備の関係となる両送６系ＴＳＹ
Ｓ−１，ＴＳＹＳ−２のいずれか一方を経て無線信号に
変換されて送出される。両送６系において、バイポーラ
ユニポーラ変換回路（Ｂ ／ Ｕ） １２−１．１２−
２は搬送端局からのバイポーラ符号からなるベースバン
ド入力を、無線回線におけるユニポーラ符号に変換して
出力する送信ディジタルプロセッシングユニット（ＴＤ
Ｐ Ｕ） １５−＋、１６−２は、例えばＰＳＫ送信
のために必要な符号処理を行う。送信機（７’Ｘ）１４
−１・１４−２は入力信号を無線信号に変換して送出す
る。両系において添字１はＴＳＹＳ−１を、添字２はＴ
ＳＹＳ−２をそれぞれ示している。
たものである。同図は送信側も二重化した例を示し、ベ
ースバンド入力信号はハイブリッド（Ｈ）１１において
２分され、互に現用、予備の関係となる両送６系ＴＳＹ
Ｓ−１，ＴＳＹＳ−２のいずれか一方を経て無線信号に
変換されて送出される。両送６系において、バイポーラ
ユニポーラ変換回路（Ｂ ／ Ｕ） １２−１．１２−
２は搬送端局からのバイポーラ符号からなるベースバン
ド入力を、無線回線におけるユニポーラ符号に変換して
出力する送信ディジタルプロセッシングユニット（ＴＤ
Ｐ Ｕ） １５−＋、１６−２は、例えばＰＳＫ送信
のために必要な符号処理を行う。送信機（７’Ｘ）１４
−１・１４−２は入力信号を無線信号に変換して送出す
る。両系において添字１はＴＳＹＳ−１を、添字２はＴ
ＳＹＳ−２をそれぞれ示している。
受信系もＲ３ＹＳ−１，Ｒ３ＹＳ−２の２系統からなる
が、両系統は並列運転され、健全な系の信号が選択的に
出力される。両受６系において、受信機（Ｒ１） １５
−＋ １１５−２ は入力無線信号を受信する。受信デ
ィジタルプロセッシングユニット（ＲＤＰＵ） １６−
＋、１６−２は受信信号に送信側におけると逆の符号処
理を行って、ユニポーラ符号を再生し、それぞれの内部
におけるメモリに蓄積する。さらにＦ、 ｒ）ＰＵ’
Ｉ６−＋、１６−２はそｈ’Ｆ’ｈの系の信号のパリテ
ィチェックを行って、パリティチェックビットを発生し
て相互に供給する。これによって第１表に示されたよう
にメモリ出力の制御が行われて、パリティチェック結果
が正しい方のメモリ出力が発生する。ユニポーラバイポ
ーラ変換回路（Ｕ／Ｂ）１７−１．１７−２は、入力さ
れたユニポーラ信号をバイポーラ信号に変換して出力す
る。スイッチ回路１８は非常用のためのもので、常時は
Ｕ ／ Ｂ １７−１．１７−２の出力を並列に接続し
てベースバンド出力として図示されない搬送端局へ送出
するが、いずれか一方の受信系に障害が生じたときは、
スイッチ回路１８は障害を発生していない側の受信系の
出力に固定される。
が、両系統は並列運転され、健全な系の信号が選択的に
出力される。両受６系において、受信機（Ｒ１） １５
−＋ １１５−２ は入力無線信号を受信する。受信デ
ィジタルプロセッシングユニット（ＲＤＰＵ） １６−
＋、１６−２は受信信号に送信側におけると逆の符号処
理を行って、ユニポーラ符号を再生し、それぞれの内部
におけるメモリに蓄積する。さらにＦ、 ｒ）ＰＵ’
Ｉ６−＋、１６−２はそｈ’Ｆ’ｈの系の信号のパリテ
ィチェックを行って、パリティチェックビットを発生し
て相互に供給する。これによって第１表に示されたよう
にメモリ出力の制御が行われて、パリティチェック結果
が正しい方のメモリ出力が発生する。ユニポーラバイポ
ーラ変換回路（Ｕ／Ｂ）１７−１．１７−２は、入力さ
れたユニポーラ信号をバイポーラ信号に変換して出力す
る。スイッチ回路１８は非常用のためのもので、常時は
Ｕ ／ Ｂ １７−１．１７−２の出力を並列に接続し
てベースバンド出力として図示されない搬送端局へ送出
するが、いずれか一方の受信系に障害が生じたときは、
スイッチ回路１８は障害を発生していない側の受信系の
出力に固定される。
以上説明したように本発明の方式によれば、並列運転さ
れる２台の受信機の出力からビット誤りのない方を選択
して出力するようにしたので、受信出力の誤りを補正す
ることができ、従って無線回線の品質を向上させること
ができる。またこれによってシステムゲインを下げるこ
とも可能になり、これによって （１）送信出力を低減することが可能になる。
れる２台の受信機の出力からビット誤りのない方を選択
して出力するようにしたので、受信出力の誤りを補正す
ることができ、従って無線回線の品質を向上させること
ができる。またこれによってシステムゲインを下げるこ
とも可能になり、これによって （１）送信出力を低減することが可能になる。
（２）受信部のＮＦに余裕を生じる。
（３）各機器の不完全性に余裕を生じる。
等の効果を奏することができる。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、 第３図は受信出力の切り替えを例示する図、第４図は再
受信系における誤りビットの発生を説明する図、 第５図は本発明方式を通用した無線回線の構成例を示す
図、 第６図は従来のエラー検出方式を示す図、第７図は信号
のＣ／ Ｎと誤り率との関係を示す図である。 １−１・１−２・・・受信機（ＲＸ）、２−＋ ＋２−
２＝・テス’） ラ７ブラ（ＤＳＣＲ）、３−１ ＋
３−４ ・・・速度変換回路（ＳＰＤ Ｃ０ＮＶ）、
４−、．４−２−’７ レ−ム同期検出回路（Ｆ ５
ＹＮＣ）、５−＋、５−２・・・メモリ （ＭＥＭ）、
６・・・セレクタ（Ｓ Ｅ Ｌ） 特許出願人 富 士 通株式会社 代理人 弁理士 玉 蟲 久 五 部 （外１名） 本発明の原理的構成３示す図 第 １ 図 ＹＳ１ １−１． ｌ−２−’Ｕ信機（ＲＸ）４−１．４−２−
フレームｒｗ検出回路（Ｆ ５Ｙｉｌｃ）２−１．２−
２ デスフランフラ（ＤＳＣＲ’） ５
−＋、５−２ ・ メモリ（ＭＥＭ’）３−＋、 ３−
２−遠浅友↑員回Ｍ（ｓｐｏ Ｃ０ＮＶ） ６
、ｔレフ９本発明の一大序イ列を示す図 第 ２Ｉ２１ 受信出力のｔ刀ワ替え８示す図 第 ３ 図 誤カビットの発生を説明する圏 第 ４ 口
の一実施例を示す図、 第３図は受信出力の切り替えを例示する図、第４図は再
受信系における誤りビットの発生を説明する図、 第５図は本発明方式を通用した無線回線の構成例を示す
図、 第６図は従来のエラー検出方式を示す図、第７図は信号
のＣ／ Ｎと誤り率との関係を示す図である。 １−１・１−２・・・受信機（ＲＸ）、２−＋ ＋２−
２＝・テス’） ラ７ブラ（ＤＳＣＲ）、３−１ ＋
３−４ ・・・速度変換回路（ＳＰＤ Ｃ０ＮＶ）、
４−、．４−２−’７ レ−ム同期検出回路（Ｆ ５
ＹＮＣ）、５−＋、５−２・・・メモリ （ＭＥＭ）、
６・・・セレクタ（Ｓ Ｅ Ｌ） 特許出願人 富 士 通株式会社 代理人 弁理士 玉 蟲 久 五 部 （外１名） 本発明の原理的構成３示す図 第 １ 図 ＹＳ１ １−１． ｌ−２−’Ｕ信機（ＲＸ）４−１．４−２−
フレームｒｗ検出回路（Ｆ ５Ｙｉｌｃ）２−１．２−
２ デスフランフラ（ＤＳＣＲ’） ５
−＋、５−２ ・ メモリ（ＭＥＭ’）３−＋、 ３−
２−遠浅友↑員回Ｍ（ｓｐｏ Ｃ０ＮＶ） ６
、ｔレフ９本発明の一大序イ列を示す図 第 ２Ｉ２１ 受信出力のｔ刀ワ替え８示す図 第 ３ 図 誤カビットの発生を説明する圏 第 ４ 口
Claims (1)
- 【特許請求の範囲】 デイジタル化された信号を受信する受信装置において、 並列に運転される２台の受信機（１０１、１０２）と、
該各受信機（１０１、１０２）の出力データを格納する
メモリ（１０３、１０４）と、 該各メモリの出力から対応する受信機（１０１、１０２
）のパリテイチエツク結果が正しい方を選択して出力す
るセレクタ手段（１０５）とを具えてなることを特徴と
する誤り訂正のある無線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27990185A JPS62137933A (ja) | 1985-12-12 | 1985-12-12 | 誤り訂正のある無線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27990185A JPS62137933A (ja) | 1985-12-12 | 1985-12-12 | 誤り訂正のある無線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137933A true JPS62137933A (ja) | 1987-06-20 |
Family
ID=17617495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27990185A Pending JPS62137933A (ja) | 1985-12-12 | 1985-12-12 | 誤り訂正のある無線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137933A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05154115A (ja) * | 1991-12-03 | 1993-06-22 | Nippon Koden Corp | 心拍数計数用テレメータ装置 |
| JPH05206996A (ja) * | 1992-01-14 | 1993-08-13 | Nec Corp | 回線切替システム |
| JPH08213972A (ja) * | 1995-02-06 | 1996-08-20 | Nec Corp | ダイバーシティ送受信方式 |
| WO2001093436A2 (en) * | 2000-05-26 | 2001-12-06 | Telefonaktiebolaget L M Ericsson (Publ) | Zero delay interference cancellation |
| WO2002021755A1 (fr) * | 2000-09-07 | 2002-03-14 | Sony Corporation | Dispositif et procede de reception radio de donnees numeriques |
| JP2011109531A (ja) * | 2009-11-19 | 2011-06-02 | Fuji Electric Retail Systems Co Ltd | 非接触ｉｃカードリーダライタ装置、その受信制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156442A (en) * | 1979-05-25 | 1980-12-05 | Fujitsu Ltd | Information transmission system |
-
1985
- 1985-12-12 JP JP27990185A patent/JPS62137933A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156442A (en) * | 1979-05-25 | 1980-12-05 | Fujitsu Ltd | Information transmission system |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05154115A (ja) * | 1991-12-03 | 1993-06-22 | Nippon Koden Corp | 心拍数計数用テレメータ装置 |
| JPH05206996A (ja) * | 1992-01-14 | 1993-08-13 | Nec Corp | 回線切替システム |
| JPH08213972A (ja) * | 1995-02-06 | 1996-08-20 | Nec Corp | ダイバーシティ送受信方式 |
| WO2001093436A2 (en) * | 2000-05-26 | 2001-12-06 | Telefonaktiebolaget L M Ericsson (Publ) | Zero delay interference cancellation |
| WO2001093436A3 (en) * | 2000-05-26 | 2002-03-28 | Ericsson Telefon Ab L M | Zero delay interference cancellation |
| WO2002021755A1 (fr) * | 2000-09-07 | 2002-03-14 | Sony Corporation | Dispositif et procede de reception radio de donnees numeriques |
| EP1235378A4 (en) * | 2000-09-07 | 2005-11-09 | Sony Corp | RECEPTION DEVICE FOR DIGITAL RADIO DATA AND METHOD |
| US7076725B2 (en) | 2000-09-07 | 2006-07-11 | Sony Corporation | Digital data radio receiving device and method |
| JP2011109531A (ja) * | 2009-11-19 | 2011-06-02 | Fuji Electric Retail Systems Co Ltd | 非接触ｉｃカードリーダライタ装置、その受信制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434886A (en) | Digital communication system | |
| US6628667B1 (en) | Variable rate transmitting method and apparatus using bi-orthogonal functions for variable rate transmission rates above a predetermined value | |
| CA2247534C (en) | An improved technique for jointly performing bit synchronization and error detection in a tdm/tdma system | |
| EP0369703A2 (en) | Spread spectrum communication system | |
| JPH0376613B2 (ja) | ||
| EP0159720A2 (en) | Bidirectional digital signal communication system | |
| EP0777354A2 (en) | Digital transmission apparatus using differential coding and forward error correction | |
| US10536188B2 (en) | Signal processing method and transmitter and receiver | |
| JPS62137933A (ja) | 誤り訂正のある無線方式 | |
| US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
| JP3250139B2 (ja) | キャリアスリップ補償機能を備えた受信機 | |
| US6651211B1 (en) | Method of mobile telecommunications | |
| US5285458A (en) | System for suppressing spread of error generated in differential coding | |
| US5724382A (en) | Multimode spread spectrum communication system tolerant to varying channel characteristics | |
| JP2766228B2 (ja) | スタッフ同期フレーム制御方式 | |
| JPS61242433A (ja) | 多元接続方式用誤り訂正方式 | |
| RU2210858C2 (ru) | Способ помехоустойчивой передачи информации | |
| JP3285475B2 (ja) | スペクトル拡散方式通信装置 | |
| JPS59200547A (ja) | 回線品質監視方式 | |
| JP3037837B2 (ja) | レストアラー無線中継局 | |
| JP3134746B2 (ja) | ディジタル無線通信装置 | |
| JPH09247048A (ja) | 直接拡散送受信装置 | |
| JP3268337B2 (ja) | 回線切替方式 | |
| JPH09162846A (ja) | スペクトラム拡散方式による伝送システム | |
| JPS6178249A (ja) | 信号処理方式 |