JP3134746B2 - ディジタル無線通信装置 - Google Patents
ディジタル無線通信装置Info
- Publication number
- JP3134746B2 JP3134746B2 JP07320527A JP32052795A JP3134746B2 JP 3134746 B2 JP3134746 B2 JP 3134746B2 JP 07320527 A JP07320527 A JP 07320527A JP 32052795 A JP32052795 A JP 32052795A JP 3134746 B2 JP3134746 B2 JP 3134746B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- signal
- output
- bit
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、４値のディジタル
変復調方式を用いた通信装置、特にパリティビットによ
る回線品質の監視を行う４値のディジタル変復調方式を
用いた通信装置に関するものである。
変復調方式を用いた通信装置、特にパリティビットによ
る回線品質の監視を行う４値のディジタル変復調方式を
用いた通信装置に関するものである。
【０００２】
【従来の技術】４値ディジタル変復調方式としては、４
相位相変復調（４ＰＳＫ）方式が広く用いられている。
この変復調方式では、受信機における再生搬送波の位相
反転により、伝送データに不確定性が生じるおそれがあ
り、それを除去するために差動論理変換が用いられてい
る。また、通常のディジタル通信装置では、回線品質監
視のため送信信号の一部に偶数または奇数のパリティビ
ットを挿入するパリティ監視方式が使用されている。図
２は、従来の４相位相変復調方式を用いた通信装置を示
すブロック図である。
相位相変復調（４ＰＳＫ）方式が広く用いられている。
この変復調方式では、受信機における再生搬送波の位相
反転により、伝送データに不確定性が生じるおそれがあ
り、それを除去するために差動論理変換が用いられてい
る。また、通常のディジタル通信装置では、回線品質監
視のため送信信号の一部に偶数または奇数のパリティビ
ットを挿入するパリティ監視方式が使用されている。図
２は、従来の４相位相変復調方式を用いた通信装置を示
すブロック図である。
【０００３】この通信装置では、データビットに所定の
パリティビットを周期的に含むディジタル信号が入力端
子１００に入力されると、直交変調器２２への入力のた
めに１列から２列への変換が１列／２列変換回路２０に
て行われ、２列の信号ａ，ｂは差動論理変換回路２１で
差動論理変換（和分演算）される。差動論理変換された
信号は、直交変調器２２で変調された後、送信機２３に
よって伝送路２４へ送られる。伝送路２４へ送られた送
信信号は、受信側の受信機２５で受信され、その受信信
号が復調器２６で復調されて差動論理逆変換回路２７へ
送られる。
パリティビットを周期的に含むディジタル信号が入力端
子１００に入力されると、直交変調器２２への入力のた
めに１列から２列への変換が１列／２列変換回路２０に
て行われ、２列の信号ａ，ｂは差動論理変換回路２１で
差動論理変換（和分演算）される。差動論理変換された
信号は、直交変調器２２で変調された後、送信機２３に
よって伝送路２４へ送られる。伝送路２４へ送られた送
信信号は、受信側の受信機２５で受信され、その受信信
号が復調器２６で復調されて差動論理逆変換回路２７へ
送られる。
【０００４】差動論理逆変換回路２７では、復調器２６
から出力される２列のディジタル信号の差動逆論理変換
（差分演算）を行った後、２列／１列変換回路２８によ
り２列／１列変換が行われ出力端子２００に出力する。
から出力される２列のディジタル信号の差動逆論理変換
（差分演算）を行った後、２列／１列変換回路２８によ
り２列／１列変換が行われ出力端子２００に出力する。
【０００５】上述の差動論理変換を用いた方式において
は、通常グレイ符号が用いられており伝送路で１つの誤
りが生じると、それに対応して２つの誤りが生じるた
め、パリティ監視ができない欠点があった。
は、通常グレイ符号が用いられており伝送路で１つの誤
りが生じると、それに対応して２つの誤りが生じるた
め、パリティ監視ができない欠点があった。
【０００６】この欠点の解決を図るために各ワード間の
ハミング距離を適切に選ぶことでパリティ監視を行える
ようにした技術がたとえば特公平３−７０４２０号公報
に記載されているが、本公報は４相位相変復調に関する
ものではなく８値以上の多値変復調方式に適用する技術
であるため４相位相変復調方式には適用できない。
ハミング距離を適切に選ぶことでパリティ監視を行える
ようにした技術がたとえば特公平３−７０４２０号公報
に記載されているが、本公報は４相位相変復調に関する
ものではなく８値以上の多値変復調方式に適用する技術
であるため４相位相変復調方式には適用できない。
【０００７】
【発明が解決しようとする課題】表１は、グレイ符号に
よるワード配置を示した表であり、互いに隣接する信号
に対応するワード間のハミング距離が常に１であるよう
に選ばれたものである。
よるワード配置を示した表であり、互いに隣接する信号
に対応するワード間のハミング距離が常に１であるよう
に選ばれたものである。
【０００８】図３は４相位相変復調方式の信号配置Ｓ０
〜Ｓ３を示す。なお、Ｓ０〜Ｓ３は上記表１の各ワード
の信号を示している。
〜Ｓ３を示す。なお、Ｓ０〜Ｓ３は上記表１の各ワード
の信号を示している。
【０００９】このような４値ディジタル無線通信装置
は、伝送路誤りは伝送された符号が隣接位相にある符号
（例えばＳ０←→Ｓ１）に誤る可能性が高く、この場合
には隣接位相の符号とのハミング距離に相当する個数の
誤りを発生することになる。すなわち、伝送路での１ビ
ットの誤りは、Ｓ０〜Ｓ３における隣接するワード間の
ハミング距離が常に１であるグレイ符号は誤りの発生す
る２つの符号それぞれにハミング距離１の誤りを発生さ
せて、２つの符号におけるビット誤りは２ビット誤りと
なるため、差動論理変換によって２ビット連続の符号誤
りを発生させる問題を有している。
は、伝送路誤りは伝送された符号が隣接位相にある符号
（例えばＳ０←→Ｓ１）に誤る可能性が高く、この場合
には隣接位相の符号とのハミング距離に相当する個数の
誤りを発生することになる。すなわち、伝送路での１ビ
ットの誤りは、Ｓ０〜Ｓ３における隣接するワード間の
ハミング距離が常に１であるグレイ符号は誤りの発生す
る２つの符号それぞれにハミング距離１の誤りを発生さ
せて、２つの符号におけるビット誤りは２ビット誤りと
なるため、差動論理変換によって２ビット連続の符号誤
りを発生させる問題を有している。
【００１０】この結果、グレイ符号では１つの伝送路誤
りが偶数個のビット誤りを発生させるから従来の技術で
はパリティ監視を適用することができないという問題が
ある。
りが偶数個のビット誤りを発生させるから従来の技術で
はパリティ監視を適用することができないという問題が
ある。
【００１１】
【課題を解決するための手段】 本発明のディジタル無
線通信装置は、データビットに所定のパリティビットを
周期Ｔで挿入したディジタル信号列を１ビット毎に２列
の信号列に変換し、一方の信号列のみ２ＮＴ（Ｎは自然
数）だけ遅延した２列の第１の信号列を生成する手段
と、前記第１の信号列の遅延された信号列を１ビット毎
に２列の信号列に変換し、一方の信号列のみＮＴだけ遅
延した２列の第２の信号列を生成する手段と、前記第１
の信号列の遅延されない信号列を１ビット毎に２列の信
号列に変換し、一方の信号列のみＮＴだけ遅延した２列
の第３の信号列を生成する手段と、前記第２および第３
の信号列をそれぞれ１列の信号列に変換し、各信号列を
差動論理変換して４相位相変調で送信する手段と、 前記
送信された信号を復調後差動論理逆変換し、前記送信側
と異なる信号列に前記送信側と同じ遅延を与えて１列の
信号列として出力する手段を有することを特徴とする
線通信装置は、データビットに所定のパリティビットを
周期Ｔで挿入したディジタル信号列を１ビット毎に２列
の信号列に変換し、一方の信号列のみ２ＮＴ（Ｎは自然
数）だけ遅延した２列の第１の信号列を生成する手段
と、前記第１の信号列の遅延された信号列を１ビット毎
に２列の信号列に変換し、一方の信号列のみＮＴだけ遅
延した２列の第２の信号列を生成する手段と、前記第１
の信号列の遅延されない信号列を１ビット毎に２列の信
号列に変換し、一方の信号列のみＮＴだけ遅延した２列
の第３の信号列を生成する手段と、前記第２および第３
の信号列をそれぞれ１列の信号列に変換し、各信号列を
差動論理変換して４相位相変調で送信する手段と、 前記
送信された信号を復調後差動論理逆変換し、前記送信側
と異なる信号列に前記送信側と同じ遅延を与えて１列の
信号列として出力する手段を有することを特徴とする
【００１２】 さらに、本発明のディジタル無線通信装
置は、データビットに所定のパリティビットを周期的に
挿入したディジタル信号を２列に変換し、差動論理変換
する４相位相変復調方式を用いて無線伝送するディジタ
ル無線通信装置において、送信側では、入力信号を１ビ
ット毎に２列に変換する第１の１列／２列変換回路と、
前記第１の１列／２列変換回路の出力のどちらか一方の
列に接続し、前記パリティビットの周期の２×Ｎ倍（Ｎ
は正の整数）の遅延時間を有する第１の遅延回路と、前
記第１の遅延回路の出力と他の前記第１の１列／２列変
換回路の出力とをそれぞれ１ビット毎に２列に変換する
第２、第３の１列／２列変換回路と、前記第２、第３の
１列／２列変換回路の出力のどちらか一方の列に接続
し、前記パリティビットの周期のＮ倍の遅延時間を有す
る第２、第３の遅延回路と、前記第２の遅延回路の出力
と前記第２の１列／２列変換回路の出力とを入力し、１
ビット毎に１列に変換する第１の２列／１列変換回路
と、前記第３の遅延回路の出力と前記第３の１列／２列
変換回路の出力とを入力し、１ビット毎に１列に変換す
る第２の２列／１列変換回路と、前記第１、第２の２列
／１列変換回路の出力を入力し、差動変換する差動論理
変換回路と、前記差動論理変換回路の出力を直交変調す
る直交変調器と、前記直交変調器の出力を送信する送信
機とを有し、受信側では、前記送信機からの送信信号を
受信する受信機と、前記受信機の出力を入力し２列の信
号を復調する復調器と、前記復調器の出力を差動逆変換
する差動逆論理変換回路と、前記差動逆論理変換回路の
出力をそれぞれ入力し、１ビット毎に２列に変換する第
４、第５の１列／２列変換回路と、前記第４、第５の１
列／２列変換回路の出力のうち、前記第２、第３の遅延
回路を挿入した列以外の列に挿入される前記パリティビ
ット周期のＮ倍の遅延時間を有する第４、第５の遅延回
路と、前記第４の遅延回路と前記第４の１列／２列変換
回路の出力を入力し、１ビット毎に１列に変換する第３
の２列／１列変換回路と、前記第５の遅延回路と前記第
５の１列／２列変換回路の出力を入力し、１ビット毎に
１列に変換する第４の２列／１列変換回路と、前記第
３、第４の２列／１列変換回路の出力のうち、前記第１
の遅延回路が挿入された列以外の列に挿入される前記パ
リティビット周期の２Ｎ倍の遅延時間を有する第６の遅
延回路と、前記第６の遅延回路の出力と他の２列／１列
変換回路の出力とを入力し、１ビット毎に１列に変換し
て出力する第５の２列／１列変換回路とからなることを
特徴とする。
置は、データビットに所定のパリティビットを周期的に
挿入したディジタル信号を２列に変換し、差動論理変換
する４相位相変復調方式を用いて無線伝送するディジタ
ル無線通信装置において、送信側では、入力信号を１ビ
ット毎に２列に変換する第１の１列／２列変換回路と、
前記第１の１列／２列変換回路の出力のどちらか一方の
列に接続し、前記パリティビットの周期の２×Ｎ倍（Ｎ
は正の整数）の遅延時間を有する第１の遅延回路と、前
記第１の遅延回路の出力と他の前記第１の１列／２列変
換回路の出力とをそれぞれ１ビット毎に２列に変換する
第２、第３の１列／２列変換回路と、前記第２、第３の
１列／２列変換回路の出力のどちらか一方の列に接続
し、前記パリティビットの周期のＮ倍の遅延時間を有す
る第２、第３の遅延回路と、前記第２の遅延回路の出力
と前記第２の１列／２列変換回路の出力とを入力し、１
ビット毎に１列に変換する第１の２列／１列変換回路
と、前記第３の遅延回路の出力と前記第３の１列／２列
変換回路の出力とを入力し、１ビット毎に１列に変換す
る第２の２列／１列変換回路と、前記第１、第２の２列
／１列変換回路の出力を入力し、差動変換する差動論理
変換回路と、前記差動論理変換回路の出力を直交変調す
る直交変調器と、前記直交変調器の出力を送信する送信
機とを有し、受信側では、前記送信機からの送信信号を
受信する受信機と、前記受信機の出力を入力し２列の信
号を復調する復調器と、前記復調器の出力を差動逆変換
する差動逆論理変換回路と、前記差動逆論理変換回路の
出力をそれぞれ入力し、１ビット毎に２列に変換する第
４、第５の１列／２列変換回路と、前記第４、第５の１
列／２列変換回路の出力のうち、前記第２、第３の遅延
回路を挿入した列以外の列に挿入される前記パリティビ
ット周期のＮ倍の遅延時間を有する第４、第５の遅延回
路と、前記第４の遅延回路と前記第４の１列／２列変換
回路の出力を入力し、１ビット毎に１列に変換する第３
の２列／１列変換回路と、前記第５の遅延回路と前記第
５の１列／２列変換回路の出力を入力し、１ビット毎に
１列に変換する第４の２列／１列変換回路と、前記第
３、第４の２列／１列変換回路の出力のうち、前記第１
の遅延回路が挿入された列以外の列に挿入される前記パ
リティビット周期の２Ｎ倍の遅延時間を有する第６の遅
延回路と、前記第６の遅延回路の出力と他の２列／１列
変換回路の出力とを入力し、１ビット毎に１列に変換し
て出力する第５の２列／１列変換回路とからなることを
特徴とする。
【００１３】以上の手段を備えることによって、同一パ
リティ周期に伝送される各ワードの構成Ｓ（ａ，ｂ）の
ａとｂの時間関係を少なくとも１パリティ周期ずらすこ
とにより、伝送路で生じた連続する偶数個の誤りを受信
側の遅延回路出力点では奇数個に分散させることが可能
となり、従ってパリティ監視が可能となり、前記課題を
解決できるのである。
リティ周期に伝送される各ワードの構成Ｓ（ａ，ｂ）の
ａとｂの時間関係を少なくとも１パリティ周期ずらすこ
とにより、伝送路で生じた連続する偶数個の誤りを受信
側の遅延回路出力点では奇数個に分散させることが可能
となり、従ってパリティ監視が可能となり、前記課題を
解決できるのである。
【００１４】
【発明の実施の形態】図１は、本発明の実施例の４相位
相変復調方式を用いた通信装置の構成を示すブロック図
である。
相変復調方式を用いた通信装置の構成を示すブロック図
である。
【００１５】本発明では、データビットとパリティビッ
トを含むディジタル信号が入力されると、直交変調器へ
の入力のために１列／２列変換が１列／２列変換回路２
０により行われる。１列／２列変換回路２０の出力の２
列のうち、例えばａ列側にパリティ周期の２倍相当の遅
延回路２を接続する。従って、その出力のａ列，ｂ列は
２パリティ周期の時間差が与えられている。
トを含むディジタル信号が入力されると、直交変調器へ
の入力のために１列／２列変換が１列／２列変換回路２
０により行われる。１列／２列変換回路２０の出力の２
列のうち、例えばａ列側にパリティ周期の２倍相当の遅
延回路２を接続する。従って、その出力のａ列，ｂ列は
２パリティ周期の時間差が与えられている。
【００１６】次にａ列，ｂ列それぞれを更に１列／２列
変換回路３，４を通して２列に変換し、ａ列をａ１，ａ
２列に、ｂ列をｂ１，ｂ２列に変換する。
変換回路３，４を通して２列に変換し、ａ列をａ１，ａ
２列に、ｂ列をｂ１，ｂ２列に変換する。
【００１７】さらに、ａ１，ｂ１列にそれぞれパリティ
周期の相当の遅延回路５，６を接続する。従って、その
出力のａ１列，ｂ１列はａ２列，ｂ２列に比べ更に１パ
リティ周期の時間差が与えられている。
周期の相当の遅延回路５，６を接続する。従って、その
出力のａ１列，ｂ１列はａ２列，ｂ２列に比べ更に１パ
リティ周期の時間差が与えられている。
【００１８】次に、ａ１列とａ２列、ｂ１列とｂ２列を
２列／１列変換７，８を行い再び２列の信号ａＤ列，ｂ
Ｄ列に変換する。従って次の差動論理変換回路９の入力
点では、ａＤ列，ｂＤ列は２パリティ周期、ａＤ列，ｂ
Ｄ列それぞれの列内でも１ビットおきに１パリティ周期
の時間差が与えられている。
２列／１列変換７，８を行い再び２列の信号ａＤ列，ｂ
Ｄ列に変換する。従って次の差動論理変換回路９の入力
点では、ａＤ列，ｂＤ列は２パリティ周期、ａＤ列，ｂ
Ｄ列それぞれの列内でも１ビットおきに１パリティ周期
の時間差が与えられている。
【００１９】即ち伝送路に送出されるワードを構成する
ａ，ｂは２パリティ周期ずれたもののペアとなる。
ａ，ｂは２パリティ周期ずれたもののペアとなる。
【００２０】次に差動論理変換回路２１は、入力信号を
差動論理変換（和分演算）する。差動論理変換された信
号は、直交変調器２２で変調された後、送信機２３によ
って伝送路２４へ送られる。伝送路２４へ送られた送信
信号は、受信側の受信機２５で受信され、その受信信号
が復調器２６で復調される。
差動論理変換（和分演算）する。差動論理変換された信
号は、直交変調器２２で変調された後、送信機２３によ
って伝送路２４へ送られる。伝送路２４へ送られた送信
信号は、受信側の受信機２５で受信され、その受信信号
が復調器２６で復調される。
【００２１】その後復調された信号は差動論理逆変換回
路２７により、復調器２６から出力される２列のディジ
タル信号ａＤ列，ｂＤ列の差動逆論理変換（差分演算）
を行った後、ａＤ列，ｂＤ列はそれぞれを更に１列／２
列変換を１列／２列変換回路９，１０にて行いａＤ列を
ａＤ１列，ａＤ２列にｂＤ列をｂＤ１列，ｂＤ２列に変
換する。
路２７により、復調器２６から出力される２列のディジ
タル信号ａＤ列，ｂＤ列の差動逆論理変換（差分演算）
を行った後、ａＤ列，ｂＤ列はそれぞれを更に１列／２
列変換を１列／２列変換回路９，１０にて行いａＤ列を
ａＤ１列，ａＤ２列にｂＤ列をｂＤ１列，ｂＤ２列に変
換する。
【００２２】次にａＤ２列，ｂＤ２列にパリティ周期の
相当の遅延回路１１，１２を接続する。これによりその
出力のａＤ２列，ｂＤ２列はａＤ１列，ｂＤ１列と時間
関係が同じになる。次に２列／１列変換回路１０１，１
０２によりａＤ１列，ａＤ２列をａｄ列に、ｂＤ１列，
ｂＤ２列をｂｄ列に変換する。ａｄ列とｂｄ列は送信側
にて２パリティ周期の時間差があるため、今度はｂｄ列
側にパリティ周期の２倍相当の遅延回路１５を接続す
る。その出力は時間関係が同じになる。
相当の遅延回路１１，１２を接続する。これによりその
出力のａＤ２列，ｂＤ２列はａＤ１列，ｂＤ１列と時間
関係が同じになる。次に２列／１列変換回路１０１，１
０２によりａＤ１列，ａＤ２列をａｄ列に、ｂＤ１列，
ｂＤ２列をｂｄ列に変換する。ａｄ列とｂｄ列は送信側
にて２パリティ周期の時間差があるため、今度はｂｄ列
側にパリティ周期の２倍相当の遅延回路１５を接続す
る。その出力は時間関係が同じになる。
【００２３】その出力に２列／１列変換回路２８を接続
することにより出力信号として現れる信号は送信した信
号が正しく出力される。
することにより出力信号として現れる信号は送信した信
号が正しく出力される。
【００２４】次に、本発明により伝送路の偶数個の誤り
が奇数個に分散され、パリティ監視が行えることを説明
する。
が奇数個に分散され、パリティ監視が行えることを説明
する。
【００２５】まず、図３を再び用いて説明する。伝送路
での誤りが発生するパスは、次の４通りである。（←→
は誤りの発生方向を示す） （１）Ｓ０←→Ｓ１、即ち（ａ，ｂ）＝（０，０）←→（０，１） （２）Ｓ１←→Ｓ２、即ち（ａ，ｂ）＝（０，１）←→（１，１） （３）Ｓ２←→Ｓ３、即ち（ａ，ｂ）＝（１，１）←→（１，０） （４）Ｓ３←→Ｓ０、即ち（ａ，ｂ）＝（１，０）←→（０，０） （１）の場合、（ａ，ｂ）のうちｂ列が０←→１に誤
る。０→１の場合、受信側で差動論理逆変換即ち差分演
算（前ワードとの４進数の引き算）が行われると、前ワ
ードの状態即ち４進数の０、１、２、３により演算の結
果が４進数の１、０、３、２になる。正常に受信（０→
０）された場合は、演算の結果が４進数の０、３、２、
１だから、これを２進数のワード（ａ，ｂ）で比較する
と、それぞれ （０，０）→（０，１）、（１，０）→（０，０）、 （１，１）→（１，０）、（０，１）→（１，１） となり１番目と３番目はｂ列に、２番目と４番目はａ列
に誤りが拡散することが分かる。ここではｂ列に誤りが
発生した結果、その誤りが次のワードのａ列に波及する
確率と、同じｂ列に波及する確率が１／２であることを
示している。
での誤りが発生するパスは、次の４通りである。（←→
は誤りの発生方向を示す） （１）Ｓ０←→Ｓ１、即ち（ａ，ｂ）＝（０，０）←→（０，１） （２）Ｓ１←→Ｓ２、即ち（ａ，ｂ）＝（０，１）←→（１，１） （３）Ｓ２←→Ｓ３、即ち（ａ，ｂ）＝（１，１）←→（１，０） （４）Ｓ３←→Ｓ０、即ち（ａ，ｂ）＝（１，０）←→（０，０） （１）の場合、（ａ，ｂ）のうちｂ列が０←→１に誤
る。０→１の場合、受信側で差動論理逆変換即ち差分演
算（前ワードとの４進数の引き算）が行われると、前ワ
ードの状態即ち４進数の０、１、２、３により演算の結
果が４進数の１、０、３、２になる。正常に受信（０→
０）された場合は、演算の結果が４進数の０、３、２、
１だから、これを２進数のワード（ａ，ｂ）で比較する
と、それぞれ （０，０）→（０，１）、（１，０）→（０，０）、 （１，１）→（１，０）、（０，１）→（１，１） となり１番目と３番目はｂ列に、２番目と４番目はａ列
に誤りが拡散することが分かる。ここではｂ列に誤りが
発生した結果、その誤りが次のワードのａ列に波及する
確率と、同じｂ列に波及する確率が１／２であることを
示している。
【００２６】また、同様に（２）、（３）、（４）につ
いても前ワードのａ列またはｂ列で発生した誤りが次の
ワードのａ列またはｂ列に波及する確率は１／２であ
る。
いても前ワードのａ列またはｂ列で発生した誤りが次の
ワードのａ列またはｂ列に波及する確率は１／２であ
る。
【００２７】従って、グレイ符号を用いた４相位相変復
調方式では伝送路の誤りはワードの同じ列に波及する確
率は１／２である。また異なる列に波及する確率も１／
２である。
調方式では伝送路の誤りはワードの同じ列に波及する確
率は１／２である。また異なる列に波及する確率も１／
２である。
【００２８】同じ列に波及した場合は、伝送路上では列
内のビットは１ビットおきに１パリティ周期ずれている
ため受信側で時間差を元に戻したとき、誤りは２つの周
期に奇数個ずつ分散されるためパリティの監視は可能と
なる。
内のビットは１ビットおきに１パリティ周期ずれている
ため受信側で時間差を元に戻したとき、誤りは２つの周
期に奇数個ずつ分散されるためパリティの監視は可能と
なる。
【００２９】また、異なる列に波及した場合は２パリテ
ィ周期分の遅延回路の効果により誤りは２パリティ周期
離れた時間の信号内に分散され、しかもこれは同じ列に
波及した場合とは異なる周期になるため、１００％のパ
リティ監視が可能となる。
ィ周期分の遅延回路の効果により誤りは２パリティ周期
離れた時間の信号内に分散され、しかもこれは同じ列に
波及した場合とは異なる周期になるため、１００％のパ
リティ監視が可能となる。
【００３０】ここで、遅延回路２，１５はパリティ周期
の２倍、遅延回路５，６，１１，１２はパリティ周期だ
け遅延するとしたが、一般的には、それぞれパリティ周
期の２Ｎ倍、パリティ周期のＮ倍（Ｎは正の整数）の遅
延時間を有する場合にも、上記効果を奏する。
の２倍、遅延回路５，６，１１，１２はパリティ周期だ
け遅延するとしたが、一般的には、それぞれパリティ周
期の２Ｎ倍、パリティ周期のＮ倍（Ｎは正の整数）の遅
延時間を有する場合にも、上記効果を奏する。
【００３１】また、以上説明した実施例では、送信側で
は遅延回路２，５，６、受信側では遅延回路１１，１
２，１５を用いることにより、１００％のパリティの監
視を可能としたが、遅延回路２，１５を削除してそのま
ま接続する構成を用いた場合に、監視確率は１／２に減
少するが、実用上の監視は行える。
は遅延回路２，５，６、受信側では遅延回路１１，１
２，１５を用いることにより、１００％のパリティの監
視を可能としたが、遅延回路２，１５を削除してそのま
ま接続する構成を用いた場合に、監視確率は１／２に減
少するが、実用上の監視は行える。
【００３２】
【発明の効果】以上詳細に説明したように、本発明によ
れば、グレイ符号を用いた４値位相変復調方式を適用し
た通信装置であっても、１００％の確率で偶数個の伝送
路誤りを奇数個に拡散させることが可能となるため、パ
リティビットによる回線品質の監視が可能となる効果を
有している。
れば、グレイ符号を用いた４値位相変復調方式を適用し
た通信装置であっても、１００％の確率で偶数個の伝送
路誤りを奇数個に拡散させることが可能となるため、パ
リティビットによる回線品質の監視が可能となる効果を
有している。
【図１】本発明の実施例の構成を示すブロック図であ
る。
る。
【図２】従来の４相位相変復調方式を用いた通信装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】４相位相変復調方式の信号配置を示す図であ
る。
る。
【図４】グレイ符号によるワード配置である。
２，５，６，１１，１２，１５ 遅延回路 ３，４，９，１０，２０ １列／２列変換回路 ７，８，１３，１４，２８ ２列／１列変換回路 ２１ 差動論理変換回路 ２２ 直交変調器 ２３ 送信機 ２４ 伝送路 ２５ 受信機 ２６ 復調器 ２７ 差動論理逆変換回路 １００ 入力データ ２００ 出力データ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/18
Claims (4)
- 【請求項１】データビットに所定のパリティビットを周
期Ｔで挿入したディジタル信号列を１ビット毎に２列の
信号列に変換し、一方の信号列のみ２ＮＴ（Ｎは自然
数）だけ遅延した２列の第１の信号列を生成する手段
と、 前記第１の信号列の遅延された信号列を１ビット毎に２
列の信号列に変換し、一方の信号列のみＮＴだけ遅延し
た２列の第２の信号列を生成する手段と、 前記第１の信号列の遅延されない信号列を１ビット毎に
２列の信号列に変換し、一方の信号列のみＮＴだけ遅延
した２列の第３の信号列を生成する手段と、前記第２お
よび第３の信号列をそれぞれ１列の信号列に変換し、各
信号列を差動論理変換して４相位相変調で送信する手段
と、 前記送信された信号を復調後差動論理逆変換し、前記送
信側と異なる信号列に前記送信側と同じ遅延を与えて１
列の信号列として出力する手段を有 することを特徴とす
るディジタル無線通信装置。 - 【請求項２】 データビットに所定のパリティビットを
周期的に挿入したディジタル信号を２列に変換し、差動
論理変換する４相位相変復調方式を用いて無線伝送する
ディジタル無線通信装置において、 送信側では、 入力信号を１ビット毎に２列に変換する第１の１列／２
列変換回路と、 前記第１の１列／２列変換回路の出力のどちらか一方の
列に接続し、前記パリティビットの周期の２×Ｎ倍（Ｎ
は正の整数）の遅延時間を有する第１の遅延回路と、 前記第１の遅延回路の出力と他の前記第１の１列／２列
変換回路の出力とをそれぞれ１ビット毎に２列に変換す
る第２、第３の１列／２列変換回路と、 前記第２、第３の１列／２列変換回路の出力のどちらか
一方の列に接続し、前記パリティビットの周期のＮ倍の
遅延時間を有する第２、第３の遅延回路と、 前記第２の遅延回路の出力と前記第２の１列／２列変換
回路の出力とを入力し、１ビット毎に１列に変換する第
１の２列／１列変換回路と、 前記第３の遅延回路の出力と前記第３の１列／２列変換
回路の出力とを入力し、１ビット毎に１列に変換する第
２の２列／１列変換回路と、 前記第１、第２の２列／１列変換回路の出力を入力し、
差動変換する差動論理変換回路と、 前記差動論理変換回路の出力を直交変調する直交変調器
と、 前記直交変調器の出力を送信する送信機とを有し、 受信側では、 前記送信機からの送信信号を受信する受信機と、 前記受信機の出力を入力し２列の信号を復調する復調器
と、 前記復調器の出力を差動逆変換する差動逆論理変換回路
と、 前記差動逆論理変換回路の出力をそれぞれ入力し、１ビ
ット毎に２列に変換する第４、第５の１列／２列変換回
路と、 前記第４、第５の１列／２列変換回路の出力のうち、前
記第２、第３の遅延回路を挿入した列以外の列に挿入さ
れる前記パリティビット周期のＮ倍の遅延時間を有する
第４、第５の遅延回路と、 前記第４の遅延回路と前記第４の１列／２列変換回路の
出力を入力し、１ビット毎に１列に変換する第３の２列
／１列変換回路と、 前記第５の遅延回路と前記第５の１列／２列変換回路の
出力を入力し、１ビット毎に１列に変換する第４の２列
／１列変換回路と、 前記第３、第４の２列／１列変換回路の出力のうち、前
記第１の遅延回路が挿入された列以外の列に挿入される
前記パリティビット周期の２Ｎ倍の遅延時間を有する第
６の遅延回路と、 前記第６の遅延回路の出力と他の２列／１列変換回路の
出力とを入力し、１ビット毎に１列に変換して出力する
第５の２列／１列変換回路とからなることを特徴とする
ディジタル無線通信装置。 - 【請求項３】 前記ディジタル信号はグレイ符号を用い
ることを特徴とする請求項１、２記載のディジタル無線
通信装置。 - 【請求項４】 データビットに所定のパリティビットを
周期Ｔで挿入したディジタル信号列を１ビット毎に２列
の信号列に変換し、２列の第１の信号列を生成する手段
と、 前記第１の信号列を１ビット毎に２列の信号列に変換
し、一方の信号列のみＮＴ（Ｎは正の整数）だけ遅延し
た２列の第２の信号列を生成する手段と、 前記第１の信号列の他方を１ビット毎に２列の信号列に
変換し、一方の信号列のみＮＴだけ遅延した２列の第３
の信号列を生成する手段と、 前記第２および第３の信号列をそれぞれ１列の信号列に
変換し、各信号列を差動論理変換して４相位相変調で送
信する手段 と、 前記送信された信号を復調後差動論理逆変換し、前記送
信側と異なる信号列に前記送信側と同じ遅延を与えて１
列の信号列として出力する手段を有 することを特徴とす
るディジタル無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07320527A JP3134746B2 (ja) | 1995-12-08 | 1995-12-08 | ディジタル無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07320527A JP3134746B2 (ja) | 1995-12-08 | 1995-12-08 | ディジタル無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162941A JPH09162941A (ja) | 1997-06-20 |
| JP3134746B2 true JP3134746B2 (ja) | 2001-02-13 |
Family
ID=18122436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07320527A Expired - Fee Related JP3134746B2 (ja) | 1995-12-08 | 1995-12-08 | ディジタル無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134746B2 (ja) |
-
1995
- 1995-12-08 JP JP07320527A patent/JP3134746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162941A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025455A (en) | Phase ambiguity resolution for offset QPSK modulation systems | |
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| US5570379A (en) | Coded modulation apparatus | |
| US5862175A (en) | Digital transmission apparatus using differential coding and forward error correction | |
| JPH0642682B2 (ja) | 誤り訂正多値符号化復号化装置 | |
| US3777062A (en) | Transmission system for a time-divisional multiplex psk signal | |
| JPH0370420B2 (ja) | ||
| JP3419520B2 (ja) | データ通信方法および装置 | |
| US6671833B2 (en) | Forward error correction and framing protocol | |
| US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
| JP3134746B2 (ja) | ディジタル無線通信装置 | |
| US4888792A (en) | Multi-level quadrature amplitude modulation and demodulation system | |
| US5285458A (en) | System for suppressing spread of error generated in differential coding | |
| JP2845159B2 (ja) | ４値変復調方式を用いた通信方法及び通信装置 | |
| JP2007306212A (ja) | 送信装置、受信装置、通信システム、及び通信方法 | |
| RU2344544C2 (ru) | Способ передачи дискретной информации | |
| US7170431B2 (en) | Data transmitting circuit and method based on differential value data encoding | |
| JPS62137933A (ja) | 誤り訂正のある無線方式 | |
| US3577186A (en) | Inversion-tolerant random error correcting digital data transmission system | |
| JPH0681131B2 (ja) | デジタル放送受信機の同期検出回路 | |
| KR100246560B1 (ko) | 에러 검출장치 | |
| JPS6013347B2 (ja) | 障害中継器検出方式 | |
| SU377781A1 (ru) | Декодирующее устройство | |
| SU964998A1 (ru) | Система передачи и приема информации с коррекцией ошибок | |
| JPH07114424B2 (ja) | 搬送波同期復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| LAPS | Cancellation because of no payment of annual fees |