JP3250139B2 - キャリアスリップ補償機能を備えた受信機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、無線通信分野に
おける受信機の改良に関する。

【０００２】

【従来の技術】

従来例１．従来の同期検波におけるキャリアスリップ補
償方式として、例えば差動符号化・差動復号方式は、文
献「最新ディジタル衛星通信」（BHARGAVA著、塚本訳、
ジャテック出版 昭和６１年５月２１日 初版発行）に
記載されている。以下、図を用いて従来技術の説明を行
なう。

【０００３】図４２は従来のキャリアスリップ補償方式
である差動符号化・差動復号方式を用いた通信システム
のうち、送信器における変調部と受信器における復調部
の構成を示す構成図であり、図４２において、３９０１
は差動符号器、３９０２は２相位相シフトキーイング
（ＢＰＳＫ：Binary Phase Shift Keying）変調器、
３９０３は同期検波回路、３９０４は差動復号器であ
る。

【０００４】次に動作について説明する。一般にディジ
タル無線通信システムにおいて、音声、映像等のデータ
は音声符号器等によりディジタル信号に変換される。こ
のディジタル信号は差動符号器３９０１に入力され、差
動符号化される。

【０００５】差動符号器の構成例を図４３に示す。図４
３において、４００１は遅延時間が１データ期間Ｄと等
しい遅延器、４００２は排他的論理和回路である。差動
符号器３９０１に入力されたディジタル信号は排他的論
理和回路４００２に入力されて遅延器４００１により遅
延された１シンボル前の排他的論理和回路４００２の出
力と排他的論理和がとられる。すなわち、差動符号器３
９０１に入力するｉ番目のデータをＩiとすれば、排他
的論理和回路４００２の出力すなわち差動符号器３９０
１の出力Ｏiは次式のように表せる。

【０００６】

【数１】

【０００７】差動符号器３９０１の出力は、ＢＰＳＫ変
調器３９０２に入力されてＢＰＳＫ変調される。ＢＰＳ
Ｋ変調波は、高周波増幅器等で電力増幅された後、送信
される（図示せず）。送信された電波は受信機で受信さ
れ、高周波増幅器等で電力増幅された後（図示せず）、
同期検波回路３９０３に入力されて同期検波される。

【０００８】同期検波回路３９０３の構成・動作を図４
４を用いて説明する。図４４において４１０１は乗算
器、４１０２は搬送波再生回路である。同期検波回路３
９０３に入力された受信信号は乗算器４１０１に入力さ
れて搬送波再生回路４１０２の出力である再生搬送波に
よって同期検波されると共に搬送波再生回路４１０２に
入力されて再生搬送波を生成する。

【０００９】搬送波再生回路４１０２の構成・動作を図
４５を用いて説明する。図４５において、４２０１は２
逓倍器、４２０２は乗算器、４２０３はループフィル
タ、４２０４は電圧制御発振器、４２０５はＰＬＬ（Ph
ase Lock Loop）回路、４２０６は２分周器である。搬
送波再生回路４１０２に入力された受信信号は２逓倍器
４２０１で２逓倍され、乗算器４２０２、ループフィル
タ４２０３、電圧制御発振器４２０４から構成されるＰ
ＬＬ回路４２０５に入力される。このＰＬＬ回路４２０
５の出力は送信搬送波と位相同期した、ＳＮ比（信号対
雑音比）を高められた信号となるので、２分周器４２０
６で２分周することによって再生搬送波が得られる。こ
のとき、再生搬送波の位相には１８０゜の位相不確定性
が存在する。

【００１０】再生搬送波の位相不確定性を図を用いて説
明する。図４６は信号空間図であり、（ａ）は受信信号
である。図４６（ａ）において、雑音が加わっているた
め送信信号の値が０ならば受信信号は図中の斜線部Ａの
範囲に、また送信信号の値が−１ならば斜線部Ｂの範囲
にあるとする。ここで受信信号を２逓倍すると、２逓倍
器４２０１の出力は図４６（ｂ）の斜線部Ｃのようにな
る。これをＰＬＬ回路４２０５に入力してＳＮ比を高め
ると、ＰＬＬ回路４２０５の出力は図４６（ｃ）の斜線
部Ｃ’のようになる。そこでこのＰＬＬ回路４２０５の
出力を２分周器４２０６で２分周すれば、再生搬送波は
図４６（ｄ）のＡ’、Ｂ’の２つの状態をとり得る。す
なわち、再生搬送波は安定点を２つ持ち、１８０゜の位
相不確定性が存在することがわかる。

【００１１】図４２の同期検波回路３９０３で同期検波
された信号は差動復号器３９０４に入力される。差動復
号器３９０４の構成例を図４７に示す。図４７におい
て、４４０１は遅延時間が１データ期間Ｄと等しい遅延
器、４４０２は排他的論理和回路である。差動復号器３
９０４に入力された同期検波出力は排他的論理和回路４
４０２に入力されて遅延器４４０１により遅延された１
シンボル前の同期検波出力と排他的論理和がとられる。
すなわち、差動復号器３９０４に入力するｉ番目のデー
タをＣiとすれば、排他的論理和回路４４０２の出力、
すなわち差動復号器３９０４の出力Ｐiは次式のように
表せる。

【００１２】

【数２】

【００１３】差動復号器３９０４の出力は復調データと
して音声復号器等により復号され、音声、映像等のデー
タとして出力される。

【００１４】さて上記のような通信システムにおいて、
回線のＳＮ比が小さい場合、再生搬送波が雑音等の影響
によりある安定点から別の安定点に移行する場合があ
る。これは搬送波のサイクルスリップ、あるいはキャリ
アスリップと呼ばれる。（以後キャリアスリップと呼
ぶ。）キャリアスリップが発生すると、差動符号化・差
動復号方式を用いたシステムではキャリアスリップ発生
時のみ誤りが発生するのに対して、差動符号化・差動復
号方式を用いないシステムではキャリアスリップ発生以
降は復調データの符号が反転し、ビット誤り率が非常に
劣化する。

【００１５】キャリアスリップによるビット誤り率の劣
化を図を用いて説明する。図４８（ａ）は差動符号化・
差動復号方式を用いない場合のキャリアスリップによる
誤りの様子を示した図であり、図４８（ｂ）は差動符号
化・差動復号方式を用いた場合のキャリアスリップによ
る誤りの様子を示した図である。図４８（ａ）におい
て、送信側で差動符号化を行なわない送信データ系列を
｛Ｓa｝とする。ここでキャリアスリップによる影響の
みを考慮するために、雑音による誤りはないものとす
る。すなわちキャリアスリップが発生しなければ受信デ
ータ系列｛Ｒa｝＝｛Ｓa｝である。今、図４８のＰ点で
キャリアスリップが発生したと仮定し、この時の受信デ
ータ系列を｛Ｒa■｝とする。｛Ｒa■｝においてはＰ点
以降はデータの符号が反転し、０と判定されるべき受信
信号が１と判定され、反対に１と判定されるべき受信信
号が０と判定される。キャリアスリップによる誤りを
｛Ｓa｝と｛Ｒa■｝の比較結果｛Ｃa｝に記す。｛Ｃa｝
において、○は｛Ｓa｝と｛Ｒa■｝が一致、×は｛Ｓ
a｝と｛Ｒa■｝が不一致であることを示す。｛Ｃa｝か
らわかるように、キャリアスリップ発生以降はデータが
全て誤りとなる。

【００１６】一方、差動符号化・差動復号方式を用いた
場合は図４８（ｂ）のようになる。まず送信データ系列
｛Ｓa｝に差動符号化を施した系列を｛Ｓd｝とする。上
記と同様、キャリアスリップによる影響のみを考慮する
ために、雑音による誤りはないものとする。すなわち
｛Ｒｄ｝＝｛Ｓｄ｝である。なお、差動符号化の最初の
ビットを０と仮定した。

【００１７】上記と同様、図４８のＰ点でキャリアスリ
ップが発生したと仮定し、この時の受信データ系列を
｛Ｒd■｝とする。｛Ｒd■｝において、Ｐ点以降は全て
のデータの符号が反転する。次に｛Ｒd■｝に対して差
動復号を行なうと、復調データ系列｛Ｒd■■｝が得ら
れる。キャリアスリップによる誤りを｛Ｓa｝と｛Ｒd■
■｝の比較結果｛Ｃd｝に記す。｛Ｃd｝において、○は
｛Ｓa｝と｛Ｒd■■｝が一致、×は｛Ｓa｝と｛Ｒd■
■｝が不一致であることを示す。｛Ｃd｝からわかるよ
うに、差動符号化・差動復号方式を用いた場合はキャリ
アスリップ発生時点のみ誤りが発生し、以降の誤りは生
じない。従って、差動符号化・差動復号方式はキャリア
スリップに対して有効な補償手段であることがわかる。

【００１８】次に、キャリアスリップが発生せず、通常
の雑音によって誤りが発生する場合を考える。この場合
の誤り発生の様子を図４９に示す。図４８と同様、
（ａ）は差動符号化・差動復号方式を用いない場合、
（ｂ）は用いた場合の誤りの様子を示した図である。図
４９において、Ｐ点で雑音による誤りが発生したと仮定
する。この場合、上記キャリアスリップ発生時と異な
り、以降のデータの符号は反転しない。従って受信系列
｛Ｒa■｝及び｛Ｒd■｝は、それぞれ｛Ｓa｝及び｛Ｓ
d｝と比較するとＰ点の１ビットだけ異なる。このとき
図４９（ａ）からわかるように、差動符号化・差動復号
方式を用いない場合は｛Ｃa｝のようにＰ点のビットの
みが誤るのに対し、（ｂ）の差動符号化・差動復号方式
を用いた場合は｛Ｃd｝のようにＰ点のビットに加えて
後続する１ビットも誤る。すなわち、キャリアスリップ
が発生しない場合、差動符号化・差動復号方式は誤り率
を劣化させる。さらに、差動符号化前に誤り訂正符号化
を施し、差動復号後に誤り訂正処理を行なう通信システ
ムにおいては、差動符号化・差動復号方式における誤り
率の劣化は誤り訂正符号の訂正能力を低下させる原因と
なり好ましくない。

【００１９】従来例２．また、その他の従来のキャリア
スリップ補償方式としては、例えばユニークワードを用
いる方法が、文献「ＴＤＭＡ通信」（山本・加藤著、電
子情報通信学会平成元年４月５日 初版発行）に記載さ
れている。以下、図を用いて従来技術の説明を行なう。

【００２０】図５０は従来のキャリアスリップ補償方式
であるユニークワードを用いた通信システムのうち、送
信機における変調部と受信機における復調部の構成を示
す構成図であり、図５０において、４７０１はユニーク
ワード挿入部、４７０２はＢＰＳＫ変調器、４７０３は
同期検波回路である。

【００２１】次に動作について説明する。一般にディジ
タル無線通信システムにおいて、音声、映像等のデータ
は音声符号器等によりディジタル信号に変換される。こ
のディジタル信号はユニークワード挿入部４７０１に入
力され、受信機における各種の同期をとるために既知信
号であるユニークワードが信号中に挿入される。ユニー
クワード挿入部４７０１の出力の一例を図５１に示す。
図５１においてユニークワードは一定間隔で信号中に挿
入されている。ユニークワード挿入部４７０１の出力
は、ＢＰＳＫ変調器４７０２に入力されてＢＰＳＫ変調
される。ＢＰＳＫ変調信号は、高周波増幅器等で電力増
幅された後、送信される（図示せず）。送信された電波
は受信機で受信され、高周波増幅器等で電力増幅された
後（図示せず）、同期検波回路４７０３に入力されて同
期検波される。

【００２２】同期検波回路４７０３の構成・動作を図５
２を用いて説明する。図において４１０１は乗算器、４
１０２は搬送波再生回路、４９０１はユニークワード検
出器である。そして、同期検波回路４７０３に入力され
た受信信号は乗算器４１０１に入力されて搬送波再生回
路４１０２の出力である再生搬送波によって同期検波さ
れると共に搬送波再生回路４１０２に入力されて再生搬
送波を生成する。同期検波された信号は同期検波回路４
７０３から出力されるとともにユニークワード検出器４
９０１に入力されてユニークワード検出を行ない、搬送
波再生回路４１０２を制御する。

【００２３】ユニークワード検出器４９０１の動作を図
を用いて説明する。図５３はユニークワード検出器４９
０１の構成例を示す図である。図５３において５００
１、５００２は相関器である。ユニークワード検出器４
９０１に入力された同期検波出力は、２つに分けられて
相関器５００１、５００２に入力される。相関器５００
１ではユニークワードＵＷと同期検波出力の相関が求め
られ、相関値が相関しきい値よりも高くなると相関パル
スを出力する。また相関器５００２ではユニークワード
ＵＷの論理否定と同期検波出力の相関が求められ、相関
値が相関しきい値よりも高くなると相関パルスを出力す
る。

【００２４】ここで搬送波位相が正しければ相関器５０
０１から相関パルスが出力され、そのままの搬送波位相
で検波を続ける。また搬送波位相が１８０゜ずれていれ
ば相関器５００２から相関パルスが出力され、図５２の
搬送波再生回路４１０２は出力する搬送波位相を１８０
゜ずらす制御を行なうことによって、再生搬送波の位相
不確定性を補償する。

【００２５】同期検波回路４７０３の出力は復調データ
として音声復号器等により復号され、音声、映像等のデ
ータとして出力される。

【００２６】ところで、上記のような受信機において、
雑音等の影響によりキャリアスリップが発生した場合を
考える。キャリアスリップによる符号反転は再生搬送波
の位相不確定性と同様、ユニークワード検出によって検
知され、補償される。しかしながらこの方式では、キャ
リアスリップが発生してからユニークワードが受信され
るまでのデータは全て誤りとなる。この誤りを抑圧する
ためには送信側で挿入するユニークワードの数を多くす
ればよい。しかしながらユニークワードを頻繁に挿入す
ることは伝送データの冗長度の増加を招くため、好まし
くない。

【００２７】

【発明が解決しようとする課題】以上のように、従来の
キャリアスリップ補償方式として差動符号化方式を用い
た場合、キャリアスリップの発生に起因する誤りは１回
あたり１ビットであるが、例えばＥb／Ｎoが大きくキャ
リアスリップの発生頻度が極めて低い場合や、Ｅb／Ｎo
が小さくても誤り訂正符号を使用する場合等において
は、差動符号化を行なわない場合に比べ雑音による誤り
が増加し、ビット誤り率特性が劣化するという課題があ
った。

【００２８】また、従来のキャリアスリップ補償方式は
ユニークワードを用いる方法であるため、キャリアスリ
ップが発生すると次にユニークワードが受信されるまで
はデータが正しく復調されないという課題があった。さ
らにまた、伝送データ中にユニークワードを挿入するこ
とにより、伝送データの冗長度が増加するという課題が
あった。

【００２９】本発明は上記のような課題を解消するため
になされたもので、キャリアスリップ補償方式を用いた
システムにおいて、同期検波を用いる受信機の搬送波再
生回路で発生するキャリアスリップを検出し、データを
補正することによってキャリアスリップの影響を軽減
し、良好なビット誤り率を実現することが可能な受信機
を得るものである。

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【００４０】

【００４１】

【００４２】

【課題を解決するための手段】

【００４３】前記の課題を解決し、目的を達成するため
に、本発明にかかる受信機にあっては、送信データと該
送信データに所定の時間遅延が付加された遅延送信デー
タとが多重化された信号を受信信号として入力し、上記
受信信号を上記送信データに対応する第１の受信データ
と上記遅延送信データに対応する第２の受信データに分
離する受信データ分離手段と、上記第１の受信データに
上記所定の時間遅延を付加する受信データ遅延手段と、
遅延付加された第１の受信データと上記第２の受信デー
タとを順次比較し、不一致のビット数が所定数を超えか
つ最大となるピ−ク位置を検出するキャリアスリップ検
出手段とを有し、上記キャリアスリップ検出結果に基づ
いて上記受信信号を位相回転処理してキャリアスリップ
補償を行い、該補償済み受信信号を出力するキャリアス
リップ補償手段を備えることを特徴とする。

【００４４】次の発明にかかる受信機にあっては、送信
データに第１の送信時間遅延が付加された第１の遅延送
信データと、同送信データに第２の送信時間遅延が付加
された第２の遅延送信データとが多重化された信号を受
信信号として入力し、上記受信信号を前記第１の遅延送
信データに対応する第１の受信データと、上記第２の遅
延送信データに対応する第２の受信データとに分離する
受信データ分離手段と、上記第１の受信データに第１の
受信時間遅延を付加する受信データ遅延手段と、上記第
２の受信データに第２の受信時間遅延を付加する第２の
受信データ遅延手段と、各々所定の時間遅延が付加され
た第１の受信データと第２の受信データとを順次比較
し、不一致のビット数が所定数を超えかつ最大となるピ
−ク位置を検出するキャリアスリップ検出手段とを有
し、上記キャリアスリップ検出結果に基づいて上記受信
信号を位相回転処理してキャリアスリップ補償を行い、
該補償済み受信信号を出力するキャリアスリップ補償手
段を備え、上記第１の受信時間遅延及び第２の受信時間
遅延は、上記第１の送信時間遅延と上記第１の受信時間
遅延の和が、上記第２の送信時間遅延と上記第２の受信
時間遅延の和に等しくなるように設定されることを特徴
とする。

【００４５】次の発明にかかる受信機にあっては、上記
キャリアスリップ検出手段は、上記第１の遅延受信デー
タと上記第２の受信データを順次比較し一致／不一致の
比較結果をビット列で出力する比較手段と、上記比較手
段のビット列を順次記憶するシフトレジスタと、上記比
較手段の出力と上記シフトレジスタの各段の出力の和を
求める移動加算手段と、上記移動加算手段の出力が所定
値を超えかつ最大となるピ−ク位置を検出し、検出結果
を出力するピーク検出手段とを有することを特徴とす
る。

【００４６】次の発明にかかる受信機にあっては、上記
キャリアスリップ検出手段は、上記第１の遅延受信デー
タと上記第２の受信データを順次比較し、一致／不一致
の比較結果をビット列で出力する比較手段と、上記比較
手段のビット列を順次記憶するシフトレジスタと、上記
比較手段の出力と上記シフトレジスタの最終段の出力と
比較し、同じならカウントせず、異なれば比較手段の出
力値に従ってアップダウンカウントするアップダウンカ
ウンタと、アップダウンカウンタの出力が所定値を超え
かつ最大となるピ−ク位置を検出し、検出結果を出力す
るピーク検出手段とを有することを特徴とする。

【００４７】次の発明にかかる受信機にあっては、上記
キャリアスリップ検出手段は、上記第１の遅延受信デー
タと上記第２の受信データを順次比較し一致／不一致の
比較結果をビット列で出力する比較手段と、上記比較手
段の上記ビット列を順次記憶するシフトレジスタと、比
較手段の出力と加算器の出力の和から上記シフトレジス
タの最終段の出力の差を求める移動加算手段と、移動加
算手段の出力が所定値を超えかつ最大となるピ−ク位置
を検出し、検出結果を出力するピーク検出手段とを有す
ることを特徴とする。

【００４８】次の発明にかかる受信機にあっては、上記
ピーク検出手段は、移動加算手段の加算器の出力が所定
値を超えてから所定値以下になる期間に基づいてピーク
位置を検出し検出結果を出力することを特徴とする。

【００４９】次の発明にかかる受信機にあっては、上記
キャリアスリップ補償手段から出力された補償済み受信
信号を入力し、送信データに対応する第１の補償済み信
号と、遅延送信データに対応する第２の補償済み信号と
に分離する補償済み信号分離手段と、上記補償済み信号
分離手段から出力された第１の補償済み信号に上記所定
の時間遅延を付加した第１の被合成信号を出力する補償
済み信号遅延手段と、上記補償済み信号分離手段から出
力された第２の補償済み信号を第２の被合成信号とし、
上記第１の被合成信号と該第２の被合成信号とを合成す
る合成手段とをさらに備えたことを特徴とする。

【００５０】次の発明にかかる受信機にあっては、上記
キャリアスリップ補償手段から出力された補償済み受信
信号を入力し、第１の遅延送信データに対応する第１の
補償済み信号と、第２の遅延送信データに対応する第２
の補償済み信号とに分離する補償済み信号分離手段と、
上記補償済み信号分離手段から出力された第１の補償済
み信号に上記第１の受信時間遅延を付加した第１の被合
成信号を出力する第１の補償済み信号遅延手段と、上記
補償済み信号分離手段から出力された第２の補償済み信
号に上記第２の受信時間遅延を付加した第２の被合成信
号を出力する第２の補償済み信号遅延手段と、上記第１
の被合成信号と上記第２の被合成信号とを合成する合成
手段とをさらに備えたことを特徴とする。

【００５１】次の発明にかかる受信機にあっては、上記
合成手段は、上記第１の被合成信号と上記第２の被合成
信号とを等しく重み付けして合成する構成とされたこと
を特徴とする。

【００５２】次の発明にかかる受信機にあっては、上記
合成手段は、上記第１の被合成信号と上記第２の被合成
信号とに、それぞれ各信号の受信レベルに比例した重み
付けを行って合成する構成とされたことを特徴とする。

【００５３】次の発明にかかる受信機にあっては、上記
合成手段は、上記第１の補償済み信号受信時点での上記
受信信号の信号レベルと、上記第２の補償済み信号受信
時点での上記受信信号の信号レベルとに基づいて、上記
第１の被合成信号若しくは上記第２の被合成信号の何れ
か一方を選択して出力する構成とされたことを特徴とす
る。

【００５４】次の発明にかかる受信機にあっては、送信
データと該送信データに所定の時間遅延が付加された遅
延送信データとが多重化され、さらに２相位相シフトキ
ーイング変調された変調信号を、受信信号として入力
し、該受信信号と、該受信信号から再生され所定の位相
回転処理によりキャリアスリップ補償された搬送波信号
とに基づいて同期検波処理を行い、同期検波信号を出力
する同期検波回路をさらに備え、上記キャリアスリップ
補償手段は、上記同期検波信号を入力し上記キャリアス
リップ検出手段から出力された検出結果に基づいて、上
記搬送波信号を位相回転処理してキャリアスリップ補償
を行い、上記補償済み信号分離手段は、上記同期検波回
路から出力された同期検波信号を入力し、第１の遅延送
信データに対応するに対応する第１の補償済み信号と、
第２の遅延送信データに対応する第２の補償済み信号と
に分離する構成とされたことを特徴とする。次の発明に
かかる受信機にあっては、送信データに第１の送信時間
遅延が付加された第１の遅延送信データと、同送信デー
タに第２の送信時間遅延が付加された第２の遅延送信デ
ータとが多重化され、さらに２相位相シフトキーイング
変調された変調信号を、受信信号として入力し、該受信
信号と、該受信信号から再生され所定の位相回転処理に
よりキャリアスリップ補償された搬送波信号とに基づい
て同期検波処理を行い、同期検波信号を出力する同期検
波回路をさらに備え、上記キャリアスリップ補償手段
は、上記同期検波信号を入力し上記キャリアスリップ検
出手段から出力された検出結果に基づいて、上記搬送波
信号を位相回転処理してキャリアスリップ補償を行い、
上記補償済み信号分離手段は、上記同期検波回路から出
力された同期検波信号を入力し、第１の遅延送信データ
に対応するに対応する第１の補償済み信号と、第２の遅
延送信データに対応する第２の補償済み信号とに分離す
る構成とされたことを特徴とする。

【００５５】

【００５６】

【００５７】

【００５８】

【００５９】

【００６０】

【００６１】

【００６２】

【００６３】

【００６４】

【００６５】

【００６６】

【発明の実施の形態】

実施の形態１．本実施の形態は同一データを時間をずら
せ、ＢＰＳＫ変調して送ることにより、同期検波した受
信器がキャリアスリップを検出し、キャリアスリップを
補償するものである。図１は、本実施の形態における通
信システムの構成を示す構成図である。図において、１
０１は送信機における変調部、１０２及び１０９は遅延
時間がＮビットのデータ期間Ｔと等しい遅延器、１０３
は並直列変換器で時間をずらせた同一デ−タを多重する
ために、並列のデータを直列に変換する。１０４はＢＰ
ＳＫ変調器、１０５は受信機における復調部、１０６は
同期検波回路で従来例１で示したものと同じである。１
０７はキャリアスリップ補償回路、１０８は直並列変換
器で、多重された信号を分離するために、直列のデータ
を並列に変換する。１１０は合成回路、１１１は判定器
である。

【００６７】次に動作について説明する。図１におい
て、音声、映像等のデータは音声符号器等によりディジ
タル信号に変換され、送信すべきデータ系列となる。送
信すべきデータ系列は変調部１０１に入力されて２つに
分けられ、一方はそのまま並直列変換器１０３へ入力さ
れる。またもう一方は遅延時間がＮビットのデータ期間
Ｔと等しい遅延器１０２で時間Ｔの遅延を与えられた後
に並直列変換器１０３へ入力される。並直列変換器１０
３は２つの並列な入力データ系列を、入力データ系列の
２倍のデータレートの直列のデータ系列に変換（多重）
して出力する。

【００６８】並直列変換器１０３のデータ変換の様子を
図を用いて説明する。図２は送信すべきデータ系列｛Ａ
i｝（ｉは整数）と、｛Ａi｝に遅延器１０２による遅延
時間Ｔに相当するＮビットの遅延を与えたデータ系列
｛Ｂi｝と、並直列変換器１０３の出力｛Ｃi｝の時間変
化を示した図である。図２から、｛Ａi｝と｛Ｂi｝の関
係は次式のように書き表せる。 Ｂi＝Ａ_i-N また並直列変換器１０３の出力｛Ｃi｝は、｛Ａi｝と
｛Ｂi｝によって次のように書き表せる。 Ｃi ＝｛Ｃi,1、Ｃi,2｝＝｛Ａi、Ｂi｝＝｛Ａi、Ａ
_i-N｝ 図１の並直列変換器１０３の出力ＣｉはＢＰＳＫ変調器
１０４でＢＰＳＫ変調され、変調信号は高周波増幅器等
で電力増幅された後に送信される（図示せず）。送信さ
れた電波は受信機で受信され、高周波増幅器等で電力増
幅された後（図示せず）、復調部１０５に入力されて同
期検波回路１０６で同期検波される。ここで同期検波回
路１０６は従来の技術において図４４に示したものと同
一である。同期検波回路１０６の出力はキャリアスリッ
プ補償回路１０７に入力されてキャリアスリップの補償
が行なわれる。

【００６９】キャリアスリップ補償回路１０７の動作に
ついて図を用いて説明する。図３はキャリアスリップ補
償回路１０７の構成例を示す図である。図３において３
０１は遅延回路、３０２は判定器、３０３は直並列変換
器で多重されたデ−タを分離する。３０４は遅延時間が
Ｎビットのデータ期間Ｔと等しい遅延器、３０５は排他
的論理和回路、３０６はシフトレジスタ、３０７は加算
器、３０８はピークサーチ回路、３０９はｔ−フリップ
フロップ、３１０は位相回転回路、３１１はキャリアス
リップ検出回路である。

【００７０】次に、動作を説明する。同期検波回路１０
６の出力はキャリアスリップ補償回路１０７に入力され
ると２つに分けられ、一方は遅延回路３０１により所定
の遅延を与えられて、位相回転回路３１０に入力され
る。またもう一方はキャリアスリップ検出回路３１１の
判定器３０２に入力される。判定器３０２は同期検波出
力ベクトルの符号が１か０か判定する。すなわち判定器
３０２は同期検波出力ベクトルの同相成分ｒｅによって
以下の値を出力する。

【００７１】

【数３】

【００７２】判定器３０２の出力データ系列｛ｃ_i｝は
直並列変換器３０３に入力されて、入力データ系列の半
分のデータレートの２つのデータ系列に変換（分離）さ
れる。直並列変換器３０３の出力のうち、送信側で遅延
Ｔを与えられたデータ系列はそのまま排他的論理和回路
３０５に入力され、また直並列変換器３０３の出力のう
ち、送信側で遅延Ｔを与えられていないデータ系列は遅
延器３０４に入力され、Ｎビットのデータ期間Ｔと等し
い遅延を与えられて排他的論理和回路３０５に入力され
る。

【００７３】直並列変換器３０３のデータ変換の様子を
図４を用いて説明する。図４は判定器３０２の出力デー
タ系列｛ｃ_i｝と、直並列変換器３０３の出力のうち送
信側で遅延を与えられていないデータ系列｛ａ_i｝と、
送信側で遅延器１０２によってＮビットのデータ期間と
等しい時間Ｔなる遅延を与えられたデータ系列｛ｂ_i｝
の時間変化を示した図である。図４に示すように、｛ｃ
_i｝と｛ａ_i｝、｛ｂ_i｝の関係は次式のように書き表せ
る。 ｃ_i ＝｛ｃ_i,1、ｃ_i,2｝＝｛ａ_i、ｂ_i｝

【００７４】また、キャリアスリップの影響のみを考え
るために雑音による誤りを無視すると、｛ｂ_i｝は
｛ａ_i｝に対して送信時にＴの遅延を与えられているの
で、時間Ｔあたりのビット数Ｎを用いて、｛ａ_i｝と
｛ｂ_i｝の関係は次のように書き表せる。 ｂ_i＝ａ_i-N これらのことから、｛ｃ_i｝は｛ａ_i｝を用いて以下のよ
うに書き表すことができる。 ｃ_i ＝｛ａ_i、ａ_i-N｝ なお、送信時図１の並直列変換器１０３の出力Ｃ_i、即
ち図２のＣ_i＝｛Ａ_i，Ａ_i-N｝が受信時図３の直並列変
換器３０３の入力ｃ_i＝｛ａ_i，ａ_i-N｝に対応するもの
とするが、送受信タイミングがずれてＣ_i＝｛Ａ_i，Ａ
_i-N｝が受信時のｃ_i＝｛ａ_i-N-1，ａ_i｝に対応すること
もありうる。ここでは、データ送受信に先立ち疑似ラン
ダムパターンなど特定のパターンを送受信して、Ｃ_i＝
｛Ａ_i，Ａ_i-N｝が受信時のｃ_i＝｛ａ_i，ａ_i-N｝に対応
するよう予め同期をとっておくものとして以下説明す
る。さて、今キャリアスリップが発生したとする。ＢＰ
ＳＫ変調を用いた場合の信号空間図においてキャリアの
安定点は原点について対称であるから、キャリアスリッ
プ発生以降の検波出力は全て符号が反転する。

【００７５】キャリアスリップによる符号反転の様子を
図５を用いて説明する。図５は判定器３０２の出力デー
タ系列｛ｃ_i｝において、データａ₂ の受信時からキャ
リアスリップが発生したと仮定したときの、｛ｃ_i｝と
｛ａ_i｝、｛ｂ_i｝の時間変化を示した図である。図中の
斜線部はデータが符号反転していることを示し、データ
記号上には￣を附す。すなわち｛ｃ_i｝は以下のように
書き表せる。

【００７６】

【数４】

【００７７】このとき、直並列変換器出力｛ａ_i｝、
｛ｂ_i｝は以下のように書き表せる。

【００７８】

【数５】

【００７９】データ系列｛ａ_i｝は図３の遅延器３０４
においてＮビット期間と等しい時間Ｔの遅延が与えられ
る。従って排他的論理和回路３０５の入力すなわち｛ａ
_i-N｝と｛ｂ_i｝の遅延時間は送信側で与えられた遅延時
間を含めて双方ともＴとなり、｛ａ_i-N｝と｛ｂ_i｝は次
のように書き表せる。

【００８０】

【数６】

【００８１】すなわち、｛ａ_i｝と｛ｂ_i｝を時間的にず
らして送受信を行なうことによりキャリアスリップによ
るデータの反転位置が、遅延時間Ｔに相当するＮビット
だけずれることがわかる。図３の排他的論理和回路３０
５では｛ａ_i-N｝と｛ｂ_i｝の排他的論理和を計算して出
力する。すなわち排他的論理和回路３０５の出力を｛Ｅ
i｝とすれば、｛Ｅi｝は以下のように書き表せる。

【００８２】

【数７】

【００８３】排他的論理和回路３０５と加算器３０７の
動作を図６を用いて説明する。図６はキャリアスリップ
が発生した場合の｛ａ_i-N｝、｛ｂ_i｝、｛Ｅi｝、並び
に加算器３０７の出力｛Ｓi｝である。雑音による誤り
は無視しているので、キャリアスリップが発生しなけれ
ば｛ａ_i-N｝と｛ｂ_i｝は同じデータ系列であるから｛Ｅ
i｝＝０である。ところがキャリアスリップが発生する
とまず｛ｂ_i｝が反転し、遅延時間Ｔに相当するＮビッ
ト後に｛ａ_i-N｝が反転する。従って図６に示すように
｛Ｅi｝はＮビット期間だけ１を出力する。排他的論理
和回路３０５の出力｛Ｅi｝はＮ段のシフトレジスタ３
０６に入力され、加算器３０７においてＮビット期間の
移動加算値が出力される。従ってシフトレジスタ３０６
にｉ番目の信号が入力した時の加算器３０７の出力Ｓi
は次のように書き表せる。

【００８４】

【数８】

【００８５】すなわちＳiは、Ｎ−１シンボル過去から
現時点までの｛Ｅi｝を加算した値となる。従ってＳiに
顕著なピークが現れたならば、これをスリップの発生と
みなして同期検波出力を補償する。加算器３０７の出力
Ｓiはピークサーチ回路３０８に入力される。ピークサ
ーチ回路３０８では、Ｓiのピーク位置が推定される。

【００８６】ピークサーチ回路３０８の動作を図７を用
いて説明する。図７はピークサーチ回路３０８のフロー
チャートの一例である。図７に示すように、ピークサー
チ回路３０８は、まず始めに加算器３０７の出力Ｓiの
値域（０〜Ｎ）内にしきい値Ｔhを設定し、Ｓiの最大値
ｍの初期値をＴhとする。次に、加算器３０７の出力Ｓi
としきい値Ｔhを比較し（ステップＳ１）、Ｓi≦Ｔhな
らば、すなわちＳiがしきい値Ｔh以下ならばステップＳ
４に進む。ステップＳ４ではｍが初期値Ｔhのままであ
ればステップＳ５に進む。ステップＳ５では、次シンボ
ル入力時の加算器出力Ｓ_i+1をＳiに入れ換えて再びステ
ップＳ１に戻る。すなわちＳi≦ＴhならばステップＳ１
→ステップＳ４→ステップＳ５→ステップＳ１のループ
で動作し

【００８７】次にステップＳ１においてＳi＞Ｔhなら
ば、すなわちＳiがしきい値Ｔhを越えたならばステップ
Ｓ２に進む。ステップＳ２ではＳiと最大値ｍを比較
し、Ｓi＞ｍならば、すなわちＳiが最大値ｍよりも大き
ければ、ステップＳ３に進んで最大値ｍにＳiを入れ換
え、最大値を与えるｉ_m にｉを入れ換えて、ステップＳ
５に進む。またステップＳ２においてＳi≦ｍならば、
すなわちＳiが最大値ｍ以下ならば、ステップＳ５に進
む。ステップＳ５では、次シンボル入力時の加算器出力
Ｓ_i+1 をＳiに入れ換えて再びステップＳ１に戻る。

【００８８】すなわち一度加算器３０７の出力Ｓiがし
きい値Ｔhを越えて大きくなったならば、再びＳi≦Ｔh
となるまではステップＳ１→ステップＳ２→ステップＳ
５→ステップＳ１（Ｓi＞ｍの場合はステップＳ１→ス
テップＳ２→ステップＳ３→ステップＳ５→ステップＳ
１）のループで動作し、最大値検出を行なう。ステップ
Ｓ１においてＳi≦Ｔhになったならば、すなわち再び加
算器３０７の出力Ｓiがしきい値Ｔhよりも小さくなった
ならばステップＳ４に進み、最大値ｍがしきい値Ｔhと
等しくなければそのときの最大値ｍを与えるｉ_mがピー
ク位置であると判定して終了する。

【００８９】ピークサーチの結果Ｓi＝ｍとなる時点ｉ_m
を、キャリアスリップ発生時点とする。図８はキャリア
スリップが発生した場合の加算器３０７の出力Ｓiの時
間変化の一例と、この時のピーク位置推定の方法を説明
する図である。図８においてしきい値ＴhはＮの７０％
程度の値に予め設定してあり、加算器３０７の出力Ｓi
がＴhを越えた太線部分で最大値検出を行ない、時刻ｉ_m
をピーク時点と決定する。

【００９０】図３のピークサーチ回路３０８から出力さ
れるキャリアスリップ検出信号は、ｔ−フリップフロッ
プ３０９に入力される。ｔ−フリップフロップ３０９の
出力はキャリアスリップ検出信号が入力される度に１、
０の値を交互に出力するスイッチ動作を行なう。ｔ−フ
リップフロップ３０９からはキャリアスリップ検出器３
１１の出力としてキャリアスリップ補償信号が出力され
る。キャリアスリップ補償信号は位相回転回路３１０に
入力されて、遅延回路３０１から出力される同期検波出
力を回転する。

【００９１】位相回転回路３１０の動作を図９を用いて
説明する。図９は同期検波出力を示す信号空間図であ
る。位相回転回路３１０に入力される同期検波出力が実
線で示すベクトル（１）であるとすると、キャリアスリ
ップ補償信号が０のとき、すなわちキャリアスリップが
偶数回発生したためデータの符号が反転していない場合
は、実線のままのベクトル（１）を出力する。一方、キ
ャリアスリップ補償信号が１のとき、すなわちキャリア
スリップによってデータの符号が反転している場合は、
位相回転回路３１０は実線で示した同期検波出力と反対
向きの点線で示したベクトル（２）を出力する。

【００９２】以上のことから、キャリアスリップが発生
して同期検波出力の符号が反転しても、位相回転回路３
１０が同期検波出力の位相を再び１８０゜回転させるこ
とがわかる。すなわち、キャリアスリップによってデー
タの符号が反転しても、再びデータの符号が反転されて
受信データを補償することができる。

【００９３】図１のキャリアスリップ補償回路１０７の
キャリアスリップ補償済みの出力は直並列変換器１０８
に入力され、｛α_i｝、｛β_i｝の２つのデータ系列に変
換（分離）される。なお、ここでは、データ送受信に先
立ち特定パターンを送受信して、送信時図１の並直列変
換器１０３の出力Ｃ_i、即ち図２のＣ_i＝｛Ａ_i，Ａ_i-N｝
が受信時直並列変換器１０８の出力ｃ_i＝｛α_i，β_i｝
に対応するよう予め同期をとっておくものとする。｛β
_i｝は｛α_i｝に対して送信時にＮビット期間と等しいＴ
の遅延を与えられているので、遅延器１０９で｛α_i｝
にＮビット期間と等しいＴの遅延を与えることによって
両方の系列の遅延量を等しくすることができる。合成回
路１１０は遅延量が等しくなった｛α_i-N｝、｛β_i｝を
合成する。

【００９４】合成回路１１０の動作を図を用いて説明す
る。図１０は等利得合成を行なう場合の合成回路１１０
の構成図である。図１０において、１００１はベクトル
加算器である。すなわちベクトル加算器１００１によっ
て等利得合成を実現できる。合成回路１１０に入力され
た｛α_i-N｝、｛β_i｝は、ベクトル加算器１００１に入
力され、等利得で加算されて合成回路１１０から出力さ
れる。

【００９５】図１の合成回路１１０の出力は判定器１１
１に入力され、判定器１１１は入力の同相成分Ｒｅによ
って以下の値を出力する。

【００９６】

【数９】

【００９７】判定値Ｄは復調器出力として音声復号器等
により復号され、音声、映像等のデータとして出力され
る。

【００９８】以上の動作において、時間をずらした同一
データを送信し、受信側で遅延量を等しくして合成受信
を行なう時間ダイバーシチ方式を用いると共に、同期検
波におけるキャリアスリップを検出してデータの補償を
行なうので、ビット誤り率を低くできる。

【００９９】実施の形態２．なお、上記実施の形態１で
はキャリアスリップ補償回路１０７における加算器３０
７は段数Ｎのシフトレジスタ３０６の全てのタップの出
力を加算する構成としたが、これは必ずしも必要ではな
く、例えば図１１（ａ）に示すようにシフトレジスタ３
０６の後段に加算器１１０１と遅延時間が１データ期間
Ｄと等しい遅延器１１０２とからなる積分器を設け、シ
フトレジスタ３０６の入力Ｅiを積分器に加え、反対に
シフトレジスタ３０６の最後段の出力Ｅ_i-Nを減ずるこ
とで同様の動作を実現できる。すなわち、加算器１１０
１のｉ番目の出力をＳiとすると、以下の関係が成立す
る Ｓ_i＝Ｓ_i+1 ＋Ｅ_i−Ｅ_i-N この場合、加算する要素の数を少なくすることができる
ため簡単な回路で加算器を構成できる。

【０１００】実施の形態３．また、別の加算器３０７の
構成例として、例えば図１１（ｂ）に示すようにアップ
ダウンカウンタ１１０３を用い、ＥiとＥ_i-Nの排他的論
理和をアップダウンカウンタ１１０３のイネーブル信号
Ｅとし、Ｅiをアップダウン信号Ｕ／Ｄとして用いる構
成でも実施の形態１と同様の動作を実現できる。

【０１０１】この場合の動作を説明する。シフトレジス
タ３０６の入力は０か１のどちらかであるから、Ｅiと
Ｅ_i-Nの組合せは以下の４通りであり、それぞれに対し
てＥiとＥ_i-Nの排他的論理和Ｅxも以下のように書き表
せる。

【０１０２】

【数１０】

【０１０３】Ｅi＝Ｅ_i-Nとなる場合、加算値は変化しな
いので加算出力は変わらない。この場合Ｅx＝０、すな
わちアップダウンカウンタ１１０３のイネーブル信号Ｅ
＝０となるので出力は変化しない。またＥi≠Ｅ_i-Nとな
る場合はＥx＝１、すなわちアップダウンカウンタ１１
０３のイネーブル信号Ｅ＝１となり、Ｅi＝１ならばア
ップダウン信号Ｕ／Ｄ＝１となってカウンタはカウント
アップし、Ｅi＝０ならばアップダウン信号Ｕ／Ｄ＝０
となってカウンタはカウントダウンする。すなわちアッ
プダウンカウンタ１１０３のｉ番目の出力をＳiとすれ
ば以下の関係が成り立つ。

【０１０４】

【数１１】

【０１０５】これにより実施の形態１における加算器３
０７と同様の動作を実現できる。またこの場合、加算す
る要素の数を少なくすることができるため簡単な回路で
構成できる。

【０１０６】実施の形態４．また、上記実施の形態１で
はキャリアスリップ補償回路１０７におけるピークサー
チ回路３０８は単純な最大値検出を行なう構成とした
が、これは必ずしも最大値検出である必要はなく、例え
ば図１２に示すようなフローチャートで行なってもよ
い。

【０１０７】図１２に示したフローチャートの動作を説
明する。図１２に示したように、ピークサーチ回路３０
８はステップＳ１〜ステップＳ５の動作で実現される。
まず始めに加算器３０７の出力Ｓiの値域（０〜Ｎ）内
にしきい値Ｔhを設定し、カウンタの初期値Ｎｃ＝０と
する。次にステップＳ１において、カウント値Ｎｃ＝０
ならばステップＳ２に進む。ステップＳ２では加算器３
０７の出力Ｓiとしきい値Ｔhを比較し、Ｓi≦Ｔhならば
ステップＳ５に進み、ステップＳ５では次シンボル入力
時の加算器出力Ｓ_i+1 をＳiに入れ換えて再びステップ
Ｓ１に戻る。すなわちＳi≦ＴhならばステップＳ１→ス
テップＳ２→ステップＳ５→ステップＳ１のループで動
作し、ｉが増えてもカウント値Ｎｃは０のままである。

【０１０８】次に、ステップＳ２においてＳi＞Ｔhにな
ったならば、すなわち加算器３０７の出力Ｓiがしきい
値Ｔhを越えたならばステップＳ３に進み、Ｎｃを１だ
け増やしてステップＳ４に進む。ステップＳ４では加算
器３０７の出力Ｓiとしきい値Ｔhを比較し、Ｓi＞Ｔhな
らばステップＳ５に進み、次シンボル入力時の加算器出
力Ｓ_i+1 をＳiに入れ換えて再びステップＳ１に戻る。
このときＮｃ≠０であるからステップＳ１からステップ
Ｓ３に進み、Ｎｃを１だけ増やして再びステップＳ４に
進む。

【０１０９】すなわち一度加算器３０７の出力Ｓiがし
きい値Ｔhを越えて大きくなったならば、再びＳi≦Ｔh
となるまではステップＳ１→ステップＳ３→ステップＳ
４→ステップＳ５→ステップＳ１のループで動作し、ｉ
が１だけ増えるとＮｃも１だけ増える。ステップＳ４に
おいてＳi≦Ｔhになったならば、すなわち再び加算器３
０７の出力Ｓiがしきい値Ｔh以下になったならば、その
ときのカウント値Ｎmの半分、すなわちＮm／２シンボル
前がピーク位置であるとして終了する。つまり加算器３
０７の出力Ｓiがしきい値Ｔhよりも大きい期間の中間点
をピーク位置であるとする。

【０１１０】図１３はキャリアスリップが発生した場合
の加算器３０７の出力の時間変化の一例と、この時のピ
ーク位置推定の方法を説明する図である。図１３におい
て、雑音による誤りが多いためＳiのピークは歪んでし
まい、最大値検出ではピーク位置の正確な推定は困難で
ある。しきい値ＴhはＮの半分の値に設定してあり、Ｓi
がＴhを越えて大きくなった時点から再び小さくなる時
点までカウンタをカウントアップする。このときピーク
位置は最終的なカウント値Ｎmの半分、すなわちＮm／２
を与える時点ｉ_s であると推定してキャリアスリップ検
出信号を出力する。この場合、最大値検出に比べて正確
なピークサーチを行なうことができる。

【０１１１】実施の形態５．また、上記実施の形態１で
は合成回路１１０は等利得合成を行なう構成としたが、
これは必ずしも等利得合成である必要はなく、例えば最
大比合成でもよい。図１４に最大比合成の場合の合成回
路１１０の構成例を示す。図１４において、１４０１、
１４０２は絶対値検出器、１４０３、１４０４は乗算
器、１４０５はベクトル加算器である。合成回路１１０
に入力された｛α_i-N｝、｛β_i｝は、それぞれ絶対値検
出器１４０１、１４０２に入力されて絶対値|α_i-N|、|
β_i|が検出される。検出された|α_i-N|、|β_i|はそれぞ
れ乗算器１４０３、１４０４で｛α_i-N｝、｛β_i｝にか
けられてＳＮ比に応じた重付けをされた後、ベクトル加
算器１４０５に入力され、加算されて判定器１１１に入
力される。

【０１１２】図１５はベクトル加算の例を示すもので図
において、|α_i-N|＝２、|β_i|＝１とすると、ベクトル
加算器１４０５の入力は｛β_i｝が１倍であるのに対し
て、｛α_i-N｝が太線で示したように２倍される。すな
わち振幅が大きい信号には重みを加え、振幅が小さな信
号の重みを軽んじてからベクトル加算器１４０５で加算
して加算出力が得られる。以上のように合成回路１１０
を最大比合成とすることで、等利得合成に比べて大きな
ダイバーシチ効果が得られる。

【０１１３】実施の形態６．また、別の合成回路１１０
の構成例として、例えば選択合成の場合の復調部の構成
図を図１６に示す。図１６において、１６０１は選択信
号生成回路、１６０２は合成回路である。なお図１と同
一または相当部分については同一符号を付してその説明
は省略する。また、図１６のキャリアスリップ補償回路
１０７の詳細は図３と同一で説明を省略する。

【０１１４】選択信号生成回路１６０１と合成回路１６
０２の動作について説明する。図１７は選択信号生成回
路１６０１の構成図である。図１７において、１７０１
は受信レベル検出器、１７０２は遅延時間がＮビットの
データ期間Ｔと等しい遅延器、１７０３は比較器であ
る。受信信号は選択信号生成回路１６０１に入力される
と受信レベル検出器１７０１で受信レベルが検出され
る。検出された受信レベルは２つに分けられ、一方は遅
延器１７０２でＮビットのデータ期間Ｔと等しい遅延を
与えられた後、比較器１７０３のＡ入力に入力される。
またもう一方は遅延されずに比較器１７０３のＢ入力に
入力される。比較器１７０３では入力レベルの大きい方
を示す選択信号Ｃoを出力する。すなわち、比較器１７
０３出力の選択信号Ｃoは、Ａ、Ｂの大小関係によって
次のような値となる。

【０１１５】

【数１２】

【０１１６】比較器１７０３の出力すなわち選択信号
は、合成回路１６０２に入力される。図１８は合成回路
１６０２の構成図である。図１８において、１８０１は
選択器である。すなわち選択合成を行なう場合の合成回
路は、選択器１８０１を用いて実現できる。選択器１８
０１は選択信号が０ならば｛α_i-N｝を、１ならば
｛β_i ｝を図１６の判定器１１１に出力する。すなわ
ち、遅延された系の方の受信レベルが大きい場合は遅延
された系のデータを出力し、遅延されていない系の方の
受信レベルが大きい場合は遅延されていない系のデータ
を出力することで、選択合成を行うことができる。

【０１１７】以上のように合成回路１１０を選択合成と
することで、等利得合成に比べて簡単な回路構成とする
ことができる。

【０１１８】実施の形態７．なお、上記実施の形態６で
は図１６に示したように、選択合成の後に合成出力の同
相成分に基づいてデータが０か１かの判定を判定器１１
１が行なう構成としたが、判定器１１１の位置は必ずし
も選択合成後である必要はなく、例えば図１９（ａ）に
示す受信機のように同期検波回路の後に判定器１１１を
用いてデータ判定を行なってもよい。

【０１１９】この場合のキャリアスリップ補償回路１０
７の構成例を図１９（ｂ）に示す。図１９（ａ）に示し
たように、選択合成を行なって、かつ判定器１１１をキ
ャリアスリップ補償回路１０７の前置とすることによっ
て、図１９（b）のキャリアスリップ補償回路１０７に
おける判定器３０２（実施の形態６の図１６のキャリア
スリップ補償回路１０７の詳細を示す図３の判定器３０
２）を省略することが可能であり、素子の数を減らすこ
とができる。

【０１２０】実施の形態８ ．本実施の形態は畳込み符
号化を行ってからＢＰＳＫ変調をするものである。図２
０は本実施の形態における通信システムの構成を示す構
成図であり、図において、２００１は畳込み符号器、２
００２、２００３、２００７及び２００８は遅延時間が
Ｍビットのデータ期間Γと等しい遅延器、２００４は並
直列変換器で、時間をずらせた同一デ−タを多重する。
２００５はキャリアスリップ補償回路、２００６は直並
列変換器で、多重化された信号を分離する。２００９及
び２０１０は合成回路、２０１１はビタビ復号器であ
る。また、図１と同一または相当部分については同一符
号を付してその説明は省略する。

【０１２１】次に動作について説明する。実施の形態１
と同様に、音声、映像等のデータは音声符号器等により
ディジタル信号に変換され、送信すべきデータ系列とな
る。送信すべきデータ系列は変調部１０１に入力されて
符号化率R=1/2の畳込み符号器２００１で畳込み符号化
される。畳込み符号器２００１の出力である２つのデー
タ系列は、さらにそれぞれ２つに分けられ、一方はその
まま並直列変換器２００４へ入力される。またもう一方
は遅延時間がＭビットのデータ期間τと等しい遅延器２
００２及び２００３で時間τの遅延を与えられた後に並
直列変換器２００４へ入力される。並直列変換器２００
４は４つの並列な入力データ系列を、入力データ系列の
４倍のデータレートの直列のデータ系列に変換（多重）
して出力する。

【０１２２】並直列変換器２００４のデータ変換の様子
を図を用いて説明する。図２１は畳込み符号化されたデ
ータ系列｛Ａi｝及び｛Ｂi｝と、｛Ａi｝及び｛Ｂi｝に
遅延器２００２及び２００３による遅延時間τに相当す
るＭビットの遅延を与えたデータ系列｛Ａi■｝及び
｛Ｂi■｝と、並直列変換器２００４の出力｛Γi｝の時
間変化を示した図である。図２１から、｛Ａi｝と｛Ａi
■｝及び｛Ｂi｝と｛Ｂi■｝の関係はそれぞれ次式のよ
うに書き表せる。 Ａi■＝Ａ_i-M Ｂi■＝Ｂ_i-M また並直列変換器２００４の出力｛Γi｝は、｛Ａi｝、
｛Ａi■｝、｛Ｂi｝、｛Ｂi■｝によって次のように書
き表せる。 Γi ＝｛Γi,1、Γi,2、Γi,3、Γi,4｝ ＝｛Ａi、Ａi■、Ｂi、Ｂi■｝＝｛Ａi、Ａ_i-M、Ｂi、
Ｂ_i-M｝

【０１２３】図２０の並直列変換器２００４の出力はＢ
ＰＳＫ変調器１０４でＢＰＳＫ変調され、高周波増幅器
等で電力増幅された後に送信される（図示せず）。送信
された電波は受信機で受信され、高周波増幅器等で電力
増幅された後（図示せず）、復調部１０５に入力されて
同期検波回路１０６で同期検波される。同期検波回路１
０６の出力はキャリアスリップ補償回路２００５に入力
されてキャリアスリップの補償が行なわれる。

【０１２４】キャリアスリップ補償回路２００５の動作
を図を用いて説明する。図２２はキャリアスリップ補償
回路２００５の構成例を示す図である。図２２において
２２０１は直並列変換回路で、多重化された信号を分離
する。２２０２及び２２０３は遅延時間がＭビットのデ
ータ期間τと等しい遅延回路、２２０４及び２２０５は
排他的論理和回路、２２０６及び２２０７はシフトレジ
スタ、２２０８はピークサーチ回路である。また、図３
と同一または相当部分については同一符号を付してその
説明は省略する。

【０１２５】同期検波回路１０６の出力はキャリアスリ
ップ補償回路２００５に入力されると２つに分けられ、
一方は遅延回路３０１により所定の遅延を与えられて、
位相回転回路３１０に入力される。またもう一方はキャ
リアスリップ検出回路３１１の判定器３０２に入力され
る。判定器３０２は同期検波出力ベクトルの符号が１か
０か判定する。すなわち判定器３０２は同期検波出力ベ
クトルの同相成分ｒｅによって以下の値を出力する。

【０１２６】

【数１３】

【０１２７】判定器３０２の出力データ系列｛γ_i｝は
直並列変換器２２０１に入力されて、入力データ系列の
１／４のデータレートの４つのデータ系列に変換（分
離）される。なお、ここでは、データ送受信に先立ち特
定パターンを送受信して、送信時図２０の並直列変換器
２００４の出力Γｉ、即ち図２１のΓｉ＝｛Ａｉ、Ａ
ｉ’、Ｂｉ、Ｂｉ’｝が受信時直並列変換器２２０１の
出力γi＝｛ａi、ａi’、ｂi、ｂi’｝に対応するよう
予め同期をとっておくものとする。直並列変換器２２０
１の出力のうち、送信側でＭビットのデータ期間と等し
い遅延τを与えられたデータ系列はそのまま排他的論理
和回路２２０４及び２２０５に入力され、また直並列変
換器２２０１の出力のうち、送信側でＭビットのデータ
期間と等しい遅延τを与えられていないデータ系列は遅
延器２２０２及び２２０３に入力され、Ｍビットのデー
タ期間τと等しい遅延を与えられて排他的論理和回路２
２０４及び２２０５に入力される。

【０１２８】直並列変換器２２０１のデータ変換の様子
を図を用いて説明する。図２３は判定器３０２の出力デ
ータ系列｛γ_i｝と、直並列変換器２２０１の出力のう
ち送信側で遅延を与えられていないデータ系列｛ａ_i｝
及び｛ｂ_i｝と、送信側で遅延器２００２及び２００３
によってＭビットのデータ期間と等しい遅延τを与えら
れたデータ系列｛ａ_i■｝及び｛ｂ_i■｝の時間変化を示
した図である。図２３にも示すように、｛γ_i｝と
｛ａ_i｝、｛ａ_i■｝、｛ｂ_i｝、｛ｂ_i■｝の関係は次式
のように書き表せる。 γ_i ＝｛γ_i,1、γ_i,2、γ_i,3、γ_i,4｝ ＝｛ａ_i、 ａ_i■、 ｂ_i、 ｂ_i■｝

【０１２９】また、キャリアスリップの影響のみを考え
るために雑音による誤りを無視すると、｛ａ_i■｝及び
｛ｂ_i■｝はそれぞれ｛ａ_i｝及び｛ｂ_i｝に対して送信
時にＭビットのデータ期間と等しいτの遅延を与えられ
ているので、時間τあたりのビット数Ｍを用いて
｛ａ_i｝と｛ａ_i■｝及び｛ｂ_i｝と｛ｂ_i■｝の関係は次
のように書き表せる。 ａ_i■＝ａ_i-M ｂ_i■＝ｂ_i-M これらことから、｛γ_i｝は｛ａ_i｝、｛ｂ_i｝を用いて
以下のように書き表すことができる。 γ_i ＝｛ａ_i、ａ_i■、 ｂ_i、ｂ_i■｝ ＝｛ａ_i、ａ_i-M、ｂ_i、ｂ_i-M｝ さて、今キャリアスリップが発生したとする。ＢＰＳＫ
変調を用いた場合の信号空間図におけるキャリアの安定
点は原点について対称であるから、キャリアスリップ発
生以降の検波出力は全て符号が反転する。

【０１３０】キャリアスリップによる符号反転を図を用
いて説明する。図２４は判定器３０２の出力データ系列
｛γ_i｝において、データａ₂の受信時からキャリアスリ
ップが発生したと仮定したときの、｛γ_i｝と｛ａ_i｝、
｛ａ_i■｝及び｛ｂ_i｝、｛ｂ_i■｝の時間変化を示した
図である。図中の斜線部は符号が反転していることを示
し、データ記号上には￣を示す。すなわち｛γ_i｝は以
下のように書き表せる。

【０１３１】

【数１４】

【０１３２】このとき、直並列変換器２２０１の出力
｛ａ_i｝、｛ａ_i■｝、｛ｂ_i｝、｛ｂ_ｉ■｝は以下のよ
うに書き表せる。

【０１３３】

【数１５】

【０１３４】データ系列｛ａ_ｉ｝は遅延器２２０２にお
いて、またデータ系列｛ｂ_i｝は遅延器２２０３におい
てそれぞれＭビットのデータ期間と等しいτの遅延が与
えられる。従って排他的論理和回路２２０４及び２２０
５の入力すなわち｛ａ_i-M｝と｛ａ_i■｝、並びに｛ｂ
_i-M｝と｛ｂ_i■｝の遅延量はともにＭビットのデータ期
間τと等しくなって、次のように書き表せる。

【０１３５】

【数１６】

【０１３６】すなわち、｛ａ_i｝と｛ａ_i■｝、及び｛ｂ
_i｝と｛ｂ_i■｝をそれぞれ時間的にずらして送受信を行
なうことによりキャリアスリップによるデータの反転位
置が、遅延時間τに相当するＭビットだけずれることが
わかる。排他的論理和回路２２０４及び２２０５では
｛ａ_i-M｝と｛ａ_i■｝、及び｛ｂ_i-M｝と｛ｂ_i■｝の排
他的論理和を計算して出力する。すなわち排他的論理和
回路２２０４及び２２０５の出力を｛Ｅa_i｝、｛Ｅb_i｝
とすれば、｛Ｅa_i｝、｛Ｅb_i｝は以下のように書き表せ
る。

【０１３７】

【数１７】

【０１３８】排他的論理和回路２２０４及び２２０５と
加算器３０７の動作を図を用いて説明する。図２５はキ
ャリアスリップが発生した場合の｛ａ_i-M｝と｛ａ
_i■｝、｛ｂ_i-M｝と｛ｂ_i■｝、｛Ｅa_i｝と｛Ｅb_i｝、
並びに加算器３０７の出力｛Ｓ_i｝である。雑音による
誤りは無視しているので、キャリアスリップが発生しな
ければ｛ａ_i-M｝と｛ａ_i■｝及び｛ｂ_i-M｝と｛ｂ_i■｝
は同じデータ系列であるから｛Ｅa_i｝＝｛Ｅb_i｝＝０で
ある。ところがキャリアスリップが発生するとまず｛ａ
_i■｝、｛ｂ_i■｝が反転し、遅延時間Ｔに相当するＭビ
ット後に｛ａ_i-M｝、｛ｂ_i-M｝が反転する。従って図２
５に示すように｛Ｅa_i｝と｛Ｅb_i｝はＭビット期間だけ
１を出力する。排他的論理和回路２２０４及び２２０５
の出力｛Ｅa_i｝及び｛Ｅb_i｝はそれぞれＭ段のシフトレ
ジスタ２２０６及び２２０７に入力され、加算器３０７
においてそれぞれのＭビット期間の移動加算値が出力さ
れる。従ってシフトレジスタ２２０６及び２２０７にｉ
番目の信号が入力したときの加算器３０７の出力Ｓiは
次のように書き表せる。

【０１３９】

【数１８】

【０１４０】すなわちＳiは、Ｍ−１シンボル過去から
現時点までの｛Ｅa_i｝と｛Ｅb_i｝を加算した値となる。
従ってＳiに顕著なピークが現れたならば、これをスリ
ップの発生とみなして同期検波出力を補償する。加算器
３０７の出力Ｓiはピークサーチ回路２２０８に入力さ
れる。ピークサーチ回路２２０８では、Ｓiのピーク位
置が推定され、キャリアスリップ検出信号が出力され
る。なお、キャリアスリップ補償回路における加算器
を、移動加算器で構成、積分器で構成、シフトレジスタ
と加算器と遅延器で構成、またはシフトレジスタと排他
的論理和回路とアップダウンカウンタで構成してもよ
い。また、キャリアスリップ補償回路におけるピークサ
ーチ回路を、加算器出力が予め設定したしきい値を横切
るタイミングから求めてもよい。

【０１４１】ピークサーチ回路２２０８から出力される
キャリアスリップ検出信号は、ｔ−フリップフロップ３
０９に入力される。ｔ−フリップフロップ３０９の出力
はキャリアスリップ検出信号が入力される度に１、０の
値を交互に出力するスイッチ動作を行なう。ｔ−フリッ
プフロップ３０９からはキャリアスリップ検出器３１１
の出力としてキャリアスリップ補償信号が出力される。
キャリアスリップ補償信号は位相回転回路３１０に入力
されて、遅延回路３０１から出力される同期検波出力を
反転する。

【０１４２】以上のことから、キャリアスリップが発生
して同期検波出力の符号が反転しても、位相回転回路３
１０が同期検波出力の位相を再び回転させることがわか
る。すなわち、キャリアスリップによってデータの符号
が反転しても、再びデータの符号が反転されて受信デー
タを補償することができる。

【０１４３】キャリアスリップ補償回路２００５のキャ
リアスリップ補償済みの出力は直並列変換器２００６に
入力され、｛α_i｝、｛α_i■｝、｛β_i｝、｛β_i■｝の
４つのデータ系列に変換（分離）される。なお、ここで
は、データ送受信に先立ち特定パターンを送受信して、
送信時図２０の並直列変換器２００４の出力Γｉ、即ち
図２１のΓｉ＝｛Ａｉ、Ａｉ’、Ｂｉ、Ｂｉ’｝が受信
時直並列変換器２２０６の出力γｉ＝｛α_i、α_i■、β
_i、β_i■｝に対応するよう予め同期をとっておくものと
する。｛α_i■｝は｛α_i｝、｛β_i■｝は｛β_i｝に対し
て送信時にＭビット期間と等しいτの遅延を与えられて
いるので、遅延器２００７及び２００８で｛α_i｝、
｛β_i｝にＭビット期間と等しいτの遅延を与えること
によって両方の系列の遅延量を等しくすることができ
る。合成回路２００９及び２０１０は、遅延量が等しく
なった｛α_i-M｝と｛α_i■｝、及び｛β_i-M｝と｛β
_i■｝をそれぞれ合成する。合成回路２００９及び２０
１０の出力はビタビ復号器２０１１に入力され、最尤復
号が行なわれる。ここでビタビ復号器は、畳込み符号に
対する最尤復号器として動作する。ビタビ復号器２０１
１の出力すなわち復調器出力は音声復号器等により復号
され、音声、映像等のデータとして出力される。

【０１４４】以上の動作において、時間をずらした同一
データを送信し、受信側で遅延量を等しくして合成受信
を行なう時間ダイバーシチ技術の特徴を利用すること
で、同期検波におけるキャリアスリップを検出してデー
タの補償を行ない、これによってビット誤り率の低い良
好な通信が可能となる。さらに送信機で畳込み符号化、
受信機でビタビ復号を行なう構成とすることで、同一の
Ｅb／Ｎ₀における誤り率を低下させることができるとい
う利点を有する。

【０１４５】図２６に、畳込み符号化を行なった場合と
行なわない場合のビット誤り率を示す。図２６において
横軸はＥb／Ｎ₀、縦軸はビット誤り率である。図中の曲
線（１）は、ＢＰＳＫ変調方式を使用したときの理論ビ
ット誤り率Ｐe＝1/2erfc(Eb/N₀)1/2である。また曲線
（２）は、ＢＰＳＫ変調方式に加えて拘束長Ｋ＝７の畳
込み符号を使用したときのビット誤り率の上界を計算機
で求めた結果である。（１）に比べて（２）は、非常に
良好なビット誤り率を示すことがわかる。なお、図２０
の合成回路２００９および合成回路２０１０は実施の形
態１の等化利得合成、実施の形態５の最大比合成または
実施の形態６の選択合成のいずれかで構成してもよい。

【０１４６】実施の形態９．なお、上記実施の形態８で
は、図２０に示したように畳込み符号器２００１の符号
化率Ｒを1/2としたが、これは必ずしも1/2である必要は
ない。例えば符号化率を高めるために畳込み符号化ビッ
トの一部を周期的に消去することによって得られるビタ
ビ復号用パンクチャド符号を行なってＲを3/4にしても
よい。あるいは図２７に示したように誤り訂正能力を上
げるために符号化率Ｒを1/4としてもよい。Ｒ＝1/4の場
合、図２７に示したように、図２０における並直列変換
器２００４に相当する並直列変換器は入力が８つあるの
で、出力は入力データ系列の８倍のデータレートとな
り、また直並列変換器２００６に相当する直並列変換器
の出力のデータレートは入力データ系列の１／８のデー
タレートとなる。

【０１４７】実施の形態１０．また、上記実施の形態８
では、図２０に示したように送信機及び受信機で与える
遅延をＭビットのデータ期間に等しい時間τとしたが、
これは必ずしもτである必要はなく、変調部１０１で与
える遅延と復調部１０５で与える遅延の和が各デ−タ系
列で互いに等しくすることでもよい。例えば図２８に示
すように４つのデータ系列に対して０、τ、２τ、３τ
の遅延を変調部１０１で与え、復調部１０５で与える遅
延を３τ、２τ、τ、０として遅延量を等しくしてもよ
い。

【０１４８】また、例えば４つのデータ系列に対して与
える遅延量を図２９に示すように変調部１０１で０、２
τ、τ、３τとし、復調部１０５で３τ、τ、２τ、０
としてもよい。この場合、同一のデータ系列間の遅延量
はそれぞれ２τとなるため、フェージング等の影響によ
る受信信号レベルの変動が緩慢な場合は、遅延量がτの
場合と比べて時間ダイバーシチによる改善効果が大き
い。なお、データ系列が４つとして説明したがこれに限
るものではない。

【０１４９】実施の形態１１．本実施の形態はビット誤
り率を改善するため差動符号化してから実施の形態８の
畳込み符号化するものである。図３０は本実施の形態に
おける通信システムの構成を示す構成図であり、図にお
いて、３００１は差動符号器、３００２は符号反転に対
してトランスペアレントな畳込み符号器、３００３は差
動復号器である。また、図２０と同一または相当部分に
ついては同一符号を付してその説明は省略する。

【０１５０】次に動作について説明する。実施の形態９
と同様に、音声、映像等のデータは音声符号器等により
ディジタル信号に変換され、送信すべきデータ系列とな
る。送信すべきデータ系列は差動符号器３００１で差動
符号化された後、符号化率R=1/2の、符号反転に対して
トランスペアレントな畳込み符号器３００２で畳込み符
号化される。符号反転に対してトランスペアレントな畳
込み符号とは、符号器入力系列が反転すると符号器出力
系列も反転するような畳込み符号のことである。

【０１５１】符号反転に対してトランスペアレントな畳
込み符号を図を用いて説明する。図３１は符号化率R=1/
2、拘束長K=7の、符号反転に対してトランスペアレント
な畳込み符号器の構成例であり、３１０１は段数７のシ
フトレジスタ、３１０２及び３１０３は２を法とする加
算器である。図３１において、例えば畳込み符号器にお
けるシフトレジスタ３１０１の状態Ｄ＝｛1、1、0、1、0、0、
1｝である場合、畳込み符号器出力（P、Q）＝（0、1）と
なるが、これに対してＤが反転した状態｛0、0、1、0、1、1、
0｝の場合は（P、Q）＝（1、0）となって出力も反転す
る。すなわち符号器入力系列が反転すると符号器出力系
列も反転する。

【０１５２】図３０の畳込み符号器３００２の出力であ
る２つのデータ系列は、さらにそれぞれ２つに分けら
れ、一方はそのまま並直列変換器２００４へ入力され
る。またもう一方は遅延時間がＭビットのデータ期間τ
と等しい遅延器２００２及び２００３で時間τの遅延を
与えられた後に並直列変換器２００４へ入力される。並
直列変換器２００４は４つの並列な入力データ系列を、
入力データ系列の４倍のデータレートの直列のデータ系
列に変換（多重）して出力する。

【０１５３】並直列変換器２００４の出力はＢＰＳＫ変
調器１０４でＢＰＳＫ変調され、変調信号は高周波増幅
器等で電力増幅された後に送信される（図示せず）。送
信された電波は受信機で受信され、高周波増幅器等で電
力増幅された後（図示せず）、復調部１０５に入力され
て同期検波回路１０６で同期検波される。同期検波回路
１０６の出力はキャリアスリップ補償回路２００５に入
力されてキャリアスリップの補償が行なわれる。

【０１５４】キャリアスリップ補償回路２００５の出力
は直並列変換器２００６に入力され、｛α_i｝、｛α
_i■｝、｛β_i｝、｛β_i■｝の４つのデータ系列に変換
（分離）される。｛α_i■｝は｛α_i｝、｛β_i■｝は
｛β_i｝に対して送信時にＭビット期間と等しいτの遅
延を与えられているので、遅延器２００７及び２００８
で｛α_i｝、｛β_i｝にＭビット期間と等しいτの遅延を
与えることによって両方の系列の遅延量を等しくするこ
とができる。合成回路２００９及び２０１０は、遅延量
が等しくなった｛α_i-M｝と｛α_i■｝、及び｛β_i-M｝
と｛β_i■｝をそれぞれ合成する。合成回路２００９及
び２０１０の出力は畳込み符号に対する最尤復号器であ
るビタビ復号器２０１１に入力され、最尤復号が行なわ
れる。

【０１５５】ここでビタビ復号系列について説明する。
上述のように畳込み符号器は符号反転に対してトランス
ペアレントであるから、入力送信差動符号化系列の符号
が反転した場合、畳込み符号化系列も反転し、入力送信
差動符号化系列と畳込み符号化系列は１対１に対応す
る。ところで、雑音による誤りを無視すれば入力送信差
動符号化系列と復号系列は同一となるので、キャリアス
リップの発生により畳込み符号化系列の符号が反転した
場合、復号データ系列の符号も反転する。従って、入力
データ系列に差動符号化を施し、さらに復号データ系列
に対して差動復号を行なえば、キャリアスリップ補償回
路だけではビット誤り率特性の劣化を充分に抑制できな
い場合であっても、回線のビット誤り率を劣化させるこ
となく正しい復調器出力が得られる。

【０１５６】ビタビ復号器２０１１の出力は差動復号器
３００３に入力され、差動復号が行なわれて復調器出力
が得られる。復調器出力は音声復号器等により復号さ
れ、音声、映像等のデータとして出力される。

【０１５７】以上の動作において、時間をずらした同一
データを送信し、受信側で遅延量を等しくして合成受信
を行なう時間ダイバーシチ技術の特徴を利用すること
で、同期検波におけるキャリアスリップを検出してデー
タの補償を行ない、これによってビット誤り率の低い良
好な通信が可能となる。さらに畳込み符号として符号反
転に対してトランスペアレントな畳込み符号を用い、送
信機で差動符号化の後に畳込み符号化を行ない、かつ受
信機でビタビ復号の後に差動復号を行なう構成とするこ
とで、例えば受信ＳＮ比が極めて低く、キャリアスリッ
プ発生頻度が高いために、あるいはキャリアスリップ発
生間隔が短いためにキャリアスリップ補償回路だけでは
ビット誤り率特性の劣化を充分に抑制できない場合であ
っても、回線のビット誤り率を劣化させることなく正し
い復調器出力が得られ、同一のＥｂ／Ｎｏにおける誤り
率を低下させることができるという利点を有する。

【０１５８】キャリアスリップ発生頻度が高い場合の誤
りの様子を図を用いて説明する。図３２（ａ）は畳込み
符号化の前とビタビ復号の後に差動符号化・差動復号を
行なわない場合、また図３２（ｂ）は畳込み符号化の前
とビタビ復号の後に差動符号化・差動復号を行なった場
合の誤りの様子である。図３２（ａ）において、送信側
で差動符号化を行なわない送信データ系列を｛Ｓa｝と
する。この時の受信データ系列｛Ｒa｝における誤り
は、一般に斜線部で示したようにバースト的となること
が知られている。キャリアスリップ発生頻度が高いた
め、｛Ｒa｝におけるバースト誤りは頻繁に発生する
が、差動符号化・差動復号を行なわない場合は｛Ｒa｝
が復調器出力となるため｛Ｃa｝に示したように誤り率
が劣化する。一方畳込み符号化の前とビタビ復号の後に
差動符号化・差動復号方式を用いた場合は図３２（ｂ）
のようになる。すなわち送信データ系列｛Ｓa｝に差動
符号化を施した系列を｛Ｓd｝とする。この時の受信デ
ータ系列｛Ｒd｝は図３２（ｂ）に示したように｛Ｓd｝
と比較してバースト的に誤るが、｛Ｒd｝をさらに差動
復号すれば復調データは｛Ｒd■｝となり、｛Ｃd｝に示
したように誤りを軽減することができる。

【０１５９】図３３に畳込み符号化の前とビタビ復号の
後に差動符号化・差動復号を行なった場合と行なわなか
った場合のビット誤り率を示す。図３３において横軸は
Ｅb／Ｎ₀、縦軸はビット誤り率である。畳込み符号化の
前とビタビ復号の後に差動符号化・差動復号を行なわな
かった場合を曲線（１）に、また行なった場合を曲線
（２）に示す。（１）に比べて（２）は良好なビット誤
り率を示すことがわかる。

【０１６０】実施の形態１２．本実施の形態は実施の形
態８および実施の形態１０の他の例として、ＢＰＳＫ変
調を行った後、スペクトル拡散して送信し、逆拡散して
受信し同期検波しようとするものである。次に、図を用
いて本実施の形態について説明する。図３４は実施の形
態８の他の例を示す図で、実施の形態８の図２０に拡散
回路３４０１と逆拡散回路３４０２を付加したものであ
る。また、図２０と同一または相当部分については同一
符号を付してその説明は省略する。また、図３５は実施
の形態１０の他の例示す図で、実施の形態１０の図３０
に拡散回路３４０１と逆拡散回路３４０２を付加したも
のである。また、図３０と同一または相当部分について
は同一符号を付してその説明は省略する。

【０１６１】次に、ＢＰＳＫ変調までの動作は省略し、
ＢＰＳＫ変調後の動作について説明する。図３４および
図３５において並直列変換器２００４の出力はＢＰＳＫ
変調器１０４でＢＰＳＫ変調され拡散回路３４０１へ入
力されてスペクトル拡散が行なわれる。

【０１６２】拡散回路３４０１の動作を図を用いて説明
する。図３６は拡散回路３４０１の構成例を示す図であ
り、図３６において３５０１はＰＮ系列発生器、３５０
２は乗算器である。拡散回路３４０１に入力された変調
信号は、乗算器３５０２に入力される。乗算器３５０２
では、ＰＮ系列発生器３５０１から出力される変調デー
タレートよりも高いレートのＰＮ系列が直列データ系列
に掛けられてスペクトル拡散信号が出力される。

【０１６３】図３７は１．信号波形に（ａ）ＢＰＳＫ変
調信号、（ｂ）ＰＮ系列および（ｃ）スペクトル拡散信
号の信号波形を示し、２．スペクトル形状に（ａ）ＢＰ
ＳＫ変調信号と（ｃ）スペクトル拡散信号のスペクトル
形状を示した図である。図３７において（ａ）に示す狭
帯域スペクトルを持つＢＰＳＫ変調信号は、（ｂ）に示
す変調データレートよりも高いレートのＰＮ系列と掛け
あわされて、（ｃ）に示すスペクトル拡散信号に変換さ
れる。図３７に示すように、スペクトル拡散信号はＢＰ
ＳＫ変調信号と比べて広帯域の信号となる。

【０１６４】図３４および図３５の拡散回路３４０１か
ら出力されるスペクトル拡散信号は、高周波増幅器等で
電力増幅された後に送信される（図示せず）。送信され
た電波は受信機で受信され、高周波増幅器等で電力増幅
された後（図示せず）、復調部１０５に入力され、逆拡
散回路３４０２へ入力されてスペクトルの逆拡散が行な
われる。

【０１６５】逆拡散回路の動作を図を用いて説明する。
図３８は逆拡散回路の構成例を示す図であり、図３８に
おいて３７０１はＰＮ系列発生器、３７０２は乗算器、
３７０３は時間弁別制御回路である。逆拡散回路３４０
２に入力された受信拡散信号は、時間弁別回路３７０３
に入力され、ＰＮ系列発生器３７０１から出力されるＰ
Ｎ系列が送信機のＰＮ系列と同期するようにＰＮ系列発
生器３７０１を制御する。また受信拡散信号は乗算器３
７０２に入力され、乗算器３７０２でＰＮ系列発生器３
７０１から出力される送信機と同期したＰＮ系列が掛け
あわされてＢＰＳＫ変調信号が出力される。

【０１６６】図３９は、１．信号波形に（ａ）受信拡散
信号、（ｂ）送信機と同期したＰＮ系列および（ｃ）Ｂ
ＰＳＫ変調信号の波形を示し、２．スペクトル形状に
（ａ）受信拡散信号と（ｃ）ＢＰＳＫ変調信号のスペク
トル形状を示した図である。図３９において（ａ）に示
す受信拡散信号は、広帯域の希望波以外に狭帯域の他局
からの妨害波が混入しているものとする。この受信拡散
信号に、（ｂ）のような送信機と同期したＰＮ系列を掛
けあわせることで相関受信を行ない、（ｃ）に示す狭帯
域スペクトルを持つＢＰＳＫ変調信号を得ることができ
る。このとき他局からの妨害波は送信側で拡散されてい
ないために相関受信されず、スペクトル拡散されて
（ｃ）に示すように低レベルの信号に変換される。すな
わち送信側でスペクトル拡散を行ない、受信側で逆拡散
を行なうスペクトル拡散システムとすることで、他局か
らの妨害による影響を軽減できる。

【０１６７】図３４または図３５の逆拡散回路３４０２
から出力されるＢＰＳＫ変調信号は、同期検波回路１０
６で同期検波される。同期検波回路１０６の出力はキャ
リアスリップ補償回路２００５に入力されてキャリアス
リップの補償が行なわれる。他の動作は図２０または図
３０と同様である。

【０１６８】以上の動作において、時間をずらした同一
データを送信し、受信側で遅延量を等しくして合成受信
を行なう時間ダイバーシチ技術の特徴を利用すること
で、同期検波におけるキャリアスリップを検出してデー
タの補償を行ない、これによってビット誤り率の低い良
好な通信が可能となる。さらに送信機で畳込み符号化、
受信機でビタビ復号を行なう構成または、送信機で差動
符号化と畳込み符号化を、受信機でビタビ復号と差動復
号化を行なう構成とすることで、同一のＥb／Ｎo におけ
る誤り率を低下させることができるという利点を有す
る。また、送信時及び受信時に、それぞれスペクトルの
拡散及び逆拡散を行ない、スペクトル拡散通信システム
とすることで、干渉や妨害に強く、また秘匿性に優れた
通信システムを提供することが可能となる。

【０１６９】なお、上記例においては送信機でＢＰＳＫ
変調を行なった後にスペクトル拡散を行ない、受信機で
逆拡散を行なった後に同期検波を行なう構成としたが、
これは必ずしもこの順番である必要はなく、スペクトル
拡散を行なった後にＢＰＳＫ変調を行ない、同期検波を
行なった後に逆拡散を行なう構成としてもよい。

【０１７０】実施の形態１３．これまで、すべての実施
の形態では図１に示したように、同期検波回路とキャリ
アスリップ補償回路の構成は同期検波回路が同期検波を
行ったあとキャリアスリップ補償回路がキャリアスリッ
プ補償を行う構成としたが、本実施の形態ではキャリア
スリップ補償信号を同期検波回路にフィードバックをか
ける構成とするものである。

【０１７１】本実施の形態における送信機の変調部は実
施の形態１と同様で説明を省略する。構成図４０（ａ）
は本実施の形態における受信機の構成を示す構成図であ
り、５１０１は同期検波回路、５１０７はキャリアスリ
ップ補償回路である。他は実施の形態１と同様で説明を
省略する。

【０１７２】次に動作について説明する。送信機からの
電波は受信機で受信され、高周波増幅器等で電力増幅さ
れた後（図示せず）、復調部１０５に入力されて同期検
波回路５１０１で同期検波される。

【０１７３】同期検波回路５１０１の構成図を図４１に
示す。同期検波回路５１０１は、従来の技術において図
４４に示した搬送波再生回路４１０２の出力に、位相回
転回路５２０１を付加したものである。図４１におい
て、搬送波再生回路４１０２の出力である再生搬送波
は、位相回転回路５２０１に入力されて位相が回転さ
れ、乗算器４１０１で受信信号を同期検波する。

【０１７４】同期検波回路５１０１の出力はキャリアス
リップ補償回路５１０７に入力されてキャリアスリップ
の補償が行なわれる。図４０（ｂ）はキャリアスリップ
補償回路５１０７の構成例であり、実施の形態１（図
３）に示す構成と同じであるが、キャリアスリップ補償
回路５１０７の出力は同期検波回路５１０１に接続され
ている点が異なる。

【０１７５】キャリアスリップ補償信号は図４１に示す
同期検波回路５１０１の位相回転回路５２０１に入力さ
れて搬送波位相を回転する。即ち、キャリアスリップ補
償信号が０のときは、キャリアスリップが偶数回発生し
たためデータの符号が反転していないとして搬送波位相
を回転しない。一方、キャリアスリップ補償信号が１の
ときは、キャリアスリップによってデータの符号が反転
しているとして、位相回転回路５２０１は搬送波位相を
１８０度回転する。これによってキャリアスリップの影
響を補償することができる。

【０１７６】また、このようにキャリアスリップ補償信
号を同期検波回路５１０１にフィードバックし、同期検
波の搬送波位相を１８０度回転する構成とすることで、
本実施の形態のキャリアスリップ補償回路５１０７は実
施の形態１のキャリアスリップ補償回路１０７と比較し
て図３の遅延回路３０１を省略することができる。

【０１７７】図４０（ａ）の同期検波回路５１０１のキ
ャリアスリップ補償済みの出力は直並列変換器１０８に
入力され、｛α_i｝、｛β_i｝の２つのデータ系列に変換
（分離）される。｛β_i｝は｛α_i｝に対して送信時にＮ
ビット期間と等しいＴの遅延を与えられているので、遅
延器１０９で｛α_i｝にＮビット期間と等しいＴの遅延
を与えることによって両方の系列の遅延量を等しくする
ことができる。合成回路１１０は遅延量が等しくなった
｛α_i-N｝、｛β_i｝を合成する。

【０１７８】合成回路１１０の出力は判定器１１１に入
力され、判定器１１１は入力の同相成分Ｒｅによってデ
ータが０か１か判定し、判定値は復調器出力として音声
復号器等により復号され、音声、映像等のデータとして
出力される。

【０１７９】以上の動作において、キャリアスリップ補
償回路から出力されるキャリアスリップ補償信号を同期
検波回路にフィードバックして、同期検波の検波軸を１
８０度回転させる構成とすることで、キャリアスリップ
補償回路の構成要素である遅延回路を省略でき、素子数
を低減できる。

【０１８０】

【０１８１】

【０１８２】

【０１８３】

【０１８４】

【０１８５】

【０１８６】

【０１８７】

【０１８８】

【０１８９】

【０１９０】

【０１９１】

【発明の効果】 本発明によれば、受信機において、伝送
路で発生するキャリアスリップを検出し、受信信号から
当該キャリアスリップを補償するので誤り率を低くでき
る。

【０１９２】また、時間差をつけて複数のデータ系列に
ついてキャリアスリップ補償を行うので時間ダイバーシ
チに強い通信システムの受信機を得ることができる。

【０１９３】また、キャリアスリップ補償手段における
加算器をシフトレジスタの全てのタップの出力を加算す
る構成としたので、移動加算を求めることができる。

【０１９４】また、キャリアスリップ補償手段における
加算器を、シフトレジスタと排他的論理和回路とアップ
ダウンカウンタで構成するので、簡単な回路で移動加算
を求めることができる。

【０１９５】また、キャリアスリップ補償手段における
加算器を、シフトレジスタと加算器と遅延器で構成する
ので、加算を構成する素子の数を少なくでき、簡単な回
路で移動加算を求めることができる。

【０１９６】また、キャリアスリップ補償手段のピーク
検出手段において、移動加算手段の加算器の出力が所定
値を超えてから所定値以下になる期間からピーク位置求
めることで、雑音による誤りが多くピーク位置の特定が
困難な場合であっても正確なピーク検出が行える。

【０１９７】また、時間のずれた同一の受信信号の遅延
量を等しくして合成受信を行なうので、キャリアスリッ
プが生じてもビット誤り率を低くできる。

【０１９８】また、合成手段で時間をずらせた同一の受
信信号を等利得合成するので、ダイバーシチ効果が得ら
れる。

【０１９９】また、合成手段で時間をずらせた同一の受
信信号を最大比合成するので、大きなダイバーシチ効果
が得られる。

【０２００】また、合成手段で時間をずらせた同一の受
信信号を選択合成するので、簡単な回路でダイバーシチ
効果が得られる。

【０２０１】また、キャリアスリップ補償信号を同期検
波回路にフィードバックし、同期検波回路の検波位相を
回転することでキャリアスリップの補償を行なう構成と
したので、フィードフォワード型の構成で必要であった
遅延回路を省略し、回路を簡単化することができる。

【０２０２】第２３の発明においては、キャリアスリッ
プ補償信号を同期検波回路にフィードバックし、同期検
波回路の検波位相を回転することでキャリアスリップの
補償を行ない、同期検波後判定する構成としたので、フ
ィードフォワード型の構成で必要であった遅延回路を省
略し、キャリアスリップ補償手段の判定器と合成手段の
出力に用いる判定器を共用でき、回路を簡単化できる。

【０２０３】

【図面の簡単な説明】

【図１】実施の形態１による通信システムの構成を示す
構成図である。

【図２】実施の形態１による並直列変換回路の入出力デ
ータを示す図である。

【図３】実施の形態１によるキャリアスリップ補償回路
の構成を示す構成図である。

【図４】実施の形態１によるキャリアスリップ補償回路
内の直並列変換器の入出力データを示す図である。

【図５】実施の形態１によるキャリアスリップが発生し
た場合のキャリアスリップ補償回路内の直並列変換回路
の入出力データを示す図である。

【図６】実施の形態１によるキャリアスリップ補償回路
内の排他的論理和回路の入出力データ及び加算器出力を
示す図である。

【図７】実施の形態１によるピークサーチ回路の動作を
示すフローチャートである。

【図８】実施の形態１によるキャリアスリップ補償回路
内の加算器出力と、そのピークサーチ法を示す図であ
る。

【図９】実施の形態１による位相回転回路の動作を示す
図である。

【図１０】実施の形態１による合成回路の構成を示す構
成図である。

【図１１】実施の形態２及び実施の形態３によるキャリ
アスリップ補償回路内シフトレジスタと加算器の構成を
示す構成図である。

【図１２】実施の形態４によるピークサーチ回路の動作
を示すフローチャートである。

【図１３】実施の形態４によるキャリアスリップ補償回
路内の加算器出力と、そのピークサーチ法を示す図であ
る。

【図１４】実施の形態５による合成回路の構成を示す構
成図である。

【図１５】実施の形態５による合成回路の動作を示す図
である。

【図１６】実施の形態６による復調部の構成を示す構成
図である。

【図１７】実施の形態６による選択信号生成回路の構成
を示す構成図である。

【図１８】実施の形態６による合成回路の構成を示す構
成図である。

【図１９】実施の形態７による通信システムの構成を示
す構成図である。

【図２０】実施の形態８による通信システムの構成を示
す構成図である。

【図２１】実施の形態８による並直列変換回路の入出力
データを示す図である。

【図２２】実施の形態８によるキャリアスリップ補償回
路の構成を示す構成図である。

【図２３】実施の形態８によるキャリアスリップ補償回
路内の直並列変換回路の入出力データを示す図である。

【図２４】実施の形態８によるキャリアスリップが発生
した場合のキャリアスリップ補償回路内の直並列変換回
路の入出力データを示す図である。

【図２５】実施の形態８によるキャリアスリップ補償回
路内の排他的論理和回路の入出力データ及び加算器出力
を示す図である。

【図２６】実施の形態８によるビット誤り率を示す図で
ある。

【図２７】実施の形態９による変調部の畳込み符号器、
遅延器及び並直列変換器、並びに復調部の直並列変換
器、遅延器、合成回路及びビタビ復号器を示す図であ
る。

【図２８】実施の形態１０による変調部の畳込み符号
器、遅延器及び並直列変換器、並びに復調部の直並列変
換器、遅延器、合成回路及びビタビ復号器を示す図であ
る。

【図２９】実施の形態１０による変調部の畳込み符号
器、遅延器及び並直列変換器、並びに復調部の直並列変
換器、遅延器、合成回路及びビタビ復号器を示す図であ
る。

【図３０】実施の形態１１による通信システムの構成を
示す構成図である。

【図３１】実施の形態１１による畳込み符号器の構成を
示す構成図である。

【図３２】実施の形態１１によるキャリアスリップによ
る誤り発生を示した図である。

【図３３】実施の形態１１によるビット誤り率を示す図
である。

【図３４】実施の形態１２による通信システムの構成を
示す構成図である。

【図３５】実施の形態１２による通信システムの構成を
示す構成図である。

【図３６】実施の形態１２による拡散回路の構成を示す
構成図である。

【図３７】実施の形態１２による拡散回路の動作を説明
する図である。

【図３８】実施の形態１２による逆拡散回路の構成を示
す構成図である。

【図３９】実施の形態１２による逆拡散回路の動作を説
明する図である。

【図４０】実施の形態１３による復調部とキャリアスリ
ップ検出回路の構成を示す構成図である。

【図４１】実施形態１３による同期検波回路ップ補償回
路の構成を示す構成図である。

【図４２】従来の通信システムの構成を示す構成図であ
る。

【図４３】従来の差動符号器の構成を示す構成図であ
る。

【図４４】従来の同期検波回路の構成を示す構成図であ
る。

【図４５】従来の搬送波再生回路の構成を示す構成図で
ある。

【図４６】従来のＢＰＳＫ変調方式における位相不確定
性を説明する図である。

【図４７】従来の差動復号器の構成を示す構成図であ
る。

【図４８】従来の通信システムにおいてキャリアスリッ
プによる誤り発生を示した図である。

【図４９】従来の通信システムにおいて雑音による誤り
発生を示した図である。

【図５０】従来の受信機の構成を示す構成図である。

【図５１】従来の通信システムにおける送信データを示
す図である。

【図５２】従来の同期検波回路の構成を示す構成図であ
る。

【図５３】従来のユニークワード検出器の構成を示す構
成図である。

【符号の説明】

１０１ 変調部 １０２、１０９ 遅延器 １０３ 並直列変換器 １０４ ＢＰＳＫ変調器 １０５ 復調部 １０６ 同期検波回路 １０７ キャリアスリップ補償回路 １０８ 直並列変換器 １１０ 合成回路 １１１ 判定器 ３０１ 遅延回路 ３０２ 判定器 ３０３ 直並列変換器 ３０４ 遅延器 ３０５ 排他的論理和回路 ３０６ シフトレジスタ ３０７ 加算器 ３０８ ピークサーチ回路 ３０９ ｔ−フリップフロップ ３１０ 位相回転回路 ３１１ キャリアスリップ検出回路 １００１ ベクトル加算器 １１０１ 加算器 １１０２ 遅延器 １１０３ アップダウンカウンタ １４０１、１４０２ 絶対値検出器 １４０３、１４０４ 乗算器 １４０５ ベクトル加算器 １６０１ 選択信号生成回路 １６０２ 合成回路 １７０１ 受信レベル検出器 １７０２ 遅延器 １７０３ 比較器 １８０１ 選択器 ２００１ 畳込み符号器 ２００２、２００３、２００７、２００８ 遅延器 ２００４ 並直列変換器 ２００５ キャリアスリップ補償回路 ２００６ 直並列変換器 ２００９、２０１０ 合成回路 ２０１１ ビタビ復号器 ２２０１ 直並列変換器 ２２０２、２２０３ 遅延器 ２２０４、２２０５ 排他的論理和回路 ２２０６、２２０７ シフトレジスタ ２２０８ ピークサーチ回路 ３００１ 差動符号器 ３００２ 畳込み符号器 ３００３ 差動復号器 ３１０１ シフトレジスタ ３１０２、３１０３ 加算器 ３４０１ 拡散回路 ３４０２ 逆拡散回路 ３５０１ ＰＮ系列発生器 ３５０２ 乗算器 ３７０１ ＰＮ系列発生器 ３７０２ 乗算器 ３７０３ 時間弁別制御回路 ５１０１ 同期検波回路 ５１０７ キャリアスリップ補償回路 ５２０１ 位相回転回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−66760（ＪＰ，Ａ) 特開 平５−207107（ＪＰ，Ａ) 特開 平６−276239（ＪＰ，Ａ) 特開 平６−120995（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 1/02 H04L 27/18 - 27/22 H04B 7/02 - 7/08

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】送信データと該送信データに所定の時間遅
   延が付加された遅延送信データとが多重化された信号を
   受信信号として入力し、 上記受信信号を上記送信データに対応する第１の受信デ
   ータと上記遅延送信データに対応する第２の受信データ
   に分離する受信データ分離手段と、 上記第１の受信データに上記所定の時間遅延を付加する
   受信データ遅延手段と、 遅延付加された第１の受信データと上記第２の受信デー
   タとを順次比較し、不一致のビット数が所定数を超えか
   つ最大となるピ−ク位置を検出するキャリアスリップ検
   出手段とを有し、 上記キャリアスリップ検出結果に基づいて上記受信信号
   を位相回転処理してキャリアスリップ補償を行い、該補
   償済み受信信号を出力するキャリアスリップ補償手段を
   備えることを特徴とする受信機。
2. 【請求項２】送信データに第１の送信時間遅延が付加さ
   れた第１の遅延送信データと、同送信データに第２の送
   信時間遅延が付加された第２の遅延送信データとが多重
   化された信号を受信信号として入力し、 上記受信信号を前記第１の遅延送信データに対応する第
   １の受信データと、上記第２の遅延送信データに対応す
   る第２の受信データとに分離する受信データ分離手段
   と、 上記第１の受信データに第１の受信時間遅延を付加する
   受信データ遅延手段と、 上記第２の受信データに第２の受信時間遅延を付加する
   第２の受信データ遅延手段と、 各々所定の時間遅延が付加された第１の受信データと第
   ２の受信データとを順次比較し、不一致のビット数が所
   定数を超えかつ最大となるピ−ク位置を検出するキャリ
   アスリップ検出手段とを有し、 上記キャリアスリップ検出結果に基づいて上記受信信号
   を位相回転処理してキ ャリアスリップ補償を行い、該補
   償済み受信信号を出力するキャリアスリップ補償手段を
   備え、 上記第１の受信時間遅延及び第２の受信時間遅延は、上
   記第１の送信時間遅延と上記第１の受信時間遅延の和
   が、上記第２の送信時間遅延と上記第２の受信時間遅延
   の和に等しくなるように設定されることを特徴とする受
   信機。
3. 【請求項３】上記キャリアスリップ検出手段は、上記第
   １の遅延受信データと上記第２の受信データを順次比較
   し一致／不一致の比較結果をビット列で出力する比較手
   段と、 上記比較手段のビット列を順次記憶するシフトレジスタ
   と、 上記比較手段の出力と上記シフトレジスタの各段の出力
   の和を求める移動加算手段と、 上記移動加算手段の出力が所定値を超えかつ最大となる
   ピ−ク位置を検出し、検出結果を出力するピーク検出手
   段とを有することを特徴とする請求項１または請求項２
   に記載の受信機。
4. 【請求項４】上記キャリアスリップ検出手段は、上記第
   １の遅延受信データと上記第２の受信データを順次比較
   し、一致／不一致の比較結果をビット列で出力する比較
   手段と、 上記比較手段のビット列を順次記憶するシフトレジスタ
   と、 上記比較手段の出力と上記シフトレジスタの最終段の出
   力と比較し、同じならカウントせず、異なれば比較手段
   の出力値に従ってアップダウンカウントするアップダウ
   ンカウンタと、 アップダウンカウンタの出力が所定値を超えかつ最大と
   なるピ−ク位置を検出し、検出結果を出力するピーク検
   出手段とを有することを特徴とする請求項１または請求
   項２に記載の受信機。
5. 【請求項５】上記キャリアスリップ検出手段は、上記第
   １の遅延受信データと上記第２の受信データを順次比較
   し一致／不一致の比較結果をビット列で出力する比較手
   段と、 上記比較手段の上記ビット列を順次記憶するシフトレジ
   スタと、 比較手段の出力と加算器の出力の和から上記シフトレジ
   スタの最終段の出力の差を求める移動加算手段と、 移動加算手段の出力が所定値を超えかつ最大となるピ−
   ク位置を検出し、検出結果を出力するピーク検出手段と
   を有することを特徴とする請求項１または請求項２に記
   載の受信機。
6. 【請求項６】上記ピーク検出手段は、移動加算手段の加
   算器の出力が所定値を超えてから所定値以下になる期間
   に基づいてピーク位置を検出し検出結果を出力すること
   を特徴とする請求項３ないし請求項５のいずれかに記載
   の受信機。
7. 【請求項７】上記キャリアスリップ補償手段から出力さ
   れた補償済み受信信号を入力し、送信データに対応する
   第１の補償済み信号と、遅延送信データに対応する第２
   の補償済み信号とに分離する補償済み信号分離手段と、 上記補償済み信号分離手段から出力された第１の補償済
   み信号に上記所定の時間遅延を付加した第１の被合成信
   号を出力する補償済み信号遅延手段と、 上記補償済み信号分離手段から出力された第２の補償済
   み信号を第２の被合成信号とし、上記第１の被合成信号
   と該第２の被合成信号とを合成する合成手段とをさらに
   備えたことを特徴とする請求項１に記載の受信機。
8. 【請求項８】上記キャリアスリップ補償手段から出力さ
   れた補償済み受信信号を入力し、第１の遅延送信データ
   に対応する第１の補償済み信号と、第２の遅延送信デー
   タに対応する第２の補償済み信号とに分離する補償済み
   信号分離手段と、 上記補償済み信号分離手段から出力された第１の補償済
   み信号に上記第１の受信時間遅延を付加した第１の被合
   成信号を出力する第１の補償済み信号遅延手段と、 上記補償済み信号分離手段から出力された第２の補償済
   み信号に上記第２の受信時間遅延を付加した第２の被合
   成信号を出力する第２の補償済み信号遅延手段と、 上記第１の被合成信号と上記第２の被合成信号とを合成
   する合成手段とをさらに備えたことを特徴とする請求項
   ２に記載の受信機。
9. 【請求項９】上記合成手段は、上記第１の被合成信号と
   上記第２の被合成信号とを等しく重み付けして合成する
   構成とされたことを特徴とする、請求項７または請求項
   ８に記載の受信機。
10. 【請求項１０】上記合成手段は、上記第１の被合成信号
    と上記第２の被合成信号とに、それぞれ各信号の受信レ
    ベルに比例した重み付けを行って合成する構成とされた
    ことを特徴とする、請求項７または請求項８に記載の受
    信機。
11. 【請求項１１】上記合成手段は、上記第１の補償済み信
    号受信時点での上記受信信号の信号レベルと、上記第２
    の補償済み信号受信時点での上記受信信号の信号レベル
    とに基づいて、上記第１の被合成信号若しくは上記第２
    の被合成信号の何れか一方を選択して出力する構成とさ
    れたことを特徴とする、請求項７または請求項８に記載
    の受信機。
12. 【請求項１２】送信データと該送信データに所定の時間
    遅延が付加された遅延送信データとが多重化され、さら
    に２相位相シフトキーイング変調された変調信号を、受
    信信号として入力し、 該受信信号と、該受信信号から再生され所定の位相回転
    処理によりキャリアスリップ補償された搬送波信号とに
    基づいて同期検波処理を行い、同期検波信号を出力する
    同期検波回路をさらに備え、 上記キャリアスリップ補償手段は、上記同期検波信号を
    入力し上記キャリアスリップ検出手段から出力された検
    出結果に基づいて、上記搬送波信号を位相回転処理して
    キャリアスリップ補償を行い、 上記補償済み信号分離手段は、上記同期検波回路から出
    力された同期検波信号を入力し、第１の遅延送信データ
    に対応するに対応する第１の補償済み信号と、第２の遅
    延送信データに対応する第２の補償済み信号とに分離す
    る構成とされたことを特徴とする、請求項７に記載の受
    信機。
13. 【請求項１３】 送信データに第１の送信時間遅延が付加
    された第１の遅延送信データと、同送信データに第２の
    送信時間遅延が付加された第２の遅延送信データとが多
    重化され、さらに２相位相シフトキーイング変調された
    変調信号を、受信信号として入力し、 該受信信号と、該受信信号から再生され所定の位相回転
    処理によりキャリアスリップ補償された搬送波信号とに
    基づいて同期検波処理を行い、同期検波信号を出力する
    同期検波回路をさらに備え、 上記キャリアスリップ補償手段は、上記同期検波信号を
    入力し上記キャリアスリップ検出手段から出力された検
    出結果に基づいて、上記搬送波信号を位相回転処理して
    キャリアスリップ補償を行い、 上記補償済み信号分離手段は、上記同期検波回路から出
    力された同期検波信号を入力し、第１の遅延送信データ
    に対応するに対応する第１の補償済み信号と、第２の遅
    延送信データに対応する第２の補償済み信号とに分離す
    る構成とされたことを特徴とする、請求項８に記載の受
    信機。