JPH03288128A - アクティブマトリクス型液晶表示装置の駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置の駆動方法Info
- Publication number
- JPH03288128A JPH03288128A JP8995690A JP8995690A JPH03288128A JP H03288128 A JPH03288128 A JP H03288128A JP 8995690 A JP8995690 A JP 8995690A JP 8995690 A JP8995690 A JP 8995690A JP H03288128 A JPH03288128 A JP H03288128A
- Authority
- JP
- Japan
- Prior art keywords
- gate line
- liquid crystal
- crystal display
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 19
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アクティブマトリクス型液晶表示装置の駆動
方法に関する。
方法に関する。
従来の技術
近年、一画素に一トランジスタを配して画素駆動を行う
アクティブマトリクス型液晶表示装置の多画素化が進め
られている。
アクティブマトリクス型液晶表示装置の多画素化が進め
られている。
以下に従来のアクティブマトリクス型液晶表示装置の駆
動方法について説明する。
動方法について説明する。
第３図はアクティブマトリクス型液晶表示装置の構成図
、第４図は従来のアクティブマトリクス型液晶表示装置
の駆動方法を説明するためのデータ線に印加されるゲー
ト線電圧波形図である。これらの図において、１は信号
線、２はゲート線、３は電界効果型トランジスタ、４は
画素電極、５は電界効果型トランジスタ３のソース、６
は電界効果型トランジスタのドレイン、７および８はゲ
ート線２に印加されるゲート線電圧、９は電界効果型ト
ランジスタ３が非導通状態にある画素情報保持期間であ
る。
、第４図は従来のアクティブマトリクス型液晶表示装置
の駆動方法を説明するためのデータ線に印加されるゲー
ト線電圧波形図である。これらの図において、１は信号
線、２はゲート線、３は電界効果型トランジスタ、４は
画素電極、５は電界効果型トランジスタ３のソース、６
は電界効果型トランジスタのドレイン、７および８はゲ
ート線２に印加されるゲート線電圧、９は電界効果型ト
ランジスタ３が非導通状態にある画素情報保持期間であ
る。
第４図に示すように従来のアクティブマトリクス型液晶
表示装置の駆動方法は、まず１６Ｖのゲート線電圧７を
ゲート線２に印加する。それにより電界効果型トランジ
スタ３のソース５とドレイン６が導通状態となり、ゲー
ト線電圧７が持続ししている間に映像信号電圧が画素電
極４に書き込まれる。次のゲート線電圧８が印加される
迄の間、すなわち画素情報保持期間９ではゲート線２の
電圧をＯｖとし、電界効果型トランジスタを非導通状態
とする。
表示装置の駆動方法は、まず１６Ｖのゲート線電圧７を
ゲート線２に印加する。それにより電界効果型トランジ
スタ３のソース５とドレイン６が導通状態となり、ゲー
ト線電圧７が持続ししている間に映像信号電圧が画素電
極４に書き込まれる。次のゲート線電圧８が印加される
迄の間、すなわち画素情報保持期間９ではゲート線２の
電圧をＯｖとし、電界効果型トランジスタを非導通状態
とする。
発明が解決しようとする課題
しかしながら上記従来の構成では、画素情報保持期間中
に電界効果型トランジスタを非導通状態としているにも
かかわらず、ドレイン・ソース間の電極リークのために
画素電極に保持されている映像信号電圧が低下し、画素
情報が失われるという課題を有していた。
に電界効果型トランジスタを非導通状態としているにも
かかわらず、ドレイン・ソース間の電極リークのために
画素電極に保持されている映像信号電圧が低下し、画素
情報が失われるという課題を有していた。
本発明は上記従来の課題を解決するもので、電界効果型
トランジスタが非導通状態のとき、映像信号電圧を正し
く保持できるアクティブマトリクス型液晶表示装置の駆
動方法を提供することを目的とする。
トランジスタが非導通状態のとき、映像信号電圧を正し
く保持できるアクティブマトリクス型液晶表示装置の駆
動方法を提供することを目的とする。
課題を解決するための手段
上記目的を達成するために本発明のアクティブマトリク
ス型液晶表示装置の駆動方法は、画素情報保持期間中電
界効果型トランジスタのドレイン電流か最小になるゲー
ト電圧をゲート線に印加するものである。
ス型液晶表示装置の駆動方法は、画素情報保持期間中電
界効果型トランジスタのドレイン電流か最小になるゲー
ト電圧をゲート線に印加するものである。
作用
この構成によって、画素情報保持期間中の電界効果型ト
ランジスタを流れるリーク電流が最小となり、映像信号
電圧の低下が抑制できる。
ランジスタを流れるリーク電流が最小となり、映像信号
電圧の低下が抑制できる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるアクティブマトリク
ス型液晶表示装置の駆動方法を説明するためのデータ線
に印加されるゲート線電圧波形図、第２図は本発明のア
クティブマトリクス型液晶表示装置に使用している電界
効果型トランジスタの特性図である。なお、アクティブ
マトリクス型液晶表示装置の構成に関しては第３図に示
す構成図と同じであり、詳細説明は省略するが、異なる
点はゲート線２に印加する電圧であり、第１図に示すよ
うに画素情報保持期間９ではゲート線電圧７は−２，５
ｖに設定されている。この根拠について以下に説明する
。
ス型液晶表示装置の駆動方法を説明するためのデータ線
に印加されるゲート線電圧波形図、第２図は本発明のア
クティブマトリクス型液晶表示装置に使用している電界
効果型トランジスタの特性図である。なお、アクティブ
マトリクス型液晶表示装置の構成に関しては第３図に示
す構成図と同じであり、詳細説明は省略するが、異なる
点はゲート線２に印加する電圧であり、第１図に示すよ
うに画素情報保持期間９ではゲート線電圧７は−２，５
ｖに設定されている。この根拠について以下に説明する
。
本実施例の電界効果型トランジスタ３は厚さ５００μｍ
の多結晶シリコン膜に形成されたもので、そのチャネル
幅は２０μｍ、チャネル長は７μｍのものである。第２
図に示すように、ゲート電圧が−２，５Ｖのときにドレ
イン電流が最小となっている。すなわち、ゲート線２に
−２，５ｖ印加することにより、電界効果型トランジス
タ３のリーク電流を同図に示す最小値まで低減できる。
の多結晶シリコン膜に形成されたもので、そのチャネル
幅は２０μｍ、チャネル長は７μｍのものである。第２
図に示すように、ゲート電圧が−２，５Ｖのときにドレ
イン電流が最小となっている。すなわち、ゲート線２に
−２，５ｖ印加することにより、電界効果型トランジス
タ３のリーク電流を同図に示す最小値まで低減できる。
その結果、画素電極４に保持される映像信号電圧の低下
を抑制することができる。
を抑制することができる。
なお、上記の実施例では、電界効果型トランジスタとし
て多結晶シリコン膜に形成したｎチャネルトランジスタ
の例を示したが、その他に単結晶シリコンやアモルファ
スシリコンなどを材料とする電界効果型トランジスタで
も同様の効果が得られるのは言うまでもない。またｎチ
ャネルトランジスタの場合もまったく同様の効果が得ら
れる。
て多結晶シリコン膜に形成したｎチャネルトランジスタ
の例を示したが、その他に単結晶シリコンやアモルファ
スシリコンなどを材料とする電界効果型トランジスタで
も同様の効果が得られるのは言うまでもない。またｎチ
ャネルトランジスタの場合もまったく同様の効果が得ら
れる。
発明の効果
以上のように本発明は、画素情報保持期間中はドレイン
電流か最低となる電圧をゲート線に印加しておくことに
より電界効果型トランジスタのリーク電流を低減でき、
よって画素情報の保持特性に優れたアクティブマトリク
ス型液晶表示装置の駆動方法を実現できるものである。
電流か最低となる電圧をゲート線に印加しておくことに
より電界効果型トランジスタのリーク電流を低減でき、
よって画素情報の保持特性に優れたアクティブマトリク
ス型液晶表示装置の駆動方法を実現できるものである。
第１図は本発明の一実施例におけるアクティブマトリク
ス型液晶表示装置の駆動方法を説明するためのデータ線
に印加されるゲート線電圧波形図、第２図は本発明のア
クティブマトリクス型液晶表示装置に使用している電界
効果型トランジスタの特性図、第３図はアクティブマト
リクス型液晶表示装置の構成図、第４図は従来のアクテ
ィブマトリクス型液晶表示装置の駆動方法を説明するた
めのデータ線に印加されるゲート線電圧波形図である。 ７．８・・・・・・ゲート線電圧、９・・・・・・画素
情報保持期間（トランジスタの非導通状態）。
ス型液晶表示装置の駆動方法を説明するためのデータ線
に印加されるゲート線電圧波形図、第２図は本発明のア
クティブマトリクス型液晶表示装置に使用している電界
効果型トランジスタの特性図、第３図はアクティブマト
リクス型液晶表示装置の構成図、第４図は従来のアクテ
ィブマトリクス型液晶表示装置の駆動方法を説明するた
めのデータ線に印加されるゲート線電圧波形図である。 ７．８・・・・・・ゲート線電圧、９・・・・・・画素
情報保持期間（トランジスタの非導通状態）。
Claims (1)
- 一次元または二次元マトリクス状に配置されたトランジ
スタおよびそのドレインに接続された画素電極からなる
画素と、前記トランジスタの導通または非導通を制御す
るゲート線と、前記画素に映像信号電圧を与えるデータ
線とからなるアクティブマトリクス型液晶表示装置にお
いて、前記トランジスタの非導通状態におけるゲート線
電圧としてドレイン・ソース間を流れる電流が最小にな
る電圧を印加するアクティブマトリクス型液晶表示装置
の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8995690A JPH03288128A (ja) | 1990-04-04 | 1990-04-04 | アクティブマトリクス型液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8995690A JPH03288128A (ja) | 1990-04-04 | 1990-04-04 | アクティブマトリクス型液晶表示装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03288128A true JPH03288128A (ja) | 1991-12-18 |
Family
ID=13985143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8995690A Pending JPH03288128A (ja) | 1990-04-04 | 1990-04-04 | アクティブマトリクス型液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03288128A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172692A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | アクテイブ・マトリツクスパネルの駆動方法 |
| JPS5940696A (ja) * | 1982-04-06 | 1984-03-06 | セイコーエプソン株式会社 | 表示装置 |
| JPS6374034A (ja) * | 1986-09-18 | 1988-04-04 | Seiko Instr & Electronics Ltd | 電気光学的装置 |
| JPS6463996A (en) * | 1988-02-10 | 1989-03-09 | Seiko Epson Corp | Driving of matrix type liquid crystal display device |
-
1990
- 1990-04-04 JP JP8995690A patent/JPH03288128A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172692A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | アクテイブ・マトリツクスパネルの駆動方法 |
| JPS5940696A (ja) * | 1982-04-06 | 1984-03-06 | セイコーエプソン株式会社 | 表示装置 |
| JPS6374034A (ja) * | 1986-09-18 | 1988-04-04 | Seiko Instr & Electronics Ltd | 電気光学的装置 |
| JPS6463996A (en) * | 1988-02-10 | 1989-03-09 | Seiko Epson Corp | Driving of matrix type liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386352A (en) | Matrix type liquid crystal display | |
| JP2798540B2 (ja) | アクティブマトリクス基板とその駆動方法 | |
| JPH02170125A (ja) | マトリックス表示装置 | |
| KR950019869A (ko) | 화상표시장치 | |
| US8284156B2 (en) | Electrophoretic display device employing organic thin film transistors, driving method for driving circuits of the electrophoretic display device, and electronic apparatus including the electrophoretic display device | |
| US8581814B2 (en) | Method for driving pixels of a display panel | |
| KR970007424A (ko) | 액정표시장치의 구조 및 구동방법 | |
| JPH11109891A (ja) | ２次元アクティブマトリクス型光変調素子並びに２次元アクティブマトリクス型発光素子 | |
| JPH0126077B2 (ja) | ||
| JPH03288128A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| GB2034953A (en) | MOS-FET array drive for liquid crystal matrix display | |
| US20040041618A1 (en) | Method and system for reduction of off-current in field effect transistors | |
| JPS63107381A (ja) | 液晶駆動方法 | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH03229221A (ja) | 液晶パネル | |
| JPS61241797A (ja) | 液晶表示装置 | |
| JPS6057391A (ja) | 液晶表示装置の駆動方法 | |
| JPH0584883B2 (ja) | ||
| JP3000637B2 (ja) | 液晶表示装置の駆動方法 | |
| KR960025304A (ko) | 표시 장치의 구동 방법 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP4127602B2 (ja) | 液晶表示装置の駆動方法 | |
| JPS6225731A (ja) | 液晶表示装置の駆動方法 | |
| JP3168636B2 (ja) | 液晶駆動用ピクセル回路 | |
| JP2626651B2 (ja) | 液晶装置 |