JPH03283651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03283651A JPH03283651A JP8420890A JP8420890A JPH03283651A JP H03283651 A JPH03283651 A JP H03283651A JP 8420890 A JP8420890 A JP 8420890A JP 8420890 A JP8420890 A JP 8420890A JP H03283651 A JPH03283651 A JP H03283651A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- capacitor
- ion implantation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- -1 boro ions Chemical class 0.000 description 1
- 125000000740 n-pentyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])* 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
本発明は半導体装置に関し、特に、ＭＯＳ型半導体集積
回路装置におけるコンデンサの構造に関する。
回路装置におけるコンデンサの構造に関する。
（従来の技術）
従来のＭＯＳ型半導体集積回路装置におけるコンデンサ
の代表的な構造が第２図（ａ）に示される。本従来例は
、Ｎ型半導体基板１上に、第１の電極であるＰ−領域２
が形成され、薄い酸化膜４を介して第２の電極であるポ
リシリコン５が形成されている。また、第１の電極であ
るＰ−領域２はアルミ配線に接続されるため、良好なオ
ーミックコンタクトをとるためのＰ９領域６が例えば正
に帯電したボロイオンをイオン注入することにより形成
されている。Ｐ−領域２、薄い酸化ＷＡ４、ポリシリコ
ン５とでＭＯＳ構造のコンデンサが形成されており、ま
た、Ｐ−領域２とＮ型半導体基板１との接合面で寄生ダ
イオードＤ３．寄生コンデンサＣ３が形成されている。
の代表的な構造が第２図（ａ）に示される。本従来例は
、Ｎ型半導体基板１上に、第１の電極であるＰ−領域２
が形成され、薄い酸化膜４を介して第２の電極であるポ
リシリコン５が形成されている。また、第１の電極であ
るＰ−領域２はアルミ配線に接続されるため、良好なオ
ーミックコンタクトをとるためのＰ９領域６が例えば正
に帯電したボロイオンをイオン注入することにより形成
されている。Ｐ−領域２、薄い酸化ＷＡ４、ポリシリコ
ン５とでＭＯＳ構造のコンデンサが形成されており、ま
た、Ｐ−領域２とＮ型半導体基板１との接合面で寄生ダ
イオードＤ３．寄生コンデンサＣ３が形成されている。
本構造の等価回路図が第２図（ｂ）に示される。
（発明が解決しようとするｆｉ題）
Ｐ０＠域６を形成するためのイオン注入時に、コンデン
サ７の両極を構成するポリシリコン５とＰ−領域２とは
Ｐ−領域２に蓄えられた正電荷は、順方向ダイオードＤ
３を通してＮ型半導体基板１に容易に流れる。これによ
り両極間に電位差が生じる。すなわち、イオン注入時に
おける等価回路は第２図（Ｃ）のようになるので、Ａ−
８間の電位差はそのままコンデンサ７の両極間の電位差
となる。この場合、その電位差が薄い酸化膜４の絶縁耐
圧以上となると絶縁破壊が生じ、コンデンサとして機能
しなくなるという欠点がある。
サ７の両極を構成するポリシリコン５とＰ−領域２とは
Ｐ−領域２に蓄えられた正電荷は、順方向ダイオードＤ
３を通してＮ型半導体基板１に容易に流れる。これによ
り両極間に電位差が生じる。すなわち、イオン注入時に
おける等価回路は第２図（Ｃ）のようになるので、Ａ−
８間の電位差はそのままコンデンサ７の両極間の電位差
となる。この場合、その電位差が薄い酸化膜４の絶縁耐
圧以上となると絶縁破壊が生じ、コンデンサとして機能
しなくなるという欠点がある。
（課題を解決するための手段）
本発明の半導体装置は、
Ｎ型半導体基板内にＰ型の不純物導入領域が形成され、
該Ｐ型領域に接してＮ型の不純物導入領域が形成され、
該Ｎ型の不純物導入領域上に絶縁膜が形成され、該絶縁
膜上に電極層が形成され、これにより、該電極層と前記
Ｎ型の不純物導入領域とを両極とするコンデンサが形成
されている。
該Ｐ型領域に接してＮ型の不純物導入領域が形成され、
該Ｎ型の不純物導入領域上に絶縁膜が形成され、該絶縁
膜上に電極層が形成され、これにより、該電極層と前記
Ｎ型の不純物導入領域とを両極とするコンデンサが形成
されている。
（作 用）
イオン注入時にコンデンサの画電極が帯電する正の電荷
に対し、逆方向のダイオードを介在させ、正電荷の移動
を阻止することにより、コンデンサの両電極間に電位差
か生じず、これにより絶縁破壊が防止される。
に対し、逆方向のダイオードを介在させ、正電荷の移動
を阻止することにより、コンデンサの両電極間に電位差
か生じず、これにより絶縁破壊が防止される。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の半導体装置の一実施例の縦断面
図、第１図（ｂ）は第１図（ａ）の等価回路図、第１図
（Ｃ）はイオン注入時における第１図（ａ）の等価回路
図である。
図、第１図（ｂ）は第１図（ａ）の等価回路図、第１図
（Ｃ）はイオン注入時における第１図（ａ）の等価回路
図である。
本実施例は、Ｎ型半導体基板ｌ上に逆導電型であるＰ−
領域２が形成され、Ｐ−領域２上に、第１の電極である
Ｎ型領域３が形成され、絶縁膜である薄い酸化ＰＡ４を
介して第２の電極であるポリシリコン５が形成されてい
る。ここで、第１の電極であるＮ領域３はアミル配線に
接続されるため、良好なオーミックコンタクトをとるた
めのＮ＋領域６が例えば正に帯電したヒ素のイオン注入
により形成される。
領域２が形成され、Ｐ−領域２上に、第１の電極である
Ｎ型領域３が形成され、絶縁膜である薄い酸化ＰＡ４を
介して第２の電極であるポリシリコン５が形成されてい
る。ここで、第１の電極であるＮ領域３はアミル配線に
接続されるため、良好なオーミックコンタクトをとるた
めのＮ＋領域６が例えば正に帯電したヒ素のイオン注入
により形成される。
本実施例の特徴点は、Ｎ領域３とＰ−領域２によってダ
イオードＤ１が形成されていることであり、このダイオ
ードＤＩの逆方向耐圧は非常に大きく、したがって等測
的に介在する抵抗Ｒ３の抵抗値は非常に大きくなり、電
気的にはオープンになっていると考えてさしつかえない
、したがつて、イオン注入時におけるコンデンサ７の両
端の電位差はほとんどＯｖであり、絶縁破壊は起こらな
い。
イオードＤ１が形成されていることであり、このダイオ
ードＤＩの逆方向耐圧は非常に大きく、したがって等測
的に介在する抵抗Ｒ３の抵抗値は非常に大きくなり、電
気的にはオープンになっていると考えてさしつかえない
、したがつて、イオン注入時におけるコンデンサ７の両
端の電位差はほとんどＯｖであり、絶縁破壊は起こらな
い。
以上説明したように本発明は、イオン注入時に帯電する
正電荷の移動を逆方向ダイオードにより阻止することに
より、コンデンサ両電極間に電位差が生じず、これによ
り絶縁破壊を防止できる効第１図（ａ）は本発明の半導
体装置の一実施例の縦断面図、第１図（ｂ）は第１図（
ａ）の等価回路図、第１図（Ｃ）はイオン注入時におけ
る第１図（ａ）の等価回路図、第２図（ａ）は従来例の
縦断面図、第２図（ｂ）は第２図（ａ）の等価回路図、
第２図（Ｃ）はイオン注入時における第２図（ａ）の等
価回路図である。
正電荷の移動を逆方向ダイオードにより阻止することに
より、コンデンサ両電極間に電位差が生じず、これによ
り絶縁破壊を防止できる効第１図（ａ）は本発明の半導
体装置の一実施例の縦断面図、第１図（ｂ）は第１図（
ａ）の等価回路図、第１図（Ｃ）はイオン注入時におけ
る第１図（ａ）の等価回路図、第２図（ａ）は従来例の
縦断面図、第２図（ｂ）は第２図（ａ）の等価回路図、
第２図（Ｃ）はイオン注入時における第２図（ａ）の等
価回路図である。
１−Ｎ型半導体基板、
２−Ｐ−領域、 ３−Ｎ領域、４・・・薄い
酸化膜、 ５・・・ポリシリコン、６・・・Ｎ
＋領領域 ７・・・コンデンサ、ＣＩ、Ｃ２
−・・コンデンサ。
酸化膜、 ５・・・ポリシリコン、６・・・Ｎ
＋領領域 ７・・・コンデンサ、ＣＩ、Ｃ２
−・・コンデンサ。
Ｒ２・・・寄生抵抗、 Ｒ３・・・等価抵抗。
ＤＩ、Ｄ２・・・寄生ダイオード。
Claims (1)
- １、Ｎ型半導体基板内にｐ型の不純物導入領域が形成さ
れ、該Ｐ型領域に接してＮ型の不純物導入領域が形成さ
れ、該Ｎ型の不純物導入領域上に絶縁膜が形成され、該
絶縁膜上に電極層が形成され、これにより、該電極層と
前記Ｎ型の不純物導入領域とを両極とするコンデンサが
形成されている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8420890A JPH03283651A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8420890A JPH03283651A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283651A true JPH03283651A (ja) | 1991-12-13 |
Family
ID=13824067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8420890A Pending JPH03283651A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773872A (en) * | 1995-10-25 | 1998-06-30 | Nec Corporation | Semiconductor device having an integrated differential circuit with an improved common-mode rejection ratio (CMRR) |
-
1990
- 1990-03-30 JP JP8420890A patent/JPH03283651A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773872A (en) * | 1995-10-25 | 1998-06-30 | Nec Corporation | Semiconductor device having an integrated differential circuit with an improved common-mode rejection ratio (CMRR) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871352B2 (ja) | 薄膜ｓｏｉ装置及びその製造方法 | |
| JPS6237545B2 (ja) | ||
| KR970063776A (ko) | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 | |
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| JPS6057668A (ja) | 半導体装置 | |
| US7952128B2 (en) | Semiconductor device | |
| JPS63252480A (ja) | 縦形モス電界効果トランジスタ | |
| US4704625A (en) | Capacitor with reduced voltage variability | |
| KR0144242B1 (ko) | 반도체 메모리장치의 모오스 캐패시터의 크랙 방지구조 | |
| KR100400064B1 (ko) | Ｍｏｓｆｅｔ용 듀얼 게이트 산화물에 대한 대체물을제조하는 방법 | |
| JPH03283651A (ja) | 半導体装置 | |
| JP3412393B2 (ja) | 半導体装置 | |
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| JPH0328836B2 (ja) | ||
| JPS62163358A (ja) | 自己回復型ｍｏｓキヤパシタ | |
| JPH01146351A (ja) | 半導体装置 | |
| JPH0745789A (ja) | 半導体装置のｍｏｓ容量 | |
| JPS5853864A (ja) | 半導体可変容量素子 | |
| JP2907504B2 (ja) | 半導体装置 | |
| JPH05267654A (ja) | Ｍｏｓトランジスタ | |
| US8053835B1 (en) | Lateral semiconductor device comprising two layers of mutually opposite conductivity-type materials between source and drain | |
| JPS60137053A (ja) | 半導体容量素子 | |
| JPH0467681A (ja) | Ｍｉｓ型半導体装置 | |
| JPH0671084B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JP2000299388A (ja) | 半導体集積回路装置 |