JPH0328155B2 - - Google Patents
Info
- Publication number
- JPH0328155B2 JPH0328155B2 JP57024356A JP2435682A JPH0328155B2 JP H0328155 B2 JPH0328155 B2 JP H0328155B2 JP 57024356 A JP57024356 A JP 57024356A JP 2435682 A JP2435682 A JP 2435682A JP H0328155 B2 JPH0328155 B2 JP H0328155B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- thyristor
- integral
- cycle
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002441 reversible effect Effects 0.000 claims description 32
- 230000001133 acceleration Effects 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241000238413 Octopus Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Electrical Variables (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、正逆サイリスタ共通に１つの制御回
路を持つ無循環電流積分制御型可逆サイリスタ変
換装置の積分値補正方法に関する。
路を持つ無循環電流積分制御型可逆サイリスタ変
換装置の積分値補正方法に関する。
従来、正逆サイリスタ共通に１つの制御回路を
持つ無循環電流積分制御型可逆サイリスタ変換装
置においては、負荷電動機の逆起電力（counter
e.m.f.以下これを略して『CEMF』という）の代
りを、内部積分値が受け持つている。
持つ無循環電流積分制御型可逆サイリスタ変換装
置においては、負荷電動機の逆起電力（counter
e.m.f.以下これを略して『CEMF』という）の代
りを、内部積分値が受け持つている。
第１図は所謂CEMF補償の制御系を示してい
る。
る。
速度指令NSが与えられると速度フイードバツ
ク６との差が減算器１を介して（比例積分）制御
器２に加わり、電流指令ASがそこから出力され、
減算器３１で電流フイードバツク８との差が（比
例）制御器３２で比例増幅（Ｐ）され、その出力
が加算器３３においてCEMF補償７を加算して、
サイリスタ変換器３４により電動機４を駆動し、
タコゼネ５を回転させている。
ク６との差が減算器１を介して（比例積分）制御
器２に加わり、電流指令ASがそこから出力され、
減算器３１で電流フイードバツク８との差が（比
例）制御器３２で比例増幅（Ｐ）され、その出力
が加算器３３においてCEMF補償７を加算して、
サイリスタ変換器３４により電動機４を駆動し、
タコゼネ５を回転させている。
第２図は、内部積分値による制御系を表してい
る。
る。
３５は積分時間除算回路でＴはサンプリング時
間、Tiは積分時間、３６，３９は１サイクル遅れ
回路、３７は加算器、３８は電流検出回路であ
り、除算回路３５、加算器３７、１サイクル遅れ
回路３６をもつて積分（Ｉ）回路を構成してい
る。
間、Tiは積分時間、３６，３９は１サイクル遅れ
回路、３７は加算器、３８は電流検出回路であ
り、除算回路３５、加算器３７、１サイクル遅れ
回路３６をもつて積分（Ｉ）回路を構成してい
る。
このようにPI制御を行なつている関係上Ｉ制
御のために保存している積分値の信号、それも外
部入力信号のCEMFに対して制御回路自身でも
つている所謂内部積分値制御系である。
御のために保存している積分値の信号、それも外
部入力信号のCEMFに対して制御回路自身でも
つている所謂内部積分値制御系である。
しかるに、このような制御系において、早い応
答が要求される用途では、積分値が早い応答に対
応できず、過度的にCEMFと合わなくなり、負
荷電流のオーバーシユートが正起していた。
答が要求される用途では、積分値が早い応答に対
応できず、過度的にCEMFと合わなくなり、負
荷電流のオーバーシユートが正起していた。
特に、制御位相角の加速または減速制限をする
と、積分値が必要以上に増減し、安定した制御が
困難であつた。
と、積分値が必要以上に増減し、安定した制御が
困難であつた。
ここにおいて本発明は、この従来装置の欠陥を
克服し、CEMF補償なしに早い応答が得られる
積分制御型サイリスタ変換装置の積分値補正方法
を提供することを目的とする。
克服し、CEMF補償なしに早い応答が得られる
積分制御型サイリスタ変換装置の積分値補正方法
を提供することを目的とする。
上記目的を達成するために、本発明は、速度指
令と速度フイードバツクとの偏差を比例積分した
電流指令から１サイクル遅らした電流フイードバ
ツクを減算し、比例増幅した値と、その比例増幅
した値を［（サンプンリング時間）／（積分時
間）］で除算した値にそれと同じ除算した値の１
サイクル遅れの値を加えた値とを加算した信号で
サイリスタ変換器を制御し、負荷を駆動する積分
制御型サイリスタ可逆変換装置において、 前記加算した信号をサイリスタゲート位相に変
換し、 この変換された制御位相角を加減速リミツタを
介してサイリスタ変換器へ与えるとともに、 前記変換された制御位相角が負荷の加減速の限
界を越えたたときに、 その加減速リミツタ出力の制御位相角を逆変換
してから、 １サイクル遅らせ前記１サイクル遅れの値とす
る、 ことを特徴とする積分制御型サイリスタ変換装置
の積分値補正方法、 であり、さらに、 速度指令と速度フイードバツクとの偏差を比例
積分した電流指令から１サイクル遅らした電流フ
イードバツクを減算し、比例増幅した値と、その
比例増幅した値を［（サンプンリング時間）／
（積分時間）］で除算した値にそれと同じ除算した
値の１サイクル遅れの値を加えた値とを加算した
信号でサイリスタ変換器を制御し、負荷を駆動す
る積分制御型サイリスタ可逆変換装置において、 通常の可減速時は、 前記加算した信号をサイリスタゲート位相に変
換し、 この変換された制御位相角を加減速リミツタを
介してサイリスタ変換器へ与え、 正逆サイリスタ切替時は、 加減速リミツタ出力の制御位相角をその位相反
転してからサイリスタ変換器へ与えるとともに、 サイリスタ変換器切替開始時の加減速リミツタ
出力の制御位相角を位相反転してさらに位相逆変
換してから、 １サイクル遅らせ前記１サイクル遅れの値とす
る、 ことを特徴とする積分制御型サイリスタ変換装置
の積分値補正方法である。
令と速度フイードバツクとの偏差を比例積分した
電流指令から１サイクル遅らした電流フイードバ
ツクを減算し、比例増幅した値と、その比例増幅
した値を［（サンプンリング時間）／（積分時
間）］で除算した値にそれと同じ除算した値の１
サイクル遅れの値を加えた値とを加算した信号で
サイリスタ変換器を制御し、負荷を駆動する積分
制御型サイリスタ可逆変換装置において、 前記加算した信号をサイリスタゲート位相に変
換し、 この変換された制御位相角を加減速リミツタを
介してサイリスタ変換器へ与えるとともに、 前記変換された制御位相角が負荷の加減速の限
界を越えたたときに、 その加減速リミツタ出力の制御位相角を逆変換
してから、 １サイクル遅らせ前記１サイクル遅れの値とす
る、 ことを特徴とする積分制御型サイリスタ変換装置
の積分値補正方法、 であり、さらに、 速度指令と速度フイードバツクとの偏差を比例
積分した電流指令から１サイクル遅らした電流フ
イードバツクを減算し、比例増幅した値と、その
比例増幅した値を［（サンプンリング時間）／
（積分時間）］で除算した値にそれと同じ除算した
値の１サイクル遅れの値を加えた値とを加算した
信号でサイリスタ変換器を制御し、負荷を駆動す
る積分制御型サイリスタ可逆変換装置において、 通常の可減速時は、 前記加算した信号をサイリスタゲート位相に変
換し、 この変換された制御位相角を加減速リミツタを
介してサイリスタ変換器へ与え、 正逆サイリスタ切替時は、 加減速リミツタ出力の制御位相角をその位相反
転してからサイリスタ変換器へ与えるとともに、 サイリスタ変換器切替開始時の加減速リミツタ
出力の制御位相角を位相反転してさらに位相逆変
換してから、 １サイクル遅らせ前記１サイクル遅れの値とす
る、 ことを特徴とする積分制御型サイリスタ変換装置
の積分値補正方法である。
本発明は、上記の方法であるから、
負荷電動機の加減速制限時に必要な制御位相角
の内部積分値を、その制御位相角自身から求めた
再設定値であるから、CEMF補償の必要のない
素早い応答が得られる。
の内部積分値を、その制御位相角自身から求めた
再設定値であるから、CEMF補償の必要のない
素早い応答が得られる。
第３図は、本発明の一実施例の構成を示すブロ
ツク図である。
ツク図である。
図において、Kaは制御器３２の比例ゲイン、
３０１はサイリスタゲート位相変換回路、３０２
は加減速リミツタ、３０１，３１１はサイリスタ
ゲート位相逆変換回路、３１２はサイリスタゲー
ト位相反転回路、３１３は正逆切替回路、Ｓ１〜
Ｓ４は切替スイツチ、Taは負荷電動機の時定数、
Ｓはラプラス演算子、Ｖはサイリスタ変換器３４
の出力電圧、Iaは負荷電流である。
３０１はサイリスタゲート位相変換回路、３０２
は加減速リミツタ、３０１，３１１はサイリスタ
ゲート位相逆変換回路、３１２はサイリスタゲー
ト位相反転回路、３１３は正逆切替回路、Ｓ１〜
Ｓ４は切替スイツチ、Taは負荷電動機の時定数、
Ｓはラプラス演算子、Ｖはサイリスタ変換器３４
の出力電圧、Iaは負荷電流である。
切替スイツチＳ２は通常は図のように位相逆変
換回路３１０の出力IA′と切離されているが、加
減速リミツタ３０２の動作時にはIA′の方に接続
される。
換回路３１０の出力IA′と切離されているが、加
減速リミツタ３０２の動作時にはIA′の方に接続
される。
切替スイツチＳ１とＳ２は正逆切替回路３１３
が正逆サイリスタ電源切替直後にＳ１はサイリス
タゲート位相逆変換回路３１１の出力IA″側に接
続し、切替スイツチＳ３はサイリスタゲート位相
反転回路３１２の出力θ″側に接続するが、通常は
それぞれ図のように接続されているものであり、
また切替スイツチＳ４は正逆サイリスタ電源切替
中接続が切れるものである。
が正逆サイリスタ電源切替直後にＳ１はサイリス
タゲート位相逆変換回路３１１の出力IA″側に接
続し、切替スイツチＳ３はサイリスタゲート位相
反転回路３１２の出力θ″側に接続するが、通常は
それぞれ図のように接続されているものであり、
また切替スイツチＳ４は正逆サイリスタ電源切替
中接続が切れるものである。
サイリスタゲート位相変換回路３０１およびサ
イリスタゲート位相逆変換回路３１０，３１１は
第４図のように電流指令ΔAにより実電流ΔAを
流すようなサイリスタゲート位相に変換する特性
を持つている。
イリスタゲート位相逆変換回路３１０，３１１は
第４図のように電流指令ΔAにより実電流ΔAを
流すようなサイリスタゲート位相に変換する特性
を持つている。
また、サイリスタゲート位相反転回路３１２は
第５図のように正逆切替時に位相をある位相角を
中心に反転させるものである。第５図の例では
90゜を中心に反転差せているが、一般的には第６
図に示すように90゜〜110゜を中心に反転させる。
第５図のように正逆切替時に位相をある位相角を
中心に反転させるものである。第５図の例では
90゜を中心に反転差せているが、一般的には第６
図に示すように90゜〜110゜を中心に反転させる。
すなわち、正逆サイリスタを切換えるときに位
相の反転をするのが第６図のようにサイリスタ変
換器３４の出力電圧Ｖは位相90゜を中心に対称に
なつている。
相の反転をするのが第６図のようにサイリスタ変
換器３４の出力電圧Ｖは位相90゜を中心に対称に
なつている。
しかし、出力電流ｉは電流の小さいときに断続
電流となるために90゜でも０にならず90゜より大き
いX゜で０になつている。このX゜は負荷により異
なり、ほぼ90゜〜110゜の間にある。
電流となるために90゜でも０にならず90゜より大き
いX゜で０になつている。このX゜は負荷により異
なり、ほぼ90゜〜110゜の間にある。
従つて電動機４のCEMFもX゜で０になり、反
転直後過電流を流さないために反転の中心をX゜
にする必要がある。
転直後過電流を流さないために反転の中心をX゜
にする必要がある。
では、本発明の位相角の加速・減速制限時の動
作を述べる。
作を述べる。
電流指令ASが増加または減少するとフイード
バツクAfはすぐに変わらないので、偏差（AS−
Af）の信号が増大し、（比例）制御器３２で増幅
される。
バツクAfはすぐに変わらないので、偏差（AS−
Af）の信号が増大し、（比例）制御器３２で増幅
される。
この増幅された比例分とさらに除算回路３５、
１サイクル遅れ回路３６、加算器３７で積分され
た積分値分が加算器３３で加算され、サイリスタ
ゲート位相変換回路３０１で位相制御角θに変換
される。位相制御角θは加減速リミツタ３０２に
より制限をかけられるが、リミツタ動作すると切
替スイツチＳ２がIA′側に向けられる。
１サイクル遅れ回路３６、加算器３７で積分され
た積分値分が加算器３３で加算され、サイリスタ
ゲート位相変換回路３０１で位相制御角θに変換
される。位相制御角θは加減速リミツタ３０２に
より制限をかけられるが、リミツタ動作すると切
替スイツチＳ２がIA′側に向けられる。
したがつて積分値IAはリミツト制御位相角θ′が
サイリスタゲート位相逆変換回路３１０を通つた
値IA′すなわちCEMF相当電圧値にセツトされ、
次回の演算時を待つ。
サイリスタゲート位相逆変換回路３１０を通つた
値IA′すなわちCEMF相当電圧値にセツトされ、
次回の演算時を待つ。
また、制御位相角θ′はサイリスタ変換器３４に
より出力電圧Ｖとなり、電動機４により負荷電流
Iaが流れる。
より出力電圧Ｖとなり、電動機４により負荷電流
Iaが流れる。
この負荷電流Iaは電流検出回路３８により検出
され、次回の電流フイードバツクAfとなる。
され、次回の電流フイードバツクAfとなる。
したがつて、急加減速時に加減速リミツタ３０
２が動作すると、内部積分値IAは実際に制御に使
われた制御位相角θ′から逆変換された値となり、
正しいCEMF相当電圧値になるので、オーバー
シユート等の変動がなくて安定となる。
２が動作すると、内部積分値IAは実際に制御に使
われた制御位相角θ′から逆変換された値となり、
正しいCEMF相当電圧値になるので、オーバー
シユート等の変動がなくて安定となる。
さらに、本発明の正逆サイリスタ切換時の動作
は次のとおり。
は次のとおり。
電流指令ASの符号が変化すると正逆切替回路
３１３が働き、切替スイツチＳ４をOFFにして
サイリスタゲート位相反転回路３１２の入力信号
を保持する。そうしてサイリスタのパルスアンプ
電源（図示せず）をOFFして、正逆切換を開始
する。
３１３が働き、切替スイツチＳ４をOFFにして
サイリスタゲート位相反転回路３１２の入力信号
を保持する。そうしてサイリスタのパルスアンプ
電源（図示せず）をOFFして、正逆切換を開始
する。
切換時間経過後、正逆切替回路３１３は切替ス
イツチＳ１をIA′側に、切替スイツチＳ３をθ″側
に向け、保持していたサイリスタゲート位相反転
回路３１２の入力信号θ′（CEMF相当位相角）を
位相反転してθ″（逆側CEMF相当位相角）とする。
そうしてサイリスタゲート位相逆変換回路３１１
の出力IA″を積分値IA（逆側CEMF相当電圧値）と
してセツトする。
イツチＳ１をIA′側に、切替スイツチＳ３をθ″側
に向け、保持していたサイリスタゲート位相反転
回路３１２の入力信号θ′（CEMF相当位相角）を
位相反転してθ″（逆側CEMF相当位相角）とする。
そうしてサイリスタゲート位相逆変換回路３１１
の出力IA″を積分値IA（逆側CEMF相当電圧値）と
してセツトする。
こうして、前記パルスアンプ電圧をONにし、
切替スイツチＳ１を元に戻し、切替スイツチＳ３
もθ′側に戻す。次の正逆切換に備えて切替スイツ
チＳ４もONして、正逆切替動作を完了する。
切替スイツチＳ１を元に戻し、切替スイツチＳ３
もθ′側に戻す。次の正逆切換に備えて切替スイツ
チＳ４もONして、正逆切替動作を完了する。
ここで、切替スイツチＳ１〜Ｓ４のタイミング
を第７図に掲げる。
を第７図に掲げる。
すなわち、本発明は、まず位相角の加速・減速
制限時には位相θは加減速リミツタ３０２を通る
と位相θ′になるが、位相θ′はサイリスタゲート位
相逆変換回路３１０を通り積分値IA″になる。
制限時には位相θは加減速リミツタ３０２を通る
と位相θ′になるが、位相θ′はサイリスタゲート位
相逆変換回路３１０を通り積分値IA″になる。
このとき、切替スイツチＳ２は電流IA′側に向
いているので、積分値IAはIA″に設定される。
いているので、積分値IAはIA″に設定される。
また、正逆サイリスタ切替時は切換開始直前の
制御位相角θ′を記憶しておき、正逆切替完了直前
に切替スイツチＳ３はθ″側へまた切替スイツチＳ
１はIA″へ向くので、切換開始直前に記憶してお
いた制御位相角θ′はサイリスタゲート位相反転回
路３１２を通りθ″になり、サイリスタ変換器３４
の入力θになると同時にサイリスタゲート位相
逆変換回路３１１を通りIA″となり、積分値IAは
IA″に設定されるものである。
制御位相角θ′を記憶しておき、正逆切替完了直前
に切替スイツチＳ３はθ″側へまた切替スイツチＳ
１はIA″へ向くので、切換開始直前に記憶してお
いた制御位相角θ′はサイリスタゲート位相反転回
路３１２を通りθ″になり、サイリスタ変換器３４
の入力θになると同時にサイリスタゲート位相
逆変換回路３１１を通りIA″となり、積分値IAは
IA″に設定されるものである。
第８図は、正逆切替時負荷電動機の速度の変化
を示した図である。
を示した図である。
第８図Ａ点は切換直前の速度とそのときの位相
θ′および積分値IAを表している。Ａ点では負荷電
流が０とすれば、位相θ′はCEMF相当位相であ
り、 θ′≒ｆ（IA） ……（１式） で求められる。
θ′および積分値IAを表している。Ａ点では負荷電
流が０とすれば、位相θ′はCEMF相当位相であ
り、 θ′≒ｆ（IA） ……（１式） で求められる。
また、Ｂ点は切換直前の速度であり、そのとき
の位相θ″、積分値IA″は次のように求められる。
の位相θ″、積分値IA″は次のように求められる。
θ″＝ｇ（θ′） ……（２式）
IA″＝f-1（θ″） ……（３式）
しかして従来の方法では、積分値IAは必ずしも
正逆切替時のような過度状態においては、
CEMFと一致していなかつたため過電流を発生
させるおそれのあるＢ点からスタートできず、ゲ
ートブロツク位相からスタートしていた。
正逆切替時のような過度状態においては、
CEMFと一致していなかつたため過電流を発生
させるおそれのあるＢ点からスタートできず、ゲ
ートブロツク位相からスタートしていた。
そのため、ゲートブロツク位相からＢ点の位相
まで位相を進めるための時間が、第８図の正逆切
替時間の他に必要であつた。つまり、−CEMFに
相当するＢ点より遅れ側の位相でスタートする必
要があり、これより進み側の位相からスタートす
ると過電流が流れる。
まで位相を進めるための時間が、第８図の正逆切
替時間の他に必要であつた。つまり、−CEMFに
相当するＢ点より遅れ側の位相でスタートする必
要があり、これより進み側の位相からスタートす
ると過電流が流れる。
しかし、本発明では切替直後の積分値IAは切替
直前の制御位相角から再設定するので、CEMF
と一致しているとみることができ、Ｂ点からスタ
ートすることが可能となる。
直前の制御位相角から再設定するので、CEMF
と一致しているとみることができ、Ｂ点からスタ
ートすることが可能となる。
この実施例は可逆サイリスタ変換装置に適用し
た例であるが、一方向型サイリスタ変換装置にお
いても、位相角の加速・減速制限をする場合に、
内部積分値を制御位相角から求めて再設定する方
式が利用できる。
た例であるが、一方向型サイリスタ変換装置にお
いても、位相角の加速・減速制限をする場合に、
内部積分値を制御位相角から求めて再設定する方
式が利用できる。
かくして、従来早い応答を要求される制御に適
用するには積分制御型可逆サイリスタ変換装置で
は困難でありCEMF補償が必要であつたが、本
発明によればCEMF補償なしに早い応答が可能
になつた。
用するには積分制御型可逆サイリスタ変換装置で
は困難でありCEMF補償が必要であつたが、本
発明によればCEMF補償なしに早い応答が可能
になつた。
従つて、入力信号を減らし、回路を簡単にする
ことができる。
ことができる。
第１図は従来のCEMF補償の制御系のブロツ
ク図、第２図は従来の内部積分値による制御系の
ブロツク図、第３図は本発明の一実施例の構成を
示すブロツク図、第４図はその位相変換回路の入
出力特性図、第５図・第６図はその位相反転回路
の特性説明図、第７図は切換スイツチＳ１〜Ｓ４
の切換タイミング図、第８図はその正逆切換時間
と負荷電動機速度との関係説明図である。 １，３１…減算器、２…比例積分制御器、３，
３０…電流制御系、４…負荷電動機、５…タコゼ
ネ、６…速度フイードバツク、７…CEMF補償、
８…電流フイードバツク、３２…比例制御器、３
３，３７…加算器、３４…サイリスタ変換器、３
５…積分時間除算器、３６，３９…１サイクル遅
れ回路、３８…電流検出回路、３０１…位相変換
回路、３０２…加減速リミツタ、３１０，３１１
…位相逆変換回路、３１２…位相反転回路、３１
３…正逆切換回路。
ク図、第２図は従来の内部積分値による制御系の
ブロツク図、第３図は本発明の一実施例の構成を
示すブロツク図、第４図はその位相変換回路の入
出力特性図、第５図・第６図はその位相反転回路
の特性説明図、第７図は切換スイツチＳ１〜Ｓ４
の切換タイミング図、第８図はその正逆切換時間
と負荷電動機速度との関係説明図である。 １，３１…減算器、２…比例積分制御器、３，
３０…電流制御系、４…負荷電動機、５…タコゼ
ネ、６…速度フイードバツク、７…CEMF補償、
８…電流フイードバツク、３２…比例制御器、３
３，３７…加算器、３４…サイリスタ変換器、３
５…積分時間除算器、３６，３９…１サイクル遅
れ回路、３８…電流検出回路、３０１…位相変換
回路、３０２…加減速リミツタ、３１０，３１１
…位相逆変換回路、３１２…位相反転回路、３１
３…正逆切換回路。
Claims (1)
- 【特許請求の範囲】 １ 速度指令と速度フイードバツクとの偏差を比
例積分した電流指令から１サイクル遅らした電流
フイードバツクを減算し、比例増幅した値と、そ
の比例増幅した値を［（サンプンリング時間）／
（積分時間）］で除算した値にそれと同じ除算した
値の１サイクル遅れの値を加えた値とを加算した
信号でサイリスタ変換器を制御し、負荷を駆動す
る積分制御型サイリスタ可逆変換装置において、 前記加算した信号をサイリスタゲート位相に変
換し、 この変換された制御位相角を加減速リミツタを
介してサイリスタ変換器へ与えるとともに、 前記変換された制御位相角が負荷の加減速の限
界を越えたたときに、 その加減速リミツタ出力の制御位相角を逆変換
してから、 １サイクル遅らせ前記１サイクル遅れの値とす
る、 ことを特徴とする積分制御型サイリスタ変換装置
の積分値補正方法。 ２ 速度指令と速度フイードバツクとの偏差を比
例積分した電流指令から１サイクル遅らした電流
フイードバツクを減算し、比例増幅した値と、そ
の比例増幅した値を［（サンプンリング時間）／
（積分時間）］で除算した値にそれと同じ除算した
値の１サイクル遅れの値を加えた値とを加算した
信号でサイリスタ変換器を制御し、負荷を駆動す
る積分制御型サイリスタ可逆変換装置において、 通常の可減速時は、 前記加算した信号をサイリスタゲート位相に変
換し、 この変換された制御位相角を加減速リミツタを
介してサイリスタ変換器へ与え、 正逆サイリスタ切替時は、 加減速リミツタ出力の制御位相角をその位相反
転してからサイリスタ変換器へ与えるとともに、 サイリスタ変換器切替開始時の加減速リミツタ
出力の制御位相角を位相反転してさらに位相逆変
換してから、 １サイクル遅らせ前記１サイクル遅れの値とす
る、 ことを特徴とする積分制御型サイリスタ変換装置
の積分値補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024356A JPS58142414A (ja) | 1982-02-19 | 1982-02-19 | 積分制御型サイリスタ変換装置の積分値補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024356A JPS58142414A (ja) | 1982-02-19 | 1982-02-19 | 積分制御型サイリスタ変換装置の積分値補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58142414A JPS58142414A (ja) | 1983-08-24 |
| JPH0328155B2 true JPH0328155B2 (ja) | 1991-04-18 |
Family
ID=12135908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57024356A Granted JPS58142414A (ja) | 1982-02-19 | 1982-02-19 | 積分制御型サイリスタ変換装置の積分値補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142414A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269687A (ja) * | 1985-05-21 | 1986-11-29 | Yaskawa Electric Mfg Co Ltd | 摩擦トルクを補償するサ−ボ制御方法 |
-
1982
- 1982-02-19 JP JP57024356A patent/JPS58142414A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58142414A (ja) | 1983-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS609436B2 (ja) | 交流電動機の制御方法 | |
| US4300079A (en) | DC Motor control system | |
| JPH0313837B2 (ja) | ||
| JPH0328155B2 (ja) | ||
| JPS59226681A (ja) | デイジタル制御方式の電動機駆動用整流装置 | |
| JPS61150690A (ja) | サ−ボモ−タの制御方法 | |
| JPS6111996Y2 (ja) | ||
| US3969660A (en) | Regenerative motor control with improved circuit means | |
| JPS607916B2 (ja) | 直流電動機の駆動回路 | |
| JP2673994B2 (ja) | サイリスタレオナード装置の電流制限方法 | |
| EP0279428B1 (en) | Electric motor control system | |
| JPS596780A (ja) | 電動機用可変電圧制御装置 | |
| JPH0340589B2 (ja) | ||
| JPS6112478B2 (ja) | ||
| JP3192688B2 (ja) | 非可逆サイリスタレオナード装置 | |
| JPS6211200Y2 (ja) | ||
| JP2607751Y2 (ja) | 可逆レオナード装置の切替回路 | |
| JPH02101982A (ja) | 電動機制御装置 | |
| SU1056930A3 (ru) | Реверсивный электропривод посто нного тока | |
| JPS6212756B2 (ja) | ||
| JPS605361Y2 (ja) | パルス幅変調形調節計 | |
| JP2530858Y2 (ja) | 位置決め制御回路 | |
| JPS63262086A (ja) | 速度制御装置 | |
| JPS6392292A (ja) | 直流電動機の運転制御方法 | |
| JPH0472475B2 (ja) |