JPH03276681A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03276681A JPH03276681A JP7607590A JP7607590A JPH03276681A JP H03276681 A JPH03276681 A JP H03276681A JP 7607590 A JP7607590 A JP 7607590A JP 7607590 A JP7607590 A JP 7607590A JP H03276681 A JPH03276681 A JP H03276681A
- Authority
- JP
- Japan
- Prior art keywords
- region
- low concentration
- source region
- drain region
- concentration source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000000605 extraction Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000969 carrier Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高信頼性の半導体装置およびその製造方法に
関する。
関する。
従来の技術
一般にMO8型トランジスタ等を有する半導体装置にお
いて、その微細化に伴い、動作時に発生するホットキャ
リアのトラップ等による影響で半導体装置の信頼性に課
題が発生している。以下、その構成について、第3図を
参照しながら説明する。まず同図fa)に示すようにP
型シリコン基板21上に、厚いシリコン酸化膜22、薄
いシリコン酸化膜等からなるゲート絶縁膜23、ポリシ
リコンの薄膜等からなるゲート電極24を形成する。
いて、その微細化に伴い、動作時に発生するホットキャ
リアのトラップ等による影響で半導体装置の信頼性に課
題が発生している。以下、その構成について、第3図を
参照しながら説明する。まず同図fa)に示すようにP
型シリコン基板21上に、厚いシリコン酸化膜22、薄
いシリコン酸化膜等からなるゲート絶縁膜23、ポリシ
リコンの薄膜等からなるゲート電極24を形成する。
次に同図(blに示すようにN型低不純物濃度のソース
領域25およびドレイン領域26を形成した後、同図(
C)に示すようにゲート電極24の側壁に側壁絶縁膜2
7を形成する。
領域25およびドレイン領域26を形成した後、同図(
C)に示すようにゲート電極24の側壁に側壁絶縁膜2
7を形成する。
さらに同図fdlに示すようにN型高不純物濃度のソー
ス領域28およびドレイン領域29を形成する。このよ
うないわゆるL D D (L ightly Dop
edDrain)構造の採用により、ホットキャリアの
表面準位の影響を弱めていた。
ス領域28およびドレイン領域29を形成する。このよ
うないわゆるL D D (L ightly Dop
edDrain)構造の採用により、ホットキャリアの
表面準位の影響を弱めていた。
発明が解決しようとする課題
N型低不純物濃度のソース領域25およびドレイン領域
26の間隔より広い間隔で、半導体基板21の表面から
連続したN型高不純物濃度のソース領域28およびドレ
イン領域29を形成しているので、動作時に半導体基板
21表面で発生したホットキャリアが、ゲート絶縁膜2
3や側壁絶縁膜27に注入される確率がまだ高く、半導
体装置の特性変化や信頼性に問題があった。
26の間隔より広い間隔で、半導体基板21の表面から
連続したN型高不純物濃度のソース領域28およびドレ
イン領域29を形成しているので、動作時に半導体基板
21表面で発生したホットキャリアが、ゲート絶縁膜2
3や側壁絶縁膜27に注入される確率がまだ高く、半導
体装置の特性変化や信頼性に問題があった。
本発明は上記課題を解決するもので、半導体装置の信頼
性向上のために、ホットキャリアが薄いゲート絶縁膜等
に注入される確率を低減することができる半導体装置お
よびその製造方法を提供することを目的とするものであ
る。
性向上のために、ホットキャリアが薄いゲート絶縁膜等
に注入される確率を低減することができる半導体装置お
よびその製造方法を提供することを目的とするものであ
る。
課題を解決するための手段
本発明は上記目的を達成するために、半導体基板の一主
面上に、ゲート絶縁膜を介して形成されたゲート電極と
、そのゲート電極をはさんで半導体基板の表面に対し浅
く形成された低濃度ソース領域および低濃度ドレイン領
域と、半導体基板の表面から離れてイオン注入法等によ
る不純物ドーピング法により形成された、低濃度ソース
領域および低濃度ドレイン領域より深い位置でかつその
低濃度ソース領域および低濃度ドレイン領域にそれぞれ
対応して接続した高濃度ソース領域および高濃度ドレイ
ン領域と、低濃度ソース領域および低濃度ドレイン領域
の表面の一部の開口部を除いて形成された絶縁膜と、前
述の開口部に形成された低濃度ソース領域および低濃度
ドレイン領域を貫通して前述の高濃度ソース領域および
高濃度ドレイン領域にそれぞれ対応して接続した高濃度
ソース取出し領域および高濃度ドレイン取出し領域とか
らなる構成である。
面上に、ゲート絶縁膜を介して形成されたゲート電極と
、そのゲート電極をはさんで半導体基板の表面に対し浅
く形成された低濃度ソース領域および低濃度ドレイン領
域と、半導体基板の表面から離れてイオン注入法等によ
る不純物ドーピング法により形成された、低濃度ソース
領域および低濃度ドレイン領域より深い位置でかつその
低濃度ソース領域および低濃度ドレイン領域にそれぞれ
対応して接続した高濃度ソース領域および高濃度ドレイ
ン領域と、低濃度ソース領域および低濃度ドレイン領域
の表面の一部の開口部を除いて形成された絶縁膜と、前
述の開口部に形成された低濃度ソース領域および低濃度
ドレイン領域を貫通して前述の高濃度ソース領域および
高濃度ドレイン領域にそれぞれ対応して接続した高濃度
ソース取出し領域および高濃度ドレイン取出し領域とか
らなる構成である。
作用
本発明は上記した構成により、半導体基板の表面から離
れて、深い位置に高濃度ソース領域および高濃度ドレイ
ン領域を形成しているので、半導体装置の動作時に、電
流は主に高濃度ソース領域および高濃度ドレイン領域を
流れることから、電流は比較的基板表面に対して深い領
域を流れる。
れて、深い位置に高濃度ソース領域および高濃度ドレイ
ン領域を形成しているので、半導体装置の動作時に、電
流は主に高濃度ソース領域および高濃度ドレイン領域を
流れることから、電流は比較的基板表面に対して深い領
域を流れる。
そのため、ホットキャリアは基板表面に対して深い領域
で発生するため、ホットキャリアが半導体基板表面の薄
いゲート絶縁膜等へ注入される確率が低減する。
で発生するため、ホットキャリアが半導体基板表面の薄
いゲート絶縁膜等へ注入される確率が低減する。
実施例
以下、本発明の第1の実施例について第1図に基づいて
説明する。同図(a)、 (blは従来例の第3図(a
l、 (b)と同様である。すなわち同図(a)に示す
ように例えばP型シリコン基板のような半導体基板1上
に厚いシリコン酸化膜2、薄いシリコン酸化膜等からな
るゲート絶縁膜3、ポリシリコンの薄膜等からなるゲー
ト電極4を形成した後、同図(blに示すように半導体
基板1表面の浅い領域にN型低濃度のソース領域5およ
びドレイン領域6を形成する。
説明する。同図(a)、 (blは従来例の第3図(a
l、 (b)と同様である。すなわち同図(a)に示す
ように例えばP型シリコン基板のような半導体基板1上
に厚いシリコン酸化膜2、薄いシリコン酸化膜等からな
るゲート絶縁膜3、ポリシリコンの薄膜等からなるゲー
ト電極4を形成した後、同図(blに示すように半導体
基板1表面の浅い領域にN型低濃度のソース領域5およ
びドレイン領域6を形成する。
次に本発明の特徴として、イオン注入法等による不純物
ドーピング法により同図(C1に示すように電流駆動能
力維持のため、半導体基板1の表面から離れて、前述の
低濃度ソース領域5および低濃度ドレイン領域6より深
い位置でかつその低濃度ソース領域5および低濃度ドレ
イン領域6にそれぞれ対応して接続した高濃度ソース領
域7および高濃度ドレイン領域8を形成する。
ドーピング法により同図(C1に示すように電流駆動能
力維持のため、半導体基板1の表面から離れて、前述の
低濃度ソース領域5および低濃度ドレイン領域6より深
い位置でかつその低濃度ソース領域5および低濃度ドレ
イン領域6にそれぞれ対応して接続した高濃度ソース領
域7および高濃度ドレイン領域8を形成する。
次に同図fd)に示すように全面を絶縁膜9で被覆した
後、配線との接触抵抗を下げるためゲート電極4から離
れた一部分を開孔する。
後、配線との接触抵抗を下げるためゲート電極4から離
れた一部分を開孔する。
さらに同図(e+に示すように前述の低濃度ソース領域
5および低濃度ドレイン領域6の表面の一部に形成され
た開口部から配線との接触抵抗を下げるため不純物を拡
散させ、前述の低濃度ソース領域5および低濃度ドレイ
ン領域6を貫通して、前述の高濃度ソース領域7および
高濃度ドレイン領域8にそれぞれ対応して接続した高濃
度ソース取出し領域10および高濃度ドレイン取出し領
域11を形成して、電流通路を半導体基板1の表面に対
して深い領域を流れるようにした。
5および低濃度ドレイン領域6の表面の一部に形成され
た開口部から配線との接触抵抗を下げるため不純物を拡
散させ、前述の低濃度ソース領域5および低濃度ドレイ
ン領域6を貫通して、前述の高濃度ソース領域7および
高濃度ドレイン領域8にそれぞれ対応して接続した高濃
度ソース取出し領域10および高濃度ドレイン取出し領
域11を形成して、電流通路を半導体基板1の表面に対
して深い領域を流れるようにした。
つぎに本発明の第2の実施例について第2図に基づいて
先の実施例である第1図と同じ部分には同一番号を付し
て説明を省略し、第2の実施例の特徴とする部分につい
て説明する。
先の実施例である第1図と同じ部分には同一番号を付し
て説明を省略し、第2の実施例の特徴とする部分につい
て説明する。
すなわち第1の実施例である第1図ら)で低濃度ソース
領域5および低濃度ドレイン領域6を形成した後、第2
図(blに示すように、ゲート絶縁膜3およびゲート電
極4の側壁に側壁絶縁膜12を形成する。その後、第1
の実施例と同じようにイオン注入法等による不純物ドー
ピング法により、半導体基板1表面から離れた位置に高
濃度ソース領域7aおよび高濃度ドレイン領域8aを形
成する。この場合高濃度ソース領域7aと高濃度ドレイ
ン領域8aの間隔は側壁絶縁膜12の分だけ第1の実施
例(第1図)の場合より広くなっている。その後の工程
は第1図に示した第1の実施例の場合と全く同様で、最
終的には同図telに示すような構成となる。このよう
に高濃度ソース領域7aと高濃度ドレイン領域8aの間
隔を広げると耐圧を向上することができる。
領域5および低濃度ドレイン領域6を形成した後、第2
図(blに示すように、ゲート絶縁膜3およびゲート電
極4の側壁に側壁絶縁膜12を形成する。その後、第1
の実施例と同じようにイオン注入法等による不純物ドー
ピング法により、半導体基板1表面から離れた位置に高
濃度ソース領域7aおよび高濃度ドレイン領域8aを形
成する。この場合高濃度ソース領域7aと高濃度ドレイ
ン領域8aの間隔は側壁絶縁膜12の分だけ第1の実施
例(第1図)の場合より広くなっている。その後の工程
は第1図に示した第1の実施例の場合と全く同様で、最
終的には同図telに示すような構成となる。このよう
に高濃度ソース領域7aと高濃度ドレイン領域8aの間
隔を広げると耐圧を向上することができる。
発明の効果
以上の実施例から明らかなように本発明は、半導体基板
の一主面上に、ゲート絶縁膜を介して形成されたゲート
電極と、そのゲート電極をはさんで半導体基板の表面に
対し浅く形成された低濃度ソース領域および低濃度ドレ
イン領域と、半導体基板の表面から離れてイオン注入法
等による不純物ドーピング法により形成された、低濃度
ソース領域および低濃度ドレイン領域より深い位置でか
つその低濃度ソース領域および低濃度ドレイン領域にそ
れぞれ対応して接続した高濃度ソース領域および高濃度
ドレイン領域と、低濃度ソース領域および低濃度ドレイ
ン領域の表面の一部の開口部を除いて形成された絶縁膜
と、開口部に形成された低濃度ソース領域および低濃度
ドレイン領域を貫通して高濃度ソース領域および高湯度
ドレイン領域にそれぞれ対応して接続した高濃度ソース
取出し領域および高濃度ドレイン取出し領域とを有する
構成であるから、動作時には、電流は比較的半導体基板
表面より深い領域を流れる。そのためホットキャリアは
半導体基板表面に対して深い領域で発生し、ホットキャ
リアが半導体基板表面の薄いゲート絶縁膜等へ注入され
る確率を低減でき、特性変動の少ない高信頼性の半導体
装置およびその製造方法を提供できる。
の一主面上に、ゲート絶縁膜を介して形成されたゲート
電極と、そのゲート電極をはさんで半導体基板の表面に
対し浅く形成された低濃度ソース領域および低濃度ドレ
イン領域と、半導体基板の表面から離れてイオン注入法
等による不純物ドーピング法により形成された、低濃度
ソース領域および低濃度ドレイン領域より深い位置でか
つその低濃度ソース領域および低濃度ドレイン領域にそ
れぞれ対応して接続した高濃度ソース領域および高濃度
ドレイン領域と、低濃度ソース領域および低濃度ドレイ
ン領域の表面の一部の開口部を除いて形成された絶縁膜
と、開口部に形成された低濃度ソース領域および低濃度
ドレイン領域を貫通して高濃度ソース領域および高湯度
ドレイン領域にそれぞれ対応して接続した高濃度ソース
取出し領域および高濃度ドレイン取出し領域とを有する
構成であるから、動作時には、電流は比較的半導体基板
表面より深い領域を流れる。そのためホットキャリアは
半導体基板表面に対して深い領域で発生し、ホットキャ
リアが半導体基板表面の薄いゲート絶縁膜等へ注入され
る確率を低減でき、特性変動の少ない高信頼性の半導体
装置およびその製造方法を提供できる。
第1図fa)〜(e)は本発明の第1の実施例の半導体
装置の製造工程を示す部分断面図、第2図fa)〜te
lは本発明の第2の実施例の半導体装置の製造工程を示
す部分断面図、第3図(al〜(d+は従来の半導体装
置の製造工程を示す部分断面図である。 1・・・・・・半導体基板、3・・・・・・ゲート絶縁
膜、4・・・・・・ゲート電極、5・・・・・・低濃度
ソース領域、6・・・・・・低濃度ドレイン領域、7・
・・・・・高濃度ソース領域、8・・・・・・高濃度ド
レイン領域、9・・・・・・絶縁膜、10・・・・・・
高濃度ソース取出し領域、11・・・・・・高濃度ドレ
イン取出し領域。
装置の製造工程を示す部分断面図、第2図fa)〜te
lは本発明の第2の実施例の半導体装置の製造工程を示
す部分断面図、第3図(al〜(d+は従来の半導体装
置の製造工程を示す部分断面図である。 1・・・・・・半導体基板、3・・・・・・ゲート絶縁
膜、4・・・・・・ゲート電極、5・・・・・・低濃度
ソース領域、6・・・・・・低濃度ドレイン領域、7・
・・・・・高濃度ソース領域、8・・・・・・高濃度ド
レイン領域、9・・・・・・絶縁膜、10・・・・・・
高濃度ソース取出し領域、11・・・・・・高濃度ドレ
イン取出し領域。
Claims (4)
- (1)半導体基板の一主面上に、ゲート絶縁膜を介して
形成されたゲート電極と、そのゲート電極をはさんで前
記半導体基板の表面に対し浅く形成された低濃度ソース
領域および低濃度ドレイン領域と、前記半導体基板の表
面から離れてイオン注入法等による不純物ドーピング法
により形成された、前記低濃度ソース領域および低濃度
ドレイン領域より深い位置でかつその低濃度ソース領域
および低濃度ドレイン領域にそれぞれ対応して接続した
高濃度ソース領域および高濃度ドレイン領域と、前記低
濃度ソース領域および低濃度ドレイン領域の表面の一部
の開口部を除いて形成された絶縁膜と、前記開口部に形
成された前記低濃度ソース領域および低濃度ドレイン領
域を貫通して前記高濃度ソース領域および高濃度ドレイ
ン領域にそれぞれ対応して接続した高濃度ソース取出し
領域および高濃度ドレイン取出し領域とを有する半導体
装置。 - (2)半導体基板の一主面上に、ゲート絶縁膜を介して
形成されたゲート電極と、そのゲート電極をはさんで前
記半導体基板の表面に対し浅く形成された低濃度ソース
領域および低濃度ドレイン領域と、前記ゲート電極およ
びゲート絶縁膜の側壁に形成された側壁絶縁膜と、前記
半導体基板の表面から離れてイオン注入法等による不純
物ドーピング法により形成された、前記低濃度ソース領
域および低濃度ドレイン領域より深い位置でかつその低
濃度ソース領域および低濃度ドレイン領域にそれぞれ対
応して接続した、前記低濃度ソース領域と低濃度ドレイ
ン領域の間隔よりも広い間隔を有する高濃度ソース領域
および高濃度ドレイン領域と、前記低濃度ソース領域お
よび低濃度ドレイン領域の表面の一部の開口部を除いて
形成された絶縁膜と、前記開口部に形成された前記低濃
度ソース領域および低濃度ドレイン領域を貫通して前記
高濃度ソース領域および高濃度ドレイン領域にそれぞれ
対応して接続した高濃度ソース取出し領域および高濃度
ドレイン取出し領域とを有する半導体装置。 - (3)半導体基板の一主面上に、ゲート絶縁膜を介して
ゲート電極を形成する工程と、そのゲート電極をはさん
で前記半導体基板の表面に対し浅く低濃度ソース領域お
よび低濃度ドレイン領域を形成する工程と、前記半導体
基板の表面から離れてイオン注入法等による不純物ドー
ピング法により前記低濃度ソース領域および低濃度ドレ
イン領域より深い位置でかつその低濃度ソース領域およ
び低濃度ドレイン領域にそれぞれ対応して接続する高濃
度ソース領域および高濃度ドレイン領域を形成する工程
と、前記低濃度ソース領域および低濃度ドレイン領域の
表面の一部の開口部を除いて絶縁膜を形成する工程と、
前記開口部に前記低濃度ソース領域および低濃度ドレイ
ン領域を貫通して前記高濃度ソース領域および高濃度ド
レイン領域にそれぞれ対応して接続する高濃度ソース取
出し領域および高濃度ドレイン取出し領域を形成する工
程とを有する半導体装置の製造方法。 - (4)低濃度ソース領域および低濃度ドレイン領域を形
成する工程の後に、ゲート電極およびゲート絶縁膜の側
壁に側壁絶縁膜を形成する工程を付加した請求項(3)
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7607590A JPH03276681A (ja) | 1990-03-26 | 1990-03-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7607590A JPH03276681A (ja) | 1990-03-26 | 1990-03-26 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03276681A true JPH03276681A (ja) | 1991-12-06 |
Family
ID=13594688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7607590A Pending JPH03276681A (ja) | 1990-03-26 | 1990-03-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03276681A (ja) |
-
1990
- 1990-03-26 JP JP7607590A patent/JPH03276681A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2707977B2 (ja) | Mos型半導体装置およびその製造方法 | |
JPH06204484A (ja) | 高速低ゲ−ト/ドレイン容量dmosデバイス | |
US6238985B1 (en) | Semiconductor device and method for fabricating the same | |
KR0180310B1 (ko) | 상보형 모스 트랜지스터 및 그 제조방법 | |
JPS6055665A (ja) | 半導体装置の製造方法 | |
US5965928A (en) | Semiconductor device with MOS capacitor and fabrication method thereof | |
JP3489602B2 (ja) | 半導体装置およびその製造方法 | |
JPH04348053A (ja) | 半導体装置の製造方法 | |
JP3170610B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
JPH07176701A (ja) | 半導体装置とその製造方法 | |
JP3502509B2 (ja) | Cmos構造を備えた集積回路及びその製造方法 | |
JP2712359B2 (ja) | 半導体装置の製造方法 | |
JPH03276681A (ja) | 半導体装置およびその製造方法 | |
JP2917301B2 (ja) | 半導体装置及びその製造方法 | |
KR930006853B1 (ko) | 소오스/드레인 자기정합 방식의 반도체 장치의 제조방법 | |
JP2751336B2 (ja) | 半導体装置の製造方法 | |
JP2623661B2 (ja) | バイポーラ型トランジスタ | |
JPS6038878A (ja) | Mis型半導体装置 | |
JP3902412B2 (ja) | 半導体装置の製造方法 | |
JP3260009B2 (ja) | 半導体装置及びその製造方法 | |
JPH07183498A (ja) | 半導体装置 | |
JPH03227526A (ja) | 半導体素子の製造方法 | |
JPH05291569A (ja) | 絶縁ゲート型fet及びその製造方法 | |
JPH0653231A (ja) | Mosfet製造方法 | |
JPH08204192A (ja) | Mos型半導体装置及びその製造方法 |