JPH03272162A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH03272162A JPH03272162A JP2072725A JP7272590A JPH03272162A JP H03272162 A JPH03272162 A JP H03272162A JP 2072725 A JP2072725 A JP 2072725A JP 7272590 A JP7272590 A JP 7272590A JP H03272162 A JPH03272162 A JP H03272162A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic circuit
- board
- wiring pattern
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 81
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハイブリッドＩＣ等の電子回路装置の製造に
用いられるリードフレームに関する。
用いられるリードフレームに関する。
ハイブリッドＩＣはセラミック等の基板上に配線パター
ンを形成し、この上にＩＣやトランジスタ等の半導体チ
ップやチップコンデンサー等の電子回路部品を実装して
電子回路を形成したものである。
ンを形成し、この上にＩＣやトランジスタ等の半導体チ
ップやチップコンデンサー等の電子回路部品を実装して
電子回路を形成したものである。
かかる電子回路を第５図に示したように、リードフレー
ム１のアイランドと称される基板部１ａに形成し、樹脂
成形等によりハイブリッドＩＣ等の電子回路装置を製造
しようとする場合、リードフレーム１の基板部１ａは導
電体で形成されるのが一般的であるため、まず基板部１
ａの表面がＡＩ！ ＯあるいはＳ ｉｏ ２等の絶縁
膜により覆３ われる。そして、この絶縁膜上にＡｆｉあるいはＡｕ等
で接続用パッド（ワイヤリングパッド）を含む配線パタ
ーン２が形成される。接続用パッドは基板部１ａ上に形
成される電子回路をリードピン１ｂを介して他の電子回
路と中継接続するためのものである。配線パターン２の
形成後、基板部１ａにＩＣやトランジスタ、チップ抵抗
、チップコンデンサー等の電子回路を構成するチップ状
の電子回路部品がダイボンディングされ、電子回路部品
と配線パターン２あるいは配線パターンの接続用ヘッド
とリードピン１ｂがワイヤボンディングにより相互に接
続される。そして、このリードフレーム１の基板部１ａ
を中心にポツティングやトランスファ成形により樹脂封
止が行われ、リードフレーム１の不要部分が切り落とさ
れ、リードピン１ｂが所定の形状に折り曲げられて、ハ
イブリッドＩＣ等の電子回路装置が製造される。
ム１のアイランドと称される基板部１ａに形成し、樹脂
成形等によりハイブリッドＩＣ等の電子回路装置を製造
しようとする場合、リードフレーム１の基板部１ａは導
電体で形成されるのが一般的であるため、まず基板部１
ａの表面がＡＩ！ ＯあるいはＳ ｉｏ ２等の絶縁
膜により覆３ われる。そして、この絶縁膜上にＡｆｉあるいはＡｕ等
で接続用パッド（ワイヤリングパッド）を含む配線パタ
ーン２が形成される。接続用パッドは基板部１ａ上に形
成される電子回路をリードピン１ｂを介して他の電子回
路と中継接続するためのものである。配線パターン２の
形成後、基板部１ａにＩＣやトランジスタ、チップ抵抗
、チップコンデンサー等の電子回路を構成するチップ状
の電子回路部品がダイボンディングされ、電子回路部品
と配線パターン２あるいは配線パターンの接続用ヘッド
とリードピン１ｂがワイヤボンディングにより相互に接
続される。そして、このリードフレーム１の基板部１ａ
を中心にポツティングやトランスファ成形により樹脂封
止が行われ、リードフレーム１の不要部分が切り落とさ
れ、リードピン１ｂが所定の形状に折り曲げられて、ハ
イブリッドＩＣ等の電子回路装置が製造される。
しかし、上述のようにして電子回路装置を製造する場合
には、ワイヤボンディングの際、第６図に拡大して示し
たように、ワイヤボンダーのツール５やキャピラリ６が
基板部１ａ上に既に搭載されているチップ状の電子回路
部品７に接触するのを避けるため、基板部ｌａ上の配線
パターン２へのワイヤボンドの位置を電子回路部品７か
ら所定の間隔を開けて離間させなければならなかった。
には、ワイヤボンディングの際、第６図に拡大して示し
たように、ワイヤボンダーのツール５やキャピラリ６が
基板部１ａ上に既に搭載されているチップ状の電子回路
部品７に接触するのを避けるため、基板部ｌａ上の配線
パターン２へのワイヤボンドの位置を電子回路部品７か
ら所定の間隔を開けて離間させなければならなかった。
このことは、基板部１ａの小型化ならびに製造される電
子回路装置の小型化の障害となり好ましくない。
子回路装置の小型化の障害となり好ましくない。
そこで、上述の事情に鑑み、本発明は基板部上の配線パ
ターンや接続用パッドへのワイヤボンドの位置を既に基
板部上に搭載されている電子回路部品に近付は得るリー
ドフレームを提供することを目的としている。
ターンや接続用パッドへのワイヤボンドの位置を既に基
板部上に搭載されている電子回路部品に近付は得るリー
ドフレームを提供することを目的としている。
上述の目的を達成するため、本発明によるリードフレー
ムにおいては、電子回路が形成される基板部は第１の基
板に第２の基板が積み重ねられて形成され、第２の基板
には電子回路部品が搭載される部分に対応した箇所に透
孔が形成されると共に、第１の基板と反対側の面に電子
回路部品に接続される第１配線パターンが形成された構
成となっている。
ムにおいては、電子回路が形成される基板部は第１の基
板に第２の基板が積み重ねられて形成され、第２の基板
には電子回路部品が搭載される部分に対応した箇所に透
孔が形成されると共に、第１の基板と反対側の面に電子
回路部品に接続される第１配線パターンが形成された構
成となっている。
このような構成とすることにより、基板部に搭載される
電子回路部品は第２の基板の透孔内に挿入され、第１の
基板上に搭載されるようになる。
電子回路部品は第２の基板の透孔内に挿入され、第１の
基板上に搭載されるようになる。
したがって、電子回路部品の基板部表面（第２の基板表
面）からの突き出し量が小さくなり、ワイヤボンダーの
ツールやキャピラリが既に基板部に搭載されている電子
回路部品と接触し難くなる。
面）からの突き出し量が小さくなり、ワイヤボンダーの
ツールやキャピラリが既に基板部に搭載されている電子
回路部品と接触し難くなる。
更に、第１の基板と第２の基板の相互間に第２配線パタ
ーン形成してこれらを積み重ねることにより、配線が２
層化される。
ーン形成してこれらを積み重ねることにより、配線が２
層化される。
以下、本発明の実施例について第１図〜第４図を参照し
つつ、説明する。
つつ、説明する。
第１図は本発明によるリードフレームの一実施例を示し
ている。図示したリードフレーム１０は電子回路が形成
される基板部１０ａと、該電子回路にワイヤボンディン
グにより接続されるリードピン１０ｂと、基板部１０ａ
及びリードピン１０ｂを支持するフレーム部１０ｃとを
有している。基板部１０ａは、第２図にも示したように
、第１基板１１に第２基板１２を積み重ねて形成されて
いる。そして、第２基板１２にはＩＣチップやチップ抵
抗等のチップ状の電子回路部品が挿入される透孔１．２
ａが穿設されると共に、第１基板１１に面しない反対
側の面に第１配線パターン１３が形成されている。第１
配線パターン１３は基板部１０ａ上に形成される電子回
路をリードピン１０ｂを介して他の電子回路と中継接続
するための接続用パッドを含んで形成される。リードフ
レーム１０は、第２基板１２の透孔１２ａを含め４２ア
ロイや銅合金等の金属板をエツチング加工あるいはプレ
ス加工して得ることができる。また、第２基板１２につ
いては絶縁性のセラミックを焼成して得ることも可能で
ある。第２基板１２を金属板から形成した場合には、そ
の表面に第１配線パターン１３を形成する際に、第２基
板１２の表面に予め絶縁膜を形成しておく必要があるの
に対し、第２基板１２を絶縁性セラミックで形成した場
合には、その必要がなく第２基板１２上に直接第１配線
パターン１３を形成することができ、好ましい。なお、
第２基板１２の第１基板１１に対する固定は、樹脂接着
やスポット溶接あるいはロー付けにより行うことができ
る。セラミックで形成された第２基板１２をロー付けす
る場合には、予め第２基板１２のロー付けされる面にＡ
ｕ等の金属を蒸着あるいはメツキしておけばよい。
ている。図示したリードフレーム１０は電子回路が形成
される基板部１０ａと、該電子回路にワイヤボンディン
グにより接続されるリードピン１０ｂと、基板部１０ａ
及びリードピン１０ｂを支持するフレーム部１０ｃとを
有している。基板部１０ａは、第２図にも示したように
、第１基板１１に第２基板１２を積み重ねて形成されて
いる。そして、第２基板１２にはＩＣチップやチップ抵
抗等のチップ状の電子回路部品が挿入される透孔１．２
ａが穿設されると共に、第１基板１１に面しない反対
側の面に第１配線パターン１３が形成されている。第１
配線パターン１３は基板部１０ａ上に形成される電子回
路をリードピン１０ｂを介して他の電子回路と中継接続
するための接続用パッドを含んで形成される。リードフ
レーム１０は、第２基板１２の透孔１２ａを含め４２ア
ロイや銅合金等の金属板をエツチング加工あるいはプレ
ス加工して得ることができる。また、第２基板１２につ
いては絶縁性のセラミックを焼成して得ることも可能で
ある。第２基板１２を金属板から形成した場合には、そ
の表面に第１配線パターン１３を形成する際に、第２基
板１２の表面に予め絶縁膜を形成しておく必要があるの
に対し、第２基板１２を絶縁性セラミックで形成した場
合には、その必要がなく第２基板１２上に直接第１配線
パターン１３を形成することができ、好ましい。なお、
第２基板１２の第１基板１１に対する固定は、樹脂接着
やスポット溶接あるいはロー付けにより行うことができ
る。セラミックで形成された第２基板１２をロー付けす
る場合には、予め第２基板１２のロー付けされる面にＡ
ｕ等の金属を蒸着あるいはメツキしておけばよい。
第３図に、第１図に示したリードフレーム１０の基板部
１０ａに電子回路部品１７を搭載した後、電子回路部品
１７と第１基板１１上に形成された第１配線パターン１
３とをＡｕ線又はＡｆ！線により相互に接続するワイヤ
ボンディングの様子を拡大して示す。図示したように、
電子回路部品１７は第２基板１２に穿設された透孔１２
ａに挿入され、第１基板１１上にダイボンディングされ
ているので、基板部１０ａの表面（第２基板１２の表面
）に対する電子回路部品１７の上面の高さが従来よりも
低くなっている。すなわち、第２基板部１２上に形成さ
れている第１配線パターン１３が、基板部１０ａに搭載
されている電子回路部品１７の上面に対して相対的に持
ち上げられたことになり、ワイヤボンダーのツール５や
キャピラリ６が基板部ＩＤａに既に搭載されている電子
回路部品１７と接触し難くなる。したがって、配線パタ
ーン１３へのワイヤボンドの位置を基板部１０ａ上に既
に搭載されている電子回路部品１７に近付けることがで
きるようになる。これにより、基板部１０ａを小型化す
ることができるようになる。
１０ａに電子回路部品１７を搭載した後、電子回路部品
１７と第１基板１１上に形成された第１配線パターン１
３とをＡｕ線又はＡｆ！線により相互に接続するワイヤ
ボンディングの様子を拡大して示す。図示したように、
電子回路部品１７は第２基板１２に穿設された透孔１２
ａに挿入され、第１基板１１上にダイボンディングされ
ているので、基板部１０ａの表面（第２基板１２の表面
）に対する電子回路部品１７の上面の高さが従来よりも
低くなっている。すなわち、第２基板部１２上に形成さ
れている第１配線パターン１３が、基板部１０ａに搭載
されている電子回路部品１７の上面に対して相対的に持
ち上げられたことになり、ワイヤボンダーのツール５や
キャピラリ６が基板部ＩＤａに既に搭載されている電子
回路部品１７と接触し難くなる。したがって、配線パタ
ーン１３へのワイヤボンドの位置を基板部１０ａ上に既
に搭載されている電子回路部品１７に近付けることがで
きるようになる。これにより、基板部１０ａを小型化す
ることができるようになる。
上述したようにして、リードフレーム１０に電子回路部
品１７を全て実装した後、そのままリードフレーム１０
をトランスファ成形用の金型に装着し、該金型内に成形
樹脂を注入して成形する。
品１７を全て実装した後、そのままリードフレーム１０
をトランスファ成形用の金型に装着し、該金型内に成形
樹脂を注入して成形する。
そして、リードフレーム１０の不要部分を切り落とし、
リードピン１０ｂを所定形状に曲げ加工することにより
、成形樹脂により電子回路部品を封止した構造のハイブ
リッドＩＣ等の電子回路装置を得ることができる。上述
したように、本発明においてはリードフレームの基板部
を小型化することができるため、従来よりも小型化され
た電子回路装置を得ることが可能である。
リードピン１０ｂを所定形状に曲げ加工することにより
、成形樹脂により電子回路部品を封止した構造のハイブ
リッドＩＣ等の電子回路装置を得ることができる。上述
したように、本発明においてはリードフレームの基板部
を小型化することができるため、従来よりも小型化され
た電子回路装置を得ることが可能である。
第４図は、第１図に示したリードフレーム１゜の変形例
であって、第１基板１１と第２基板１２の相互間に第２
配線パターン１５が形成されるリードフレームを示した
分解図である。この実施例においては、第１基板１１の
表面に絶縁膜が形成され、そのうえに第２配線パターン
１５が形成されている。そして、必要に応じて第２配線
パターン１５の上の一部に絶縁膜が形成されるか、第２
基板１２の底面全体あるいはその一部に絶縁膜が形成さ
れるかした後、第２基板１２が第１基板１１に積み重ね
られて固定され、基板部１０ａが形成される。このよう
に、本発明においては、第１基板１１と第２基板１２の
相互間に第２配線パターン１５を形成し、基板部１０ａ
に形成される配線を２層化することができ、これにより
基板部１０ａをより一層小型化することが可能となる。
であって、第１基板１１と第２基板１２の相互間に第２
配線パターン１５が形成されるリードフレームを示した
分解図である。この実施例においては、第１基板１１の
表面に絶縁膜が形成され、そのうえに第２配線パターン
１５が形成されている。そして、必要に応じて第２配線
パターン１５の上の一部に絶縁膜が形成されるか、第２
基板１２の底面全体あるいはその一部に絶縁膜が形成さ
れるかした後、第２基板１２が第１基板１１に積み重ね
られて固定され、基板部１０ａが形成される。このよう
に、本発明においては、第１基板１１と第２基板１２の
相互間に第２配線パターン１５を形成し、基板部１０ａ
に形成される配線を２層化することができ、これにより
基板部１０ａをより一層小型化することが可能となる。
なお、第１基板１１と第２基板１２の相互間に第２配線
パターンを形成する場合、第２基板１２の底面に第２配
線パターンを形成した後、これを第１基板１１に重ね合
わせることとしてもよい。
パターンを形成する場合、第２基板１２の底面に第２配
線パターンを形成した後、これを第１基板１１に重ね合
わせることとしてもよい。
以上説明したように、本発明によればリードフレームの
基板部に搭載された電子回路部品の基板部表面からの突
き出し量が小さくなり、ワイヤボンダーのツールやキャ
ピラリが基板部に既に搭載されている電子回路部品と接
触し難くなる。したがって、基板部上の第１配線パター
ンへのワイヤボンドの位置を既に基板部上に搭載されて
いる電子回路部品に近付けることができるようになり、
電子回路装置の製造に用いられるリードフレームの基板
部を小さくすることができる。この結果、得られる電子
回路装置を小型化することが可能となる。
基板部に搭載された電子回路部品の基板部表面からの突
き出し量が小さくなり、ワイヤボンダーのツールやキャ
ピラリが基板部に既に搭載されている電子回路部品と接
触し難くなる。したがって、基板部上の第１配線パター
ンへのワイヤボンドの位置を既に基板部上に搭載されて
いる電子回路部品に近付けることができるようになり、
電子回路装置の製造に用いられるリードフレームの基板
部を小さくすることができる。この結果、得られる電子
回路装置を小型化することが可能となる。
第１図は本発明によるリードフレームの一実施例を示し
た図、第２図はその分解図、第３図はワイヤボンディン
グの様子を示した図、第４図は第１図に示した実施例の
変形例を示した分解図、第５図は解決課題を有するリー
ドフレームを示した ０ 図、第６図は解決課題を説明するための図である。 ５・・・ツール、６・・・キャピラリ、１０・・・リー
ドフレーム、１０ａ・・・基板部、１０ｂ・・・リード
ピン、１０ｃ・・・フレーム部、１１・・・第１基板、
１２・・・第２基板、１２ａ・・・透孔、１３・・・第
１配線パターン、１５・・・第２配線パターン、１７・
・・電子回路部品。
た図、第２図はその分解図、第３図はワイヤボンディン
グの様子を示した図、第４図は第１図に示した実施例の
変形例を示した分解図、第５図は解決課題を有するリー
ドフレームを示した ０ 図、第６図は解決課題を説明するための図である。 ５・・・ツール、６・・・キャピラリ、１０・・・リー
ドフレーム、１０ａ・・・基板部、１０ｂ・・・リード
ピン、１０ｃ・・・フレーム部、１１・・・第１基板、
１２・・・第２基板、１２ａ・・・透孔、１３・・・第
１配線パターン、１５・・・第２配線パターン、１７・
・・電子回路部品。
Claims (1)
- 【特許請求の範囲】 １、電子回路を構成する複数の電子回路部品が搭載され
る基板部を備えたリードフレームであって、 前記基板部は第１基板に第２基板が積み重ねられて形成
され、前記第２基板には前記電子回路部品が搭載される
部分に対応した箇所に透孔が形成されると共に、前記第
１基板と反対側の面に前記電子回路部品に接続される第
１配線パターンが形成されていることを特徴とするリー
ドフレーム。 ２、前記第２基板は第２配線パターンを間にして前記第
１基板に積み重ねられていることを特徴とする請求項１
記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072725A JPH03272162A (ja) | 1990-03-22 | 1990-03-22 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072725A JPH03272162A (ja) | 1990-03-22 | 1990-03-22 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03272162A true JPH03272162A (ja) | 1991-12-03 |
Family
ID=13497622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072725A Pending JPH03272162A (ja) | 1990-03-22 | 1990-03-22 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03272162A (ja) |
-
1990
- 1990-03-22 JP JP2072725A patent/JPH03272162A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137826B1 (ko) | 반도체 디바이스 패키지 방법 및 디바이스 패키지 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP4614584B2 (ja) | 混成集積回路装置およびその製造方法 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| JP2004515077A (ja) | 半導体モジュールのための中間担体、このような中間担体を使用の下で製作された半導体モジュール、およびこのような中間担体を製作するための方法 | |
| US5406119A (en) | Lead frame | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH03272162A (ja) | リードフレーム | |
| JP2840166B2 (ja) | 半導体装置 | |
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JPH03272161A (ja) | リードフレーム | |
| JPH0462961A (ja) | 半導体装置およびその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP4296916B2 (ja) | 半導体装置 | |
| EP0526147A2 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP3211116B2 (ja) | 電子部品及びそのモジュール構造 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JPH07212130A (ja) | 電圧制御発振器及びその製造方法 | |
| JPH07321447A (ja) | 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク | |
| JPH0582664A (ja) | 半導体チツプ搭載基板 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 |