JPH03259321A - ミラーディスク制御装置 - Google Patents

ミラーディスク制御装置

Info

Publication number
JPH03259321A
JPH03259321A JP5669190A JP5669190A JPH03259321A JP H03259321 A JPH03259321 A JP H03259321A JP 5669190 A JP5669190 A JP 5669190A JP 5669190 A JP5669190 A JP 5669190A JP H03259321 A JPH03259321 A JP H03259321A
Authority
JP
Japan
Prior art keywords
disk
data transfer
control device
seek
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5669190A
Other languages
English (en)
Inventor
Toshiyuki Sumita
住田 利幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5669190A priority Critical patent/JPH03259321A/ja
Publication of JPH03259321A publication Critical patent/JPH03259321A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高信頼性及びアクセスの高速化のためにミラ
ー化されたミラーディスク制御装置に関するものである
(従来の技術) 従来、コンピュータなどに使用される記憶装置としては
、磁気ディスク、光ディスク、半導体メモリ等がある。
この内、半導体メモリは高速アクセスや高速データ転送
が可能であるが、半導体素子を使用しているため、ビッ
ト当たりの単価が高く、大容量記憶装置としては広くは
使用されていない。
一方、磁気ディスクや光ディスクは、データの記録密度
やビット当たりの単価が低く大容量記憶装置として広く
使用されている。しかし、その反面、アクセスが低速で
あり、保存データの信頼性が低いため、同一データを別
々のディスクに書込み、及び読出し時には両方のディス
クに対して起動をかけシークが速く終了した方から読み
出すようにしたり、一方に障害が発生した場合に、他方
でそのバックアップをすることが可能なミラーディスク
制御装置が採用されている。
第4図は従来のミラーディスク制御装置を示すブロック
図である。
図において、1は中央処理装置(以下、r cpuJと
言う、)、2はメモリ装置、11は第1のディスク制御
装置(DISK CII O) 、21は第2のディス
ク制御装置(DISK C)l 1 ) 、12は第1
のディスク装置(DISK O) 、22は第2のディ
スク装置(DISKI)である。
上記横取のミラーディスク制御装置において、データを
書き込む場合は、CPU lから第1、第2のディスク
制御装置11.21に対して書込みが指示され、同一デ
ータが第1、第2のディスク装置1222に書かれる。
一方、続出しの場合は、第1、第2のディスク制御装置
11.21 に対してシーク命令が与えられ、シーク終
了割り込みの早いディスク制御!装置に対してCPU 
1はリード命令を発行する。これにより、リード時にお
けるアクセスの高速化を図っている。
次に、第5図を併用してリード動作について説明する。
第5図は従来のミラーディスク制御装置によるリード動
作シーケンスを示す図である。
まず、CP[I  1から第1、第2のディスク制御装
置比21に対してシーク命令が与えられると、第1、第
2のディスク制御装置比21は各々第1、第2のディス
ク装置12.22にシーク命令を与えて指定された位置
にヘッドを移動させる。指定された位置にヘッドが移動
すると、第1、第2のディスク装置1f12,22は対
応する第1、第2のディスク制御装置11.21にシー
ク終了割込みを応答し、該各ディスク制御装置11.2
1はCPU lに対してシーク終了割込みを通知する。
CPII 1はシーク終了割込みの早い方の第1のディ
スク制御装置11に対してのみリード命令を与え、該第
1のディスク制御装置11は第1のディスク装置12か
らデータを読み出し、上位装置にデータを転送する。
シーク終了の遅い方の第2のディスク制御装置21に対
してはCPU lから解除支持が与えられ、該第2のデ
ィスク制御装置21はイニシャル状態となる。
以上のような動作シーケンスをとることにより、リード
時のアクセスの高速化を図っている。
(発明が解決しようとする課題) しかしながら、上記構成のミラーディスク制御装置にお
ては、CPU 1がリード命令を発行してから実際にデ
ータ転送が開始されるまでに、回転待ち時間が必要とな
る。
該回転待ち時間とは、ヘッドが指定された位置に移動し
た後、指定されたディスクアドレス位置が検出されるま
での時間である。これはヘッド移動時間のように相対的
にきまるものではなく、0〜1(1:ディスクが一回転
する時間であり一般的に数10+ws)の範囲で時々刻
々変化する。
従来はヘッド移動時間の早い方のディスク制?B装置に
リード命令を発行するため、ヘッド移動時間は早いが、
回転待ち時間が異常に長い(最大で数Ioms)場合に
はかえってアクセスが遅くなり、ヘッド移動時間の遅い
方にリード命令を発行した方が良いこともある。
本発明は、上記従来のミラーディスク制御装置の問題点
を解決して、ヘッド移動時間の長短にかかわらず、全体
的なアクセス時間を短縮することができるミラーディス
ク制御装置を提供することを目的とする。
(課題を解決するための手段) そのために、本発明のミラーディスク制御装置おいては
、CPUと、Bg c p uに接続されるメモリ装置
と、上記CPUからシーク命令ではなくシーク&リード
命令を受けてシーク指示を出力する第1、第2のディス
ク制御装置と、第1、第2のディスク制御装置からシー
ク指示を受けてヘッドを指定された位置にシークさせる
第1、第2のディスク装置を有している。
上記第1、第2のディスク制御装置間を接続する連絡バ
スが設けられていて、上記第1、第2のディスク制御装
置のいずれか一方において指定されたディスクアドレス
位置が検出されると、データ転送可能状態に設定される
が、この時性のディスク制御装置にデータ転送可能状態
になったことが通知されて、そのディスク制御装置にお
いてはデータ転送不可能状態に設定される。
(作用) 本発明によれば、上記のようにCPUと、該CPUに接
続されるメモリ装置と、上記CPUからシーク&リード
命令を受けてシーク指示を出力する第1、第2のディス
ク制御B装置と、第1、第2のディスク制御装置からシ
ーク指示を受けてヘッドを指定された位置にシークさせ
る第1、第2のディスク装置を有している。
したがって、第1、第2のディスク制御装置のいずれか
がCPUからシーク&リード命令を受けると、それに対
応する第1、第2のディスク装置にシーク指示が与えら
れ、指定された位置にヘッドがシークされる。
また、上記第1、第2のディスク制御装置間には両者を
接続する連絡バスが設けられていて、上記第1、第2の
ディスク制御装置のいずれか一方において指定されたデ
ィスクアドレス位置が検出されると、データ転送可能状
態に設定され、この時に他のディスク制御装置がデータ
転送可能状態になったことすなわちデータ転送抑止指示
が上記連絡バスを介して通知される。
そして、該通知を受けたディスク制御装置はデータ転送
不可能状態に設定される。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明のミラーディスク制御装置を示すブロッ
ク図である。
図において、1はCPU、 2はメモリ装置(HEM)
、31は第1のディスク制御装置(DISK C)I 
O) 、41は第2のディスク制御装置(DISK C
H1) 、12は第1のディスク装置(DISKO)、
22は第2のディスク装置(DISK 1) 、30は
各ディスク制御装置31.4Iが互いに相手の状態を監
視することができるように設けられた連絡バスである。
データを書き込む場合は、従来と同様にCPLI  I
から第1、第2のディスク制御装置31.41に対して
書込み指示が与えられ、同一データが第1、第2のディ
スク装置12.22に書かれる。次に書き込まれたデー
タを読み出す場合は、CPU  1から第1、第2のデ
ィスク制御装置31.41に対してシーク&リード命令
が与えられると、各々第1、第2のディスク制御装置3
1.41は互いに相手の状態を監視し、データ転送が可
能であると判断したディスク制御装置31 (又は41
)のみが各ディスク装置12(又は22)からデータを
読み出し、上位装置に転送する。
なお、他のディスク制御装置41(又は31)は動作を
打ち切りイニシャル状態に戻す。
第2図は各ディスク制御装置が相互にデータ転送を開始
しているか否かを監視し、自分の状態を決定するための
データ転送におけるプライオリティ生成回路を示す図で
ある 図において、50.60はデータ転送制御回路、516
1は一方のディスク制御装置が自分の状態を決定するた
めのANDゲート、52.62はANDゲート51゜6
1からの出力を受けてデータ転送状態又はデータ転送不
可能状態を保持するためのフリップフロップ(F F)
 、53.63は優先権を決定するNANDゲート、5
4.64は優先権を指示する設定板、55.65は相手
の状態を判断するためのNANDゲートである。
次に、第3図を併用して本発明の壽う−ディスク制御装
置におけるリード動作について詳細に説明する。
第3図は本発明のミラーディスク制御装置によるリード
動作シーケンスを示す図である。
まず、CPU 1が第1、第2のディスク制御装置31
、41に対してシーク&リード命令を与えると、各第1
、第2のディスク制御装置31.41はそれに対応する
それぞれのディスク装置12.22にシーク指示を与え
、指定された位置にヘッドを移動させる、指定された位
置にヘッドの移動が完了すると、各第1、第2のディス
ク装置12.22は対応する各ディスク制御装置31.
41に多−りが終了したことを通知する。
通知を受けた各第1、第2のディスク制御装置31.4
1は続いて第1、第2のディスク装置12.22にリー
ド指示を与える。以後、各第1、第2のディスク制御装
置31.41は指定されたディスクアドレス位置が検出
されるまで待ち状態となる。
ここで、第2のディスク装置22の方が早くディスクア
ドレスマツチとなり指定されたディスクアドレス位置が
検出されると、ANDゲート61の一方の入力が“1”
となり、他方の人力は未だ指定されたディスクアドレス
位置が検出されていないため、“1”を保持している。
したがって、ANDゲート61の出力は1″となりフリ
ップフロップ62がセットされてデータ転送可能状態と
なる。この状態がデータ転送制御回路60に通知される
と、該データ転送料iT1回路60はディスク装置22
から読み出したデータを上位装置に転送する。
この時、上記フリップフロップ62の出力は、他のディ
スク制御装置31に連絡バス30を介して状態を通知し
てデータ転送の抑止を指示する。
その後、第1のディスク制御n装置31がディスクアド
レスマツチとなり、指定されたディスクアドレス位置を
検出すると、ANDゲート51の一方の入力は、 “1
”となる。しかし、NANDゲート55は連絡ハス30
を介して通知された状態線により一方の入力が“1゛で
あり、他方の人力がNANOゲート53から“l”が出
力されているため、出力が“0”となる。
したがって、上記ANDゲート51の出力は“0°。
となる、したがって、フリップフロップ52はセットさ
れずデータ転送可能状態とはならないので、データ転送
制御回路50は動作しない。
そして、この状態を検知した図示しない制御部は、自分
のディスク制御装置31の動作を打ち切りイニシャル状
態とする。
なお、優先権設定板54.64は、はぼ同時に両方のデ
ィスク制御装置31.41がディスクアドレス位置を検
知した場合に、回路が発振するのを防止するために設け
られている。そして、優先権設定板54はハイレベルに
、優先権設定板64はロウレベルに設定されて、それぞ
れNANDゲート53.63の一方の端子に入力される
。 NANDゲート53.63の他方の端子には、上記
フリップフロップ52.62の出力が入力される。
ここでは、第1のディスク制御装置31を優先させてい
るが、反対であってもよい。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように本発明によれば、第1、第
2のディスク制御装置のいずれかがCPuからシーク&
リード命令を受けると、それに対応する第1、第2のデ
ィスク装置にシーク指示が与えられ、指定された位置に
へンドがシークされるが、第1、第2のディスク制御装
置間には両者を接続する連絡バスが設けられていて、上
記第1、第2のディスク制御装置のいずれか一方におい
て指定されたディスクアドレス位置が検出されると、デ
ータ転送可能状態に設定され、この時性のディスク制御
装置にデータ転送可能状態になったことが上記連絡バス
を介して通知されるため、通知を受けたディスク制御装
置はデータ転送不可能状態に設定される。
従来はへノド移動時間だけに注目してアクセスの高速化
を図っていたが、シーク&リード命令を使用することに
より、実際にデータ転送が開始されるまでの時間、すな
わちヘッド移動時間と回転待ち時間の和の早い方からデ
ータを読み出し、上位に転送することができる。したが
って、絶対的なアクセスの高速化が期待できる。
また、CPUのシーク終了割込み処理等の軽減を図るこ
とができる。
【図面の簡単な説明】
第1図は本発明のミラーディスク制御装置を示ずブロッ
ク図、第2図はデータ転送におけるプライオリティ生成
回路を示す図、第3図は本発明のミラーディスク制御装
置によるリード動作シーケンスを示す図、第4図は従来
のミラーディスク制御装置を示すブロック図、第5図は
従来のミラーディスク制御装置によるリード動作シーケ
ンスを示す図である。 l・・・中央処理装置(CPU) 、2・・・メモリ装
置(肝門、11.31・・・第1のディスク制御装置、
12・・・第1のディスク装置、2L41・・・第2の
ディスク制御装置、22・・・第2のディスク装置、3
0・・・連絡バス、50.60・・・データ転送制御回
路、51.61・・・ANDゲート、5262・・・フ
リップフロップ、54.64・・・優先権設定板、53
、55.63.65  ・・・NAN[lゲート。

Claims (1)

  1. 【特許請求の範囲】 (a)CPUと、 (b)該CPUに接続されるメモリ装置と、 (c)上記CPUからシーク&リード命令を受けてシー
    ク指示を出力する第1、第2のディスク制御装置と、 (d)該第1、第2のディスク制御装置からシーク指示
    を受けてヘッドを指定された位置にシークさせる第1、
    第2のディスク装置と、 (e)上記第1、第2のディスク制御装置間を接続する
    連絡バスと、 (f)上記第1、第2のディスク制御装置のいずれか一
    方において指定されたディスクアドレス位置が検出され
    ると、データ転送可能状態に設定するとともに、他のデ
    ィスク制御装置にデータ転送可能状態になったことを通
    知する手段と、 (g)他のディスク制御装置からデータ転送可能状態に
    なったことの通知を受けた場合に、データ転送不可能状
    態に設定する手段を有することを特徴とするミラーディ
    スク制御装置。
JP5669190A 1990-03-09 1990-03-09 ミラーディスク制御装置 Pending JPH03259321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5669190A JPH03259321A (ja) 1990-03-09 1990-03-09 ミラーディスク制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5669190A JPH03259321A (ja) 1990-03-09 1990-03-09 ミラーディスク制御装置

Publications (1)

Publication Number Publication Date
JPH03259321A true JPH03259321A (ja) 1991-11-19

Family

ID=13034476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5669190A Pending JPH03259321A (ja) 1990-03-09 1990-03-09 ミラーディスク制御装置

Country Status (1)

Country Link
JP (1) JPH03259321A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940666B2 (en) 2002-03-06 2005-09-06 Nec Corporation Magnetic tape apparatus that duplicates data and stores the duplicated data in plural magnetic tape drives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940666B2 (en) 2002-03-06 2005-09-06 Nec Corporation Magnetic tape apparatus that duplicates data and stores the duplicated data in plural magnetic tape drives

Similar Documents

Publication Publication Date Title
JPH0738174B2 (ja) 周辺サブシステム及び制御方法
US5524203A (en) Disk cache data maintenance system
JPS6054063A (ja) デ−タ転送システム
JPH03259321A (ja) ミラーディスク制御装置
JPH02186424A (ja) ディスク制御回路
JP3110024B2 (ja) メモリ制御システム
JPS6331806B2 (ja)
JP2888222B2 (ja) データバックアップ方式
JPH1027154A (ja) 電子機器に内蔵されたscsi機器の制御方法
JPS62269253A (ja) 半導体記憶装置の停電処理方式
JP2701739B2 (ja) プロセッサの系切替え方式
JPS61134859A (ja) メモリのバツクアツプ制御方式
JPH11175261A (ja) ディスクの制御方法
JP2732951B2 (ja) データ転送制御方法
JP2005025371A (ja) ディスクアレイ装置及びデータ書き込み制御方法
JP3472357B2 (ja) 情報処理装置
JP3012402B2 (ja) 情報処理システム
JP2001109581A (ja) ハードディスクシステム
JP2723388B2 (ja) プロセッサモジュールの内部バス制御方法及び情処理装置
JPH0122656B2 (ja)
JPH0355642A (ja) メモリー制御方式
JPH0820934B2 (ja) ディスクキャッシュ制御方式
JPS6282594A (ja) バブルフアイルメモリ装置
JPS6041123A (ja) 磁気デイスク制御装置
JPH08115228A (ja) 情報処理システム