JPH03256135A - データ記憶装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ記憶装置および方法、特に、種々のシー
ケンス制御をマイクロプロセッサを用いて行なうデータ
記憶装置および方法に関する。

〔従来の技術〕

従来のデータ記憶装置は、制御情報をメモリ回路内に備
え、この制御情報により種々の制御をマイクロプロセッ
サにより行なうシーケンス制御回路が用いられる。

障害発生時の評価を行なう場合には、マイクロプロセッ
サの動作を一時停止させて強制的に障害発生信号をアク
ティブにしておいてから処理を開始したり、動作中に人
が強制的に障害発生信号をアクティブにしていた。

〔発明が解決しようとする課題〕

上述した従来のデータ記憶装置は、障害発生時の評価を
行なう場合には、マイクロプロセッサの動作を一時停止
させて強制的に障害発生信号をアクティブにしておいて
から処理を開始したり、動作中に人が強制的に障害発生
信号をアクティブにしていたので、目的の障害処理動作
の評価を実行するのが困難であるという欠点があった。

〔課題を解決するための手段〕

本発明のデータ記憶装置は、 （Ａ）予め疑似障害を発生させたいアドレスの値を設定
しておくアドレス設定手段、 （Ｂ）前記アドレス設定手段に設定されているアドレス
値と、現在マイクロプロセッサがシーケンスの制御を行
なうためメモリ回路から制御情報を読み出すために出力
するアドレス信号とを比較し、一致した場合にアドレス
一致信号を出力するアドレス比較手段、 （Ｃ）前記アドレスが一致してから、どのような条件で
動作するかを設定する条件設定手段、（Ｄ）前記アドレ
ス比較手段と前記条件設定手段との出力により、条件が
成立したかどうかを判定する条件判定手段、 （Ｅ）前記条件判定手段により条件が成立した場合に疑
似障害信号を出力する疑似障害発生手段、とを含んで構
成される。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に示すデータ記憶装置では、アドレス比較回路３
は、アドレス設定回路１によって設定されたアドレス値
と、アドレス信号１０とを比較し、一致した場合にアド
レス一致信号１２をアクティブにする。

条件判定回路４は、条件設定回路２によって設定された
条件設定信号１３とアドレス一致信号１２により、条件
が成立したかどうかを判定し、成立した場合に条件成立
信号１４をアクティブにする。

疑似障害発生回路５は、条件成立信号１４がアクティブ
になると疑似障害発生信号１６をセットし、障害リセッ
ト信号１５がアクティブになると疑似障害発生信号１６
をリセットする。

第２図は第１図に示す条件設定回路２および条件判定回
路４の詳細を示すブロック図である。

条件設定信号１３は、疑似障害繰り返し発生動作を指示
する指示信号１３１と、アドレス−数回数設定信号１３
２とからなる。

条件設定回路２は、スイッチにより構成され、指示信号
１３１はスイッチをｂ側にセットするとアクティブにな
る。

また、複数のスイッチによりアドレス一致回数が設定さ
れ、アドレス−数回数設定信号１３２として条件判定回
路４へ出力される、 計数動作制御回路４１は、指示信号１３１と条件成立信
号１４とにより、アドレス−数計数回路４２の動作を制
御する計数動作制御信号４０１を出力する。

アドレス−数計数回路４２は、アドレス一致信号１２に
より、アドレス一致回数を計数し、アトレス一致回数４
０２をアドレス一致条件判定回路４３に出力する。

また、計数動作制御信号４０１により、計数動作が制御
される。

アドレス一致条件判定回路４３は、アドレス−数回数４
０２とアドレス−数回数設定回路１３２とを比較し、一
致した場合に条件成立信号１４をアクティブにする。

次に、動作を説明する。

疑似障害を発生させたいアドレスの値をアドレス設定回
路１にセットすると、アドレス設定信号１１にセットし
たアドレス値が出力される。

アドレス比較回路３は、アドレス信号１ｏとアドレス設
定信号１１とを比較し、一致した時にアドレス一致信号
１２をアクティブにする。

条件設定回路２には、疑似障害を発生させるための条件
をセットする。

スイッチ２１により疑似障害発生モードが選択される。

スイッチ２１をｂ側にセットすると、指示信号１３１は
Ｌ”になり、疑似障害繰り返し発生モードとなる。

スイッチ２１をａ側にセットすると、指示信号１３１は
“Ｈ”になり、疑似障害■回発生モードとなる。

スイッチ２２を用いて、疑似障害を発生させるためにア
ドレス信号１０とアドレス設定回路１に設定したアドレ
ス値が一致しなければならない回数を設定する。

アドレス−数回数設定信号１３２には、スイッチ２２に
よって設定された値が出力される。

ここで、アドレス設定回路１に設定されるアドレス値を
１００番、条件設定回路２に設定される動作モードを疑
似障害繰り返し発生モード、アドレス−数回数を１０回
にした場合について説明する。

アドレス信号１０は逐次変化しており、アドレス比較回
路３はアドレス信号１０が１００番になった場合だけア
ドレス一致信号１２をアクティブにする。

アドレス−数計数回路４２は、アドレス一致信号１２が
アクティブに遷移した回数の計数を行ない、その値をア
ドレス−数回数４０２に出力する。

計数動作制御回路４１は、条件成立信号１４が非アクテ
ィブで、指示信号１３１が“Ｌ　”であるから、計数動
作制御信号４０１を“Ｈ”とする。

アドレス一致条件判定回路４３は、アドレス−数回数設
定信号１３２とアドレス−数回数４０２が一致、つまり
アドレス−数回数４０２が１０回になったときに、条件
成立信号１４をアクティブにする。

条件成立信号１４がアクティブになると、計数動作制御
回路４１は指示信号１３１がＬ”であるから、計数動作
制御信号４０１を′Ｌ”とする。

アドレス−数計数回路４２は、計数動作制御信号４０１
がＬ″となったので、アドレス一致信号１２が非アクテ
ィブに遷移したときに、アドレス−数回数４０２の値を
クリアして“０”とする。

アドレス一致条件判定回路４３は、アドレス−数回数４
０２が“０”になると、条件成立信号１４を非アクティ
ブにする。

計数動作制御回路４１は、条件成立信号１４が非アクテ
ィブとなると、計数動作制御信号４０１をＨ”とする。

アドレス−数計数回路４２は、計数動作制御信号４０１
がＨ”となったので、アドレス、一致信号１２が再びア
クティブに遷移したときに計数を行なう。

疑似障害発生回路５は、条件成立信号１４がアクティブ
になると、疑似障害発生信号１６をアクティブにセット
する。

条件成立信号１４が非アクティブとなっても、障害リセ
ット信号１５がアクティブになるまで、疑似障害発生信
号１６の状態は保持される。

障害リセット信号１５がアクティブとなり、疑似障害発
生信号１６がリセットされ非アクティブとなった後、ア
ドレス−数回数４０２の値が１０ Ｏ″になると再び前述の一連の動作が行なわれて、疑似
障害発生信号１６がアクティブとなる。

次に、スイッチ２１をａ側にセットして、疑似障害１回
発生モードとした場合について説明する。

アドレス−数回数４０２が”　１０　”となり、条件成
立信号１４がアクティブになるところまでは、障害繰り
返し発生モードと同様の動作となる。

条件成立信号■４がアクティブになると、計数動作制御
回路４１は、指示信号１３１がＨ”であるから、計数動
作制御信号４０１をＬ″とする。

アドレス−数計数回路４２は、計数動作制御信号４０１
が“Ｌ”となったので、アドレス一致信号１２非アクテ
ィブとなったときに、アドレス−数回数４０２の値をク
リアして“Ｏ”とする。

アドレス一致条件判定回路４３は、アドレス−数回数４
０２がパＯ”になると、条件成立信号１４を非アクティ
ブとする。

計数動作制御回路４１は、指示信号１３１が“Ｈ”であ
るから、条件成立信号１４が非アクティブとなっても、
計数動作制御信号４０１は”　Ｌ　”のまま保持する。

計数動作制御信号４０１が″Ｌ　”であるから、アドレ
ス−数計数回路４２は、アドレス一致信号１２が再びア
クティブとなっても計数を行なわず、アドレス−数回数
４０２はＯ°′のままとなる。

このため、条件成立信号１４は、−旦アクチイブとなっ
た後、再びアクティブとならない。

このとき、疑似障害発生回路５の動作は、前述の障害繰
り返し発生モードの場合と同様である。

本動作モートは、スイッチ２１をｂ側にセットすること
で解除される。

〔発明の効果〕

本発明のデータ記憶装置および方法は、シーケンスの制
御を行なうマイクロプロセッサが動作中に、任意の時点
で疑似的に障害を発生させるための機能を追加すること
により、任意の障害処理動作の評価ができるという効果
がある。

また、設定した時点で確実に、かつ繰り返し疑似障害を
発生できるので、評価時間を短縮できるという効果があ
る。

【図面の簡単な説明】

第■図は本発明の一実施例を示すブロック図、第２図は
第１図に示す条件設定回路２および条件判定回路４の詳
細を示すブロック図である。 １・・・・・・アドレス設定回路、２・・−・・・条件
設定回路、３・・・・・・アドレス比較回路、４・・・
・・・条件判定回路、５・・・・・・疑似障害発生回路
。

Claims (3)

【特許請求の範囲】
1. （１） （Ａ）予め疑似障害を発生させたいアドレスの値を設定
   しておくアドレス設定手段、 （Ｂ）前記アドレス設定手段に設定されているアドレス
   値と、現在マイクロプロセッサがシーケンスの制御を行
   なうためメモリ回路から制御情報を読み出すために出力
   するアドレス信号とを比較し、一致した場合にアドレス
   一致信号を出力するアドレス比較手段、 （Ｃ）前記アドレスが一致してから、どのような条件で
   動作するかを設定する条件設定手段、 （Ｄ）前記アドレス比較手段と前記条件設定手段との出
   力により、条件が成立したかどうかを判定する条件判定
   手段、 （Ｅ）前記条件判定手段により条件が成立した場合に疑
   似障害信号を出力する疑似障害発生手段、とを含むこと
   を特徴とするデータ記憶装置。
2. （２） （Ａ）予め疑似障害を発生させたいアドレスの値を設定
   しておくアドレス設定手順、 （Ｂ）前記アドレス設定手段に設定されているアドレス
   値と、現在マイクロプロセッサがシーケンスの制御を行
   なうためメモリ回路から制御情報を読み出すために出力
   するアドレス信号とを比較し、一致した場合にアドレス
   一致信号を出力するアドレス比較手順、 （Ｃ）前記アドレスが一致してから、どのような条件で
   動作するかを設定する条件設定手順、 （Ｄ）前記アドレス比較手段と前記条件設定手段との出
   力により、条件が成立したかどうかを判定する条件判定
   手順、 とを含むことを特徴とするデータ記憶方法。
3. （３） 条件判定手段により条件が成立した場合に疑似障害信号
   を出力する疑似障害発生手順を含む請求項（２）記載の
   データ記憶方法。