JPH0645261Y2 - ロジック・アナライザ - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、マイクロプロセッサ応用機器をディバック
（Debug）したり、障害発見など行う場合に用いるロジ
ック・アナライザに関し、更に詳しくは、トリガー能力
を向上させ、複雑な現象の解析を可能としたロジック・
アナライザに関する。

〈従来の技術〉 ロジック・アナライザは、ターゲットとなるマイクロプ
ロセッサ応用機器に接続し、そこから出力される各種の
信号を観測したり解析することにより、マイクロプロセ
ッサ応用機器のディバックを行ったり、障害の検出など
を行うものである。

従来のこの種の装置としては、（ａ）トリガ条件がアド
レス，データ当のワンショットしか設定できないもの、
（ｂ）トリガ条件にシーケンスを付加できるように構成
されたものなどがあった。

〈考案が解決しようとする課題〉 しかしながら、（ａ）のものは、トリガにかかる条件を
一つに限定しなければならないために、複雑な現象を解
析することができないし、「何回起きたら…」の条件を
加えたとしても、捕らえたい現象をつかまえるのが難し
いという課題があり、また、（ｂ）のものは、シーケン
スを詳細に指定すればかなり複雑な現象もトリガするこ
とができるが、設定が非常に面倒で設定ミスがあれば、
トリガしそこなうという不具合がある。また、シーケン
スも２〜３段程度しかない。

本考案は、これらの点に鑑みてなされたもので、簡単な
構成で、ターゲットの動作状態や解析目的に合ったトリ
ガシーケンスを指定できるロジック・アナライザを提供
することを目的とする。

〈課題を解決するための手段〉 この様な目的を達成する本考案は、 ディジタル化されたｎチャンネルのデータを受けトリガ
条件と一致したときマッチ信号を出力するトリガ回路
と、 アドレス信号を出力するDMAコントローラと、 ディジタル化されたｎチャンネルのデータを受けると共
に、前記DMAコントローラからアドレス信号が与えられ
るトレースメモリと、 前記トレースメモリとほぼ同時に構成され、トリガシー
ケンスが記述されると共にディジタル化されたｎチャン
ネルのデータを受け記述されたトリガシーケンス条件に
一致したときマッチ信号を出力するトリガ機能用シーケ
ンスメモリと、 前記トリガ回路と前記トリガ機能用シーケンスメモリか
らそれぞれ出力されるマッチ信号のいずれかを選択して
DMAコントローラにスタート／ストップ信号として与え
るスイッチ手段と を備えて構成されている。

〈作用〉 トリガ機能用シーケンスメモリは、マイクロプロセッサ
によってアクセス可能であって、各チャンネル毎また
は、各ステート毎にアンド条件からはすずことができる
ようにしたドントケア機能と、 複数のトリガシーケンスの組み合わせによりトリガを掛
けるとき、あるトリガシーケンス成立から次のトリガシ
ーケンススタートまでのシーケンスを規定したくない場
合、次のトリガシーケンスまで待ち合わせることを指示
するウエイト機能とを有するように構成されている。

スイッチ手段が、トリガ機能用シーケンスメモリから出
力されるマッチ信号を選択し、DMAコントローラにスタ
ート／ストップ信号として印加すると、トレースメモリ
には、トリガ機能用シーケンスメモリに記述されたトリ
ガシーケンス条件にイッチした時出力されるマッチ信号
に基づいて入力されるデータがトレースされる。

このようにしてトレースされたデータは、必要に応じて
トリガ機能用シーケンスメモリにコピーし、その後ドン
トケア機能と待ち合わせ機能（ウエイト機能）を適宜指
示することにより容易に必要なシーケンスを記述するこ
とが可能となる。

〈実施例〉 以下図面を用いて、本考案の実施例を詳細に説明する。

図は本考案の一実施例を示す構成ブロック図である。図
において、１はターゲットからの信号をピックアップす
る入力プローブで、分析や解析する必要のあるｎチャン
ネルの信号がピックアップされる。２はこの入力プロー
ブ１によってピックアップされた信号を入力し、これを
ディジタル化する入力アンプとスレショホルド設定付コ
ンパレータで、ここからｎチャンネルのデータが出力さ
れる。

３はディジタル化されたｎチャンネルのデータを受け、
トリガ条件と一致したときマッチ信号を出力するトリガ
回路、４はアドレス信号を出力するDMAコントローラ、
５はディジタル化されたｎチャンネルのデータを受ける
と共に、そのデータをDMAコントローラ４から出力され
るアドレスに順次格納するトレースメモリである。

これらの各構成要素は、従来のロジック・アナライザが
有しているものと変わらない。

６はトレースメモリ５とほぼ同等の容量で構成され、そ
こにトリガシーケンスが記述されるトリガ機能用シーケ
ンスメモリである。このシーケンスメモリは、ディジタ
ル化されたｎチャンネルのデータを受け、そこに記述さ
れたトリガシーケンス条件に一致したときマッチ信号を
出力するものである。

SWはトリガ回路３とトリガ機能用シーケンスメモリ６か
らそれぞれ出力されるマッチ信号のいずれかを選択して
DMAコントローラ４にスタート／ストップ信号として与
えるスイッチ手段である。

７はマイクロプロセッサ、８はマンマシンインターフェ
イスで、これらはコンパレータ２、トリガ回路３、トレ
ースメモリ５、トリガ機能用シーケンスメモリ６とバス
BSを介して接続されており、マイクロプロセッサ７は、
トレースメモリ５、トリガ機能用シーケンスメモリ６に
対してアクセスが可能であり、トレースメモリ５のトレ
ースされたデータをトリガ機能用シーケンスメモリ６側
にコピーしたり、マンマシンインターフェイス８によ
り、これらのデータを修正できるようになっている。

ここで、本考案で特徴とするトリガ機能用シーケンスメ
モリは、ｎビットの次のビット（Ｗ）が用意されてい
て、ここに例えば「×」あるいは「０」を格納すること
により、各チャンネル毎または、各ステート毎にアンド
条件からはすずことを指示するドントケア機能と、例え
ば「Ｗ」を格納することにより、複数のトリガシーケン
スの組み合わせによりトリガを掛けるとき、あるトリガ
シーケンス成立から次のトリガシーケンのスタートまで
のシーケンスを規定したくない場合、次のトリガシーケ
ンスまで待ち合わせることを指示するウエイト機能を有
するように構成されている。

このように構成した装置の動作を説明すれば、以下の通
りである。

トリガ回路３に格納したトリガ条件により、ｎチャンネ
ルのデータのトレースを行う場合、スイッチ手段SWをａ
側に接続し、トリガ回路３からのマッチ信号（MATCH）
をDMAコントローラ４に与える。この場合、従来のもの
と同様な動作であって、ｎチャンネルの入力のハイ／ロ
ーパターンがそこに格納されているトリガ条件と一致し
た時にトリガされ、トレースメモリ５へのDMA書き込み
がスタート（エンドトリガの場合はストップ）し、入力
データのトレースが行われる。

次に、トリガ機能用シーケンスメモリ６を用いた動作を
説明する。はじめにトリガ機能用シーケンスメモリ６の
初期化時を行う。この状態では、トリガ機能用シーケン
スメモリ６の内容は、全てドントケア（×）となる。

次に、ユーザは、必要な分のトリガシーケンスを記述す
る。ここで、アンド条件に入れたくない信号のシーケン
スエントリは、×のままとする。また、あるシーケンス
ＡからあるシーケンスＢの間のシーケンスが不定だった
り、明記できない場合は、ウエイト機能をオン（ウエイ
トビットをオンとする） このようにして、トリガシーケンスを記述後、スイッチ
手段SWを、トリガ機能用シーケンスメモリ６から出力さ
れるマッチ信号（MATCH）がDMAコントローラ４にスター
ト／ストップ信号（START/STOP）として印加されるよう
に接続し、分析を開始しトレースを行う。これによりト
レースメモリ５には、トリガ機能用シーケンスメモリ６
に記述されたトリガシーケンス条件に一致した時に出力
されるマッチ信号（入力信号中の指定された信号をステ
ートクロックとしたステートトリガ）により、DMA書き
込みがスタートし、データがトレースされる。

このようにしてトレースメモリ５にトレースされたデー
タを、今度はトリガ機能用シーケンスメモリ６にコピー
する。そして、コピーされたトリガシーケンスを示すデ
ータを、マンマシンインターフェイス８を用いて、不要
な部分やデータなど、場合によっては変化する部分を適
宜、ドントケア機能を指定する等して修正し、正規のト
リガシーケンスを記述する。

以後の分析は、ドントケアなどの指定を含んで記述した
正規のトリガシーケンスに基づいて行うようにする。こ
れにより、例えばはじめに良品によるトレース結果を得
た後、これをトリガシーケンスとすれば、良品との比
較，検討が容易に行なえ、不良品の選別が正確に行なえ
る。

なお、上記の実施例では、トレースメモリ５とトリガ機
能用シーケンスメモリ６を異なるブロックで示したが、
同一のメモリブロックを用い、領域を分けて用いてもよ
い。

〈考案の効果〉 以上詳細に説明したように、本考案によれば、例えば定
常処理中に非同期の割込みが入り、それが原因となり引
き起こされるような複雑な現象の解析を行なうことがで
きる。

また、トレース結果をトリガシーケンスとして利用する
ことにより、簡単にトリガ条件をつくりだすことができ
る。この場合、ウエイト機能を付加したシーケンスを用
いることにより、トリガ条件の設定を容易に行なうこと
ができる。

また、良品のトレース結果をトリガシーケンスとして、
不良品を選別するような作業に効果的に用いることがで
きる。

【図面の簡単な説明】

第１図は本考案の一実施例の構成ブロック図である。 １……入力プローブ ２……入力アンプ・コンパレータ ３……トリガ回路 ４……DMAコントローラ ５……トレースメモリ ６……トリガ機能用シーケンスメモリ ７……マイクロプロセッサ ８……マンマシンインターフェイス

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ディジタル化されたｎチャンネルのデータ
   を受けトリガ条件と一致したときマッチ信号を出力する
   トリガ回路と、 アドレス信号を出力するDMAコントローラと、 ディジタル化されたｎチャンネルのデータを受けると共
   に、前記DMAコントローラからアドレス信号が与えられ
   るトレースメモリと、 前記トレースメモリとほぼ同時に構成され、トリガシー
   ケンスが記述されると共にディジタル化されたｎチャン
   ネルのデータを受け記述されたトリガシーケンス条件に
   一致したときマッチ信号を出力するトリガ機能用シーケ
   ンスメモリと、 前記トリガ回路と前記トリガ機能用シーケンスメモリか
   らそれぞれ出力されるマッチ信号のいずれかを選択して
   DMAコントローラにスタート／ストップ信号として与え
   るスイッチ手段と を備え、 前記トリガ機能用シーケンスメモリは、マイクロプロセ
   ッサによってアクセス可能であって、各チャンネル毎ま
   たは、各ステート毎にアンド条件からはすずことができ
   るようにしたドントケア機能と、 複数のトリガシーケンスの組み合わせによりトリガを掛
   けるとき、あるトリガシーケンス成立から次のトリガシ
   ーケンススタートまでのシーケンスを規定したくない場
   合、次のトリガシーケンスまで待ち合わせることを指示
   するウエイト機能とを有するように構成されていること
   を特徴とするロジック・アナライザ。