JPH03250856A

JPH03250856A - 固体撮像素子の読み出し回路

Info

Publication number: JPH03250856A
Application number: JP2047403A
Authority: JP
Inventors: Bunichi Nagano; 長野　文一
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-02-28
Filing date: 1990-02-28
Publication date: 1991-11-08
Also published as: US5136402A; DE69125643T2; CA2037121A1; EP0454292A3; EP0454292A2; EP0454292B1; CA2037121C; DE69125643D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、固体撮像素子の読み出しを行う回路に関する
。

［従来の技術］固体撮像素子の一例であるＣＯＤ　（電荷結合素子）セ
ンサの電気的構成及び動作を第１０図のブロック図及び
第１１図のタイムチャートを参照して説明する。

ＣＣＤセンサはセンサ部Ｓ１〜ＳＮが転送ゲートｌＯを
介してアナログシフト１ノジスタＳＲ，〜ＳＲＮに接続
されている。アナログシフトレジスタＳＲ，〜ＳＲ，は
出力バッファ１１に接続されている。

センサ部８１〜ＳＮに蓄積された光電荷は転送パルスφ
Ｔ　（第１１図（Ａ））を受けてからアナログシフトレ
ジスタＳＲ，〜ＳＲ，、に転送を開始する。アナログシ
フトレジスタＳＲ，〜ＳＲＮに転送されたＮ個の光電荷
はクロックパルスφ１及びφ２　（同図（Ｂ））に同期
して順次出力バッファ１１に転送される。出力バッファ
１１に転送される電荷はリセットパルスφ、（同図（Ｃ
））に同期して１回ずつリセットされる。ａカバソファ
１１から電圧ｖＯが出力される（同図（Ｄ））。

この出力ＶＱはサンプルホルトパルスφｓＩ！（同図（
Ｅ））に応じてサンプルホルトされ、電圧ＶｖＯとなる
（同図（Ｆ））。サンプルホルトされた電圧ＶｖｏはＡ
／Ｄ　（アナログ−デジタル）変換パルスφＡＤ　（同
図（Ｇ））に応じて８ビットのデジタル信号に変換され
る。

このようなＣＣＤセンサで、例えばレターサイズ（８，
５インチ幅）の原画を解像度４００ＤＰＩで読み取る場
合、必要とする素子数は、８．５インチ×４００素子／インチ＝　３４００素子と
なる。ところが現在市販されているＣＣＤセンサの規格
上の素子数は１０２４．２０４８．２５９２及び５００
０のいずれかであり、３４００素子を満足させるために
は５０００素子のＣＣＤセンサを用いる必要がある。

［発明が解決しようとする課題］この種のＣＣＤセンサに入力された情報を従来の読み出
し回路で読み出そうとした場合、ＣＣＤセンサの全ての
素子がスキャニングされるため、不要な読み出し時間が
付加されてしまう結果となる。３４００素子で満足され
る画像を５０００素子のＣＣＤセンサでスキャニングす
ると、１６００素子が余分な読み出しとなり、読みａし
時間が余分にかかることとなる。

従って本発明の目的は、読みａし時間を短縮化すること
のできる固体撮像素子の読み出し回路を提供することで
ある。

［課題を解決するための手段］上述の目的は本発明によれば、複数の光電変換素子に蓄
積された光電荷を全ての光電変換素子にわたって順次読
みａす手段と、あらかじめ定めた光電変換素子まで読み
出した時点で次の周期の読み出しを開始させる信号を発
生する手段とを備えることで達成される。

［作用コ固体撮像素子に入射された光は複数の光電変換素子に光
電荷として蓄積される。蓄積された光電荷は順次読み出
される。あらかじめ定めた光電変換素子まで読み出した
時点で次の周期の読み出しが開始される。このことによ
り、ある走査周期における必要としない光電変換素子の
光電荷と次の走査周期における光電荷とが同時に読み出
される。

従って読み出し時間が短縮される。

［実施例コ以下実施例により本発明の詳細な説明する。

第２図は本発明の一実施例であるスキャナの概要を示す
全体構成図である。このスキャナは蛍光灯２０によって
照射された原画をＣＣＤセンサ２１で読み取り、デジタ
ル形式の画像信号を出力する装置である。

同図に示すように点灯回路２２は、蛍光灯２０が電気的
に接続されている。蛍光灯２０から出射された光が原画
を照射し、これによって原画より得られる光を受光する
ＣＣＤセンサ２１がアナログ処理回路２３の入力に接続
されている。アナログ処理回路２３の出力はＡ／Ｄ変換
器２４の入力に接続されている。Ａ／Ｄ変換器２４によ
りデジタル処理され８ビツトの信号ＡＤｏ＝ＡＤ７とし
て出力される。

点灯回路２２、ＣＣＤセンサ２１及びアナログ処理回路
２３は制御部２５に接続されている。さらに制御部２５
はＡ／Ｄ変換器２４及び駆動回路２６に接続されている
。駆動回路２６はパルスモータ２７に接続されている。

点灯回路２２は、制御部２５からの指示により一定の周
期で一定の時間、蛍光灯２０を点滅させる回路である。

本発明における複数の光電変換素子に蓄積された光電荷
を全ての光電変換素子にわたって順次読み出す手段の一
例としてのＣＣＤセンサ２１は、原画より得られる光を
アナログ形式の電気信号に変換して蓄積する素子であり
、例えばＣＣＤラインセンサが用いられる。

アナログ処理回路２３は、ＣＣＤセンサ２１からのアナ
ログ信号の補正を行う回路である。

Ａ／Ｄ変換器２４は、アナログ処理回路２３で補正され
たアナログ信号をデジタル信号に変換する回路である。

Ａ／Ｄ変換器２４は例えば約±２Ｖから＋４Ｖまでのア
ナログ信号電圧を８ビツト（２５６段階）のデジタル信
号に変換する。従ってＣＣＤセンサ２１の出力電圧ＶＯ
が＋４Ｖ（黒レベル、光が照射されていないときの電圧
レベル）のとき、Ａ／Ｄ変換器２４の出力信号ＡＤｏ−
ＡＤ７はいずれも論理レベル「０」である。ＣＣＤセン
サ２１のａカミ圧ＶＯが＋２Ｖ（白レベル、光が照射さ
れているときの飽和電圧レベル）のとき、Ａ／Ｄ変換器
２４の出力信号ＡＤｏ−ＡＤ？はいずれも論理レベル「
１」である。

駆動回路２６は制御部２５の指示により、パルスモータ
２７を駆動する回路である。パルスモータ２７は方向制
御信号φＦＯｆ及びステップ送り信号φ１Ｍにより駆動
される。φ、。１が論理レベル「０」のときガラステー
ブル２８は、例えば矢印Ａ方向にステップ送り信号φ、
のパルスの数に応じて移動する（第３図）。φ、。１が
論理レベル「１」のときガラステーブル２８は矢印Ｂ方
向にステップ送り信号φＰ−のパルスの数に応じて移動
する（第３図）。

なお、パルスモータの代わりにＤＣモータを用いてガラ
ステーブル２８を移動してもよい。

制御部２５は本装置の各回路の作動を制御、統括する回
路であり、例えばマイクロプロセッサが好ましくは用い
られる。

第３図は線状の蛍光灯２０とＣＣＤセンサ２１との位置
関係を説明するための説明図である。

同図においてガラステーブル２８の上に原画２９が載置
されている。図ではガラステーブル２８と原画２９との
間が離れているが、実際には密着されている。ガラステ
ーブル２８は原画２９と共に同図には示されてないパル
スモータにより矢印Ａ方向又はＢ方向に移動される。長
さ方向が紙面に垂直な状態に配置された蛍光灯２０から
出射した光３０はガラステーブル２８を透過して原画２
９を照射する。原画２９で反射された光３０は再度ガラ
ステーブル２８を透過してミラー３１で反射される。ミ
ラー３１で反射された光３０はレンズ３２で集光されＣ
ＣＤセンサ２１の受光面に照射される。このときＣＣＤ
センサ２１の受光面は線状の反射光３０を受光できるよ
うに構成されている。

照射された光はＣＣＤセンサ２１でアナログ信号に変換
され、アナログ処理回路２３へ転送される。

なお、レンズ３２は図では両凸レンズであるか平凸レン
ズを用いてもよい。

第４図は第２図に示したアナログ処理回路２３の一例を
示す回路図である。

同図においてアナログスイッチの一例としてのＭｏ３（
メタルオキサイドセミコンダクタ）トランジスタ３３の
一端にＣＣＤセンサの出力電圧ｖＯが印加されている。

ＭｏＳトランジスタ３３の他端はボルテージフォロワ３
４及びコンデンサ３５に接続されている。ＭＯＳトラン
ジスタ３３のゲートにはサンプルホルトパルスφＳｌｌ
が印加されている。コンデンサ３５の他端は接地されて
いる。

ボルテージフォロワ３４の出力はコンデンサ３６を介し
てボルテージフォロワ３７とＭＯＳトランジスタ３８の
一端とに接続されている。Ｍｏ８）ランジスタ３８のゲ
ートにはクランプノクルスφＣＬＡＭＰが印加され、Ｍ
ＯＳトランジスタ３８の他端には例えば＋４Ｖが印加さ
れている。即ちクランプ回路が形成されている。

一般にＣＣＤセンサと次段の回路との間は、図示しない
コンデンサと抵抗器により結合（交流結合）されている
ので、画像を読み取るとき、画像信号中の直流成分（主
として画像の背景部分）が失われてしまう。このため、
画像信号を必要な大きさに増幅した後、失われた直流成
分を付加しなければならない。失われた直流成分の付加
即ち、ＤＣ（直流）レベルを補正するのがクランプ回路
である。

ボルテージフォロワ３７からＤＣレベル補正された電圧
Ｖｖｏか６カされる。

なお、ＭＯＳトランジスタ３３及び３８の代わりにバイ
ポーラトランジスタ又はダイオードを用いてアナログス
イッチを構成してもよい。

第１図は、第２図の制御部２５に含まれる信号発生回路
３９の回路図である。この信号発生回路３９は、本発明
におけるあらかじめ定めた光電変換素子まで読み出した
時点で次の周期の読み出しを開始させる信号を発生する
手段の一例である。

信号発生回路３９は、本実施例の重要な回路であり、以
下この回路について第１図及び篤５図のタイムチャート
を参照して詳細に説明する。

第１図において、発振器４０の出力端子がカウンタ４１
の入力端子Ｔと３アントゲ−１・４２及びインバータ４
３の入力端子に夫々接続されている。カウンタ４１のａ
カ端子ＱＡは３アンドゲート４２及び３ナントゲート４
４の入力端子に夫々接続されている。

カウンタ４１の出力端子Ｑ、の出力信号はクロックパル
スφ１であると共にインバータ４５を介してクロックパ
ルスφ２となる。インバータ４５の出力端子は３アンド
ゲート４２及び３ナントゲート４４の入力端子に夫々接
続されている。カウンタ４１のａカ端子ＣＡはインバー
タ４６を介してＤＦＦ（Ｄフリップフロップ）４７の入
力端子Ｔに接続されている。

３アンドゲート４２の出力端子から出力される信号はリ
セットパルスφ、である。３ナントゲート４４の出力端
子から出力される信号はＲＥＳＥＴとしてＤＦＦ４７の
入力端子Ｒに接続されている。ＤＦＦ４７の入力端子り
は＋５ｖにプルアップされており、その出力端子Ｑから
出力される信号が転送パルスφ丁である。

発振器４０は例えば周波数が２ＭＨｚのクロックパルス
φ１を発振する。クロックパルスφ、の発振には水晶発
振子が用いられているがＰＬＬ　（フェイズロックドル
ープ）等の回路を用いて構成してもよい。

カウンタ４１はその入力端子Ｔに印加されるパルスの数
が８４００個に達すると１つのパルスを発生する。この
パルスをＣＡＲＲＹとする（第５図（Ｅ））。

次にこのＲＥＳＥＴパルスの動作を第１図の回路図及び
第５図のタイムチャートを参照して説明する。

第１図において発振器４０より周波数か２ＭＨｚのパル
スφ７が発振され（第５図（Ａ））、カウンタ４１に印
加される。カウンタ４１の出力端子ＱＡより１／２に分
周されたＩＭＨｚのパルスか８カされ（同図（Ｂ）　）
　、ｌ：ｌｊ力端子Ｑ、よりさらに１／２に分周された
５００ＫＨｚのパルスφ２　（＝φ１）が出力される（
同図（Ｃ））。

発振器４０の出力パルスφ、とクロックパルスφ２とカ
ウンタ４１の出力端子ＱＡの出力パルスφ。

との論理積をとるとリセットパルスφＲ（同図（Ｄ））
が得られる。

発振器４０からカウンタ４１の入力端子Ｔに印加される
パルスφ１の数が８４００個に達するとその８４００個
目のパルスφ７の立上がり端で出力端子ＣＡよりＣＡＲ
ＲＹパルスが出力される（同図（Ｅ））。

発振器４０の出力パルスφ１を反転したパルスφ１とク
ロックパルスφ２とカウンタ４１の出力端子ＱＡの出力
パルスとの反転論理和をとるとＲＥＳＥＳＥＴパルスを
反転したパルス）。図に示すように８４００番目のクロ
ックパルスの次のクロックパルス（１番目）の立上がり
端でＤＦＦ４７の出力端子Ｑより転送パルスφ。が出力
される（同図（Ｇ））。

以下、第２図、東１図及び第６図のタイムチャートとを
参照して本実施例のスキャナの動作を説明する。

第２図において、蛍光灯２０が制御部２５からのパルス
φＦＬＯＮにより断続的に発光する。蛍光灯２０により
同図にはない原画が照射される。原画から出射した光は
ＣＣＤセンサ２１で受光される。

ＣＣＤセンサ２１の転送ゲートには信号発生回路から転
送パルスφアが印加され（第６図（Ａ））、１番目の転
送パルスａ　（同図（Ａ））に応じて蓄積された光電荷
の読み出しが開始され、リセットパルスφＲ（同図（Ｃ
））に同期して５０００素子のセンサから出力電圧Ｖ　
Ｏ＋〜Ｖ　Ｏ、。ｏｏが順次出力される。

発振器からの８４００番目のクロックパルスφ１、即ち
４２００番目のリセットパルスφ２がＣＣＤセンサに印
加されるときに同時に２番目の転送パルスｂ　（同図（
Ａ））がＣＣＤセンサ２１の転送ゲートに印加される。

そのため１番目の転送パルスａに対応するセンサからの
出力電圧Ｖ　０４□。１〜ＶＯｓ。

ｏｏと２番目の転送パルスｂに対応するセンサからの出
力電圧Ｖ　Ｏ１〜ＶＯｓｏｏとの和の電圧が出力バッフ
ァより出力される。

ＣＣＤセンサのこれらの１番目〜８００番目と４２０１
番目〜５０００番目の素子は必要とされない。必要とさ
れる素子は８０１番目〜４２０１番目の素子である。

即ちセンサからの出力電圧ＶＯａｏ＋〜Ｖｏ４□。１が
利用されるのである。従って一走査の周期は４．２ｍ５
ｅｃとなり、従来と比較して０．８ｍ５ｅｃ短縮される
。

ＣＣＤセンサからの出力電圧ｖｏは、サンプルホルトパ
ルスφ９１１及びクランプパルスφ。ＬＡｋｌＰに同期
したアナログ処理回路によりＤＣレベル補正され、出力
電圧ＶｖｏとしてＡ／Ｄ変換器に転送される。

アナログ処理回路から転送されるａカミ圧ＶｖＯは制御
部から供給されるＡＤパルスφｌに同期してデジタル信
号に変換される。

第７図は本発明の他の実施例における信号発生回路３９
の回路図である。

本実施例のスキャナ全体のブロック図も第２図に示すブ
ロック図と同様である。

前述の実施例との相違点はＣＣＤセンサの１番目〜８Ｈ
番目と４２０１番目〜５０００番目の素子の光電荷のみ
２倍の周期、即ち２ＭＨｚで読み出されている点である
。

第７図に示すように発振器５０、データセレクタ５１、
カウンタ５２．５３、インバータ５４〜５７．３アンド
ゲート５８．３ナントゲート５９、ＤＦＦ６０．６１と
で構成されており、図のように接続されている。

同図において発振器５０は互いに異なる２つの周波数の
パルスφ、１及びφ、２を出力する。互いに異なる周波
数の発振には互いに異なる２つの水晶発振子を用いて別
々に発振させても２つの互いに異なるＰＬＬを用いて発
振させてもよい。さらに１つの水晶発振子を発振させた
出力パルスと逓倍した出力パルスを用いてもよい。

データセレクタ５１は、入力端子５ＥＬＥＣＴに印加さ
れるＨ８Ｄ　（ハイスピード）信号か「１ヨ論理レベル
のときは入力端子Ａと出力端子ＯＵＴとが接続され出力
がクロックパルスφ、１となり、Ｈ８Ｄ信号が「０」論
理レベルのときは入力端子Ｂと出力端子ＯＵＴとが接続
されて出力がクロックパルスφ１□となるように構成さ
れている。

カウンタ５２は入力端子Ｔ１に印加されるクロックパル
スφ７の数が８４００個に達する毎に１つのパルス、即
ちＣＡＲＲＹＩパルスをａカするように設定されている
（第８図（Ｅ））。

カウンタ５３はカウンタ５２と同期を保つためカウンタ
５３のリセット入力端子Ｒに転送パルスφ↑を反転した
パルスφアが印加されている。このカウンタ５３はリセ
ット端子Ｒに印加される転送パルスφ７が解除されてそ
の入力端子Ｔ２に印加されるクロックパルスの数が７９
９個に達する毎に１つのＣＡＲＲＹ２パルスをａカする
ように設定されている（同図（Ｇ））。

ＤＦＦ６１のクロック入力端子Ｔ２にはＣＡＲＲＹｌが
、リセット入力端子Ｒ２にはＣＡＲＲＹ２が印加されて
いる。

ここでＣＣＤセンサの１番目〜８００番目と４２０１番
目〜５０００番目の素子の光電荷の読みａしは２ＭＨｚ
で出力されるこれらの信号は使用されないので例え読み
取りエラーが生じても問題はない。

以下本信号発生回路の動作について第７図の回路図及び
墓８図のタイムチャートを参照して説明する。

発振器５０より２つの周波数のクロックパルスφ１とφ
１□がデータセレクタ５１に印加されている（第８図（
ＡＳＢ、但しＡはクロックパルスφ＋ｌｓＢはクロック
パルスφ、２））。クロックパルスφ７．はカウンタ５
３の入力端子Ｔ２に印加されている。

７９９番目のクロックパルスφ１、がカウンタ５３に印
加されるとａカ端子ＣＡ、からパルスＣＡＲＲＹ２が１
つａカされる（同図（Ｇ））。

これによりＤＦＦ６１の入力端子Ｒ２かｒＯＪ論理レベ
ルになり出力端子Ｑ２の出力パルスＨ３Ｄが「１」論理
レベルから「０」論理レベルになる（同図（Ｆ））。こ
のためデータセレクタ５１の入力端子５ＥＬＥＣＴか「
０」論理レベルになり出力端子ＯＵＴの出力はクロック
パルスφ、１からクロックパルスφ１゜に切り替わる。

データセレクタ５１のａカ端子ＯＵＴからの出力パルス
がクロックパルスφ１１からクロックパルスφ１２に切
り替わるとカウンタ５２の出力端子ＱＡ及びＱ、からの
出力パルスの周期も図に示すように長くなり（同図（Ｃ
ＳＤ、但しＣはａカ端子ＱＡからの出力パルス、Ｄは出
力端子Ｑ、からの出力パルス））、３アンドゲート５８
から出力されるリセットパルスφ１の周期も長くなる（
同図（Ｊ））。なお、このときカウンタ５２の出力端子
ＣＡ、から出力されるパルスＣＡＲＲＹＩとカウンタ５
３の８カ端子ＣＡ２から出力されるパルスＣＡＲＲＹ２
と３ナントゲート５９から出力されるパルスＲＥＳＥＴ
とはともにｒＯＪ論理レベルとなる（同図（Ｅ、Ｇ、Ｈ
）　、但しＥはパルスＣＡＲＲＹＩ、ＧはパルスＣＡＲ
ＲＹ２、ＨはパルスＲＥＳＥＴ）次に８４００番目のク
ロックパルスφ、１がカウンタ５２に印加されると出力
端子ＣＡ、からパルスＣＡＲＲＹ１が出力される（同図
（Ｅ））。これによりＤＦＦ５１からパルスＨ３Ｄが「
１」論理レベルになり（同図（Ｆ））、データセレクタ
５１の出力パルスがクロックパルスφ、２からクロック
ツくルスφ１、に切り替わる（同図（Ａ、Ｂ））。その
ためカウンタ５２の出力端子ＱＡ及びＱａからの出力パ
ルスの周期も図に示すように短くなり（同図（Ｃ。

Ｄ））、３アンドゲート５８の８カ端子からａカされる
リセットパルスφ３の周期も短くなり（同図（Ｊ））　
、読み出し時間も短くなる。

第９図は第７図の回路を適用した本実施例のスキャナの
タイムチャートである。

同図においてＣＣＤセンサの転送ゲートに信号発生回路
から転送パルスφアが印加され（第９図（Ａ））、図中
１番目の転送パルスＣに応じて蓄積された光電荷の読み
出しが開始され、リセットパルスφＲ（第９図（Ｃ））
に同期して５０００素子のセンサから出力電圧Ｖ　Ｏ１
〜ｖｏ’ｔｏｏｏが順次出力される。

発振器からのデータセレクタを介したクロックパルス（
同図（Ｂ））が、１個目から８００個目までの期間にお
いてリセットパルスφ８の周期が短くなる。このときＣ
ＣＤセンサの出力電圧ｖＯ０〜ＶＯａｏｏに前回の周期
に対応した出力電圧ｖ０４□。。〜Ｖ　Ｏｓ。ｏｏが重
複されている（同図（Ｄ））。

８０１個目のクロックパルス（同図（Ｂ））から８３９
９個目のクロックパルスまでの期間においては、リセッ
トパルスφ、の周期が長くなる（同図（Ｄ））。

８４００個目のクロックパルス（同図（Ｂ））からは再
度リセットパルスφ１の周期が短くなる。このときＣＣ
Ｄセンサの出力電圧Ｖ　Ｏ、ｔ□ｏｏ−Ｖ　Ｏｓ。

ａｏに次回の周期に対応した出力電圧ｖ０１〜ｖＯａｏ
ｏが重複されている（同図（Ｄ））。

これらの出力電圧Ｖ　Ｏ＋〜Ｖ　Ｏ５゜。０が出力バッ
ファより出力される。

即ちセンサからの出力電圧ＶＯａｏ＋〜ＶＯ４２゜１が
用いられるのである。従って一走査の周期は４．２ｍ５
ｅｃとなり、従来と比較してＯ，ｇｍｓｅｃ短縮される
。

ＣＣＤセンサからの出力電圧ｖＯは、サンプルホルトパ
ルスφｓ１１及びクランプパルスφｃし＾ＭＰに同期し
たアナログ処理回路によりＤＣレベル補正され、ａカミ
圧ＶｖｏとしてＡ／Ｄ変換器に転送される。

アナログ処理回路から転送されるａカミ圧ＶｖＯは制御
部から供給されるＡＤパルスφＡＤに同期してデジタル
信号に変換される。

以上のことから必要とされないＣＣＤセンサの１番目〜
８００番目と４２０１番目〜５０００番目の素子の光電
荷の読み出しのみ同時に読み出され、かつ２倍の周期、
即ち２ＭＨｚで駆動される。

このことにより転送パルスφ７の１周期は０．４　ｍｓ
　ｅ　ｃ＋３．４　ｍｓ　ｅ　ｃ＝３．８　ｍｓ　ｅ　
ｃとなり、従来の場合と比較して約１．２ｍ５ｅｃ短縮
される。

さらに、カウンタ４１（第１図）のカウント数を４８０
０から４４００にして転送パルスの周期を短縮すること
により８０１番目〜４２００番目の出力電圧ＶＣｌ３゜
１〜Ｖ　Ｏ４□ｏｏを連続的に出力することができる。

なお、本実施例では５０００素子のＣＣＤセンサを用い
たがこれに限らず他の素子数の固体撮像素子にも用いる
ことができ、レターサイズ以外の原画にも対応すること
ができる。

さらに、必要とする素子数が任意の値の場合でもカウン
タからのパルスの数を変更することで対応することがで
き、しかもその素子数に応じた短い時間で読み出しを行
うことができる。

又、本発明の画像情報処理装置はスキャナに限らず複写
機、ファクシミリに用いることができる。

［発明の効果］以上詳細に説明したように本発明によれば、複数の光電
変換素子に蓄積された光電荷を全ての光電変換素子にわ
たって順次読み出す手段と、あらかじめ定めた光電変換
素子まで読み出した時点で次の周期の読み出しを開始さ
せる信号を発生する手段とを備えているため、簡単な構
成で固体撮像素子の読み出し速度を大幅に高めることが
できる。

【図面の簡単な説明】

第１図は本発明の読み出し回路の信号発生回路の回路図
、第２図は本発明の一実施例であるスキャナの概要を示
す全体構成図、第３図は策２図のスキャナにおける蛍光
灯とＣＣＤセンサとの位置関係を説明するための説明図
、第４図は第２図に示したアナログ処理回路の一例を示
す回路図、第５図は同実施例における読みａし回路のタ
イムチャート、第６図は同スキャナにおけるタイムチャ
ート、第７図は他の実施例における信号発生回路の回路
図、東８図及び第９図は東７図における実施例のタイム
チャート、第１０図はＣＣＤセンサのブロック図、第１
１図は従来例を説明するためのタイムチャートである。２０・・・蛍光灯、２１・・・ＣＣＤセンサ、２３・・
・アナログ処理回路、２４・・・Ａ／Ｄ変換回路、２５
・・・制御部、２６・・・駆動回路、２７・・・パルス
モータ、２８・・・ガラステーブル、２９・・・原画、
４０・・・・・・発振器、４１・・・・・・カウンタ、
４２・・・・・・３アンドゲート、４３．４５．４６・
・・・・・インバータ、４４・・・・・・３ナントゲー
ト、４７・・・・・・Ｄフリップフロップ。第！図第２図第４図第１ｏ図第１１図９日手続補正書平成３年５月ｌＳ日事件の表示平成２年特許願第４７４０３号２゜発明の名称固体撮像素子の読み出し回路３゜補正をする者事件との関係

Claims

【特許請求の範囲】

複数の光電変換素子に蓄積された光電荷を全ての該光電
変換素子にわたって順次読み出す手段と、あらかじめ定
めた光電変換素子まで読み出した時点で次の周期の読み
出しを開始させる信号を発生する手段とを備えたことを
特徴とする固体撮像素子の読み出し回路。