JPH03250648A - 低誘電率多層回路基板 - Google Patents
低誘電率多層回路基板Info
- Publication number
- JPH03250648A JPH03250648A JP4553690A JP4553690A JPH03250648A JP H03250648 A JPH03250648 A JP H03250648A JP 4553690 A JP4553690 A JP 4553690A JP 4553690 A JP4553690 A JP 4553690A JP H03250648 A JPH03250648 A JP H03250648A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- circuit board
- base material
- resin
- hollow fiber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012510 hollow fiber Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 17
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000004744 fabric Substances 0.000 abstract description 15
- 239000011521 glass Substances 0.000 abstract description 10
- 239000000835 fiber Substances 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 abstract description 4
- 239000004952 Polyamide Substances 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920002647 polyamide Polymers 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 239000004760 aramid Substances 0.000 abstract description 2
- 229920003235 aromatic polyamide Polymers 0.000 abstract description 2
- 229920000620 organic polymer Polymers 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 229920006122 polyamide resin Polymers 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920006231 aramid fiber Polymers 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、集積度の高いＬＳＩ実装用の低誘電率多層回
路基板に関し、特に高速演算用コンピュータあるいは人
工衛星通信、衛星放送等のＧＨ２（キガヘルツ）帯が使
用される高周波通信用に実装でき、微細多層配線が可能
な多層回路基板に関するものである。
路基板に関し、特に高速演算用コンピュータあるいは人
工衛星通信、衛星放送等のＧＨ２（キガヘルツ）帯が使
用される高周波通信用に実装でき、微細多層配線が可能
な多層回路基板に関するものである。
［従来の技術］
従来、高速演算用や高周波通信用に用いられる集積度の
高いＬＳＩ実装用基板としては、微細多層配線が可能な
カラスクロスエポキシ多層回路基板、ガラスクロスポリ
イミド多層回路基板等が用いられている。このカラスク
ロスエポキシ、ガラスクロスポリイミド等の多層回路基
板は、ガラスクロスに樹脂を含浸し、複数の導体層であ
る銅箔を、前記樹脂層を介して積層した構造となってい
る。その作製方法について、以下に）ホへると、エポキ
シ樹脂、ポリイミド樹脂等を、第５図に示すような繊維
（中空でない）を第６図に示すように織ったクロス等の
補強基材に含浸後、乾燥させ、プリプレグを作製する。
高いＬＳＩ実装用基板としては、微細多層配線が可能な
カラスクロスエポキシ多層回路基板、ガラスクロスポリ
イミド多層回路基板等が用いられている。このカラスク
ロスエポキシ、ガラスクロスポリイミド等の多層回路基
板は、ガラスクロスに樹脂を含浸し、複数の導体層であ
る銅箔を、前記樹脂層を介して積層した構造となってい
る。その作製方法について、以下に）ホへると、エポキ
シ樹脂、ポリイミド樹脂等を、第５図に示すような繊維
（中空でない）を第６図に示すように織ったクロス等の
補強基材に含浸後、乾燥させ、プリプレグを作製する。
このプリプレグを所定の大きさに切断し、１枚または複
数を内層回路、銅箔とともに重ねて、加熱プレスによっ
て成形することによって得られる。
数を内層回路、銅箔とともに重ねて、加熱プレスによっ
て成形することによって得られる。
回路基板用補強基材の種類としては、カラスクロス、ガ
ラスペーパー、カラスマット、カラスフェルト、ガラス
テープ、ガラスヤーン、紙、高耐熱ポリアミドペーパー
、アラミド繊維クロス等が使用されている。
ラスペーパー、カラスマット、カラスフェルト、ガラス
テープ、ガラスヤーン、紙、高耐熱ポリアミドペーパー
、アラミド繊維クロス等が使用されている。
［発明が解決しようとする課題］
しかしなから、上述した従来の多層回路基板は、誘電率
（ＡＳＴＨＤ１５０の測定方法において、１０６Ｈｚの
周波数での値）か３．５〜４となっているので、ＬＳＩ
を実装した場合、高速演算時および高周波通信時の遅延
時間か長くなるという欠点かある。
（ＡＳＴＨＤ１５０の測定方法において、１０６Ｈｚの
周波数での値）か３．５〜４となっているので、ＬＳＩ
を実装した場合、高速演算時および高周波通信時の遅延
時間か長くなるという欠点かある。
即ち、多層回路基板を含めた導体内の電気信号伝播速度
（Ｖ）は次式で示される。
（Ｖ）は次式で示される。
（ただし、Ｃ：光速、ε：誘電率、に：定数）すなわち
、誘電率（ε）か小さいほど、電気信号伝播速度（Ｖ）
か速くなり、高速演算か実現できる。
、誘電率（ε）か小さいほど、電気信号伝播速度（Ｖ）
か速くなり、高速演算か実現できる。
［課題を解決するための手段１
このように、コンピュータ等の高速化に対して、多層回
路基板は誘電率か３．５〜４と大きいため、遅延時間か
大きく、高速化への律速となっている。
路基板は誘電率か３．５〜４と大きいため、遅延時間か
大きく、高速化への律速となっている。
本発明者はこの律速を解決するために鋭意工夫を行った
結果、補強材としで中空繊維光ラスを用いることにより
、低誘電率化か達成できることを見い出した。
結果、補強材としで中空繊維光ラスを用いることにより
、低誘電率化か達成できることを見い出した。
即ち本発明は、中空繊維よりなる補強基材に樹脂を含浸
して形成された樹脂層を介１）で複数の導体層を積層し
たことを特徴とする低誘電率多層回路基板である。
して形成された樹脂層を介１）で複数の導体層を積層し
たことを特徴とする低誘電率多層回路基板である。
［作用］
回路基板用の補強基材に樹脂を含浸させて得られる回路
基板の誘電率は、その材質の誘電率に依存し、約３．５
〜４となる。本発明においては、補強基材に中空繊維を
使用し、該繊維をクロス、ペパー、不織＠等にし・たち
のに樹脂を含浸させているので、回路基板の内部かポー
ラスになっており、誘電率か１である空気か内在された
構造どなっている。従って、回路基板の誘電率は低下し
、誘電率か３．０以下の多層回路基板か得られる。
基板の誘電率は、その材質の誘電率に依存し、約３．５
〜４となる。本発明においては、補強基材に中空繊維を
使用し、該繊維をクロス、ペパー、不織＠等にし・たち
のに樹脂を含浸させているので、回路基板の内部かポー
ラスになっており、誘電率か１である空気か内在された
構造どなっている。従って、回路基板の誘電率は低下し
、誘電率か３．０以下の多層回路基板か得られる。
［実施例］
次に本発明について図面を参照して説明する。
第１図は、本発明の多層回路基板の補強早（，４に使用
される中空繊維の一例を示し、第２図は、該中空繊維か
ら織られた補強基材としてのクロスの一例を示したもの
である。、また第３図は、第２図におけるＡ−Ａ−線に
よる断面図をｊ〈シたもので、繊維か中空になっている
ことかわかる。第４図は、本発明の低誘電率多層回路基
板の一実施例の構成図である。
される中空繊維の一例を示し、第２図は、該中空繊維か
ら織られた補強基材としてのクロスの一例を示したもの
である。、また第３図は、第２図におけるＡ−Ａ−線に
よる断面図をｊ〈シたもので、繊維か中空になっている
ことかわかる。第４図は、本発明の低誘電率多層回路基
板の一実施例の構成図である。
第１〜４図に基づいて、本弁明の実施例を説明すると、
まず第１図に示すような中空繊維から織られたクロス等
よりなる補強基材（第２〜３図）にエポキシ樹脂、ポリ
イミド樹脂等を含浸後、乾燥させてプリプレグを作製す
る。次いでプリプレグ２と銅箔１．内層回路３を第４図
のように重ねて、加熱プレスすることによって、本発明
の低誘電率多層回路基板が得られる。
まず第１図に示すような中空繊維から織られたクロス等
よりなる補強基材（第２〜３図）にエポキシ樹脂、ポリ
イミド樹脂等を含浸後、乾燥させてプリプレグを作製す
る。次いでプリプレグ２と銅箔１．内層回路３を第４図
のように重ねて、加熱プレスすることによって、本発明
の低誘電率多層回路基板が得られる。
なお、本発明に使用される中空繊維としては、カラスお
よび高耐熱性ポリアミド゛、アラミド等の有機高分子よ
りなる繊維を用いることができる。
よび高耐熱性ポリアミド゛、アラミド等の有機高分子よ
りなる繊維を用いることができる。
また、中空繊維の径は、１加〜３ｍｍの畦間のものを使
用覆ることかできる。ざらに、補強基材としては、中空
繊維をクロス、ペーパー、不織布等に加工して使用する
こと−Ｃ−゛さる。
用覆ることかできる。ざらに、補強基材としては、中空
繊維をクロス、ペーパー、不織布等に加工して使用する
こと−Ｃ−゛さる。
Ｉ発明の効果１
以−ト説明したよ゛うに、本発明の多層回路基＋層Ｊ１
、補強基材どして中空繊維を用いているので、従来の多
層回路基板に比へて誘電率か低くなり、＝Ｊ’７ビユー
タ等の電気信号伝播の遅延時間を短り−（さる効果かあ
る。
、補強基材どして中空繊維を用いているので、従来の多
層回路基板に比へて誘電率か低くなり、＝Ｊ’７ビユー
タ等の電気信号伝播の遅延時間を短り−（さる効果かあ
る。
第１図は本発明に使用される中空繊維の一例の斜視図、
第２図は本発明に使用される補強基材の一例の平面図、
第３図は第２図のＡ−△−線による断面図、第４図は本
発明の一実施例の構成図、第５図は従来例による繊維の
一例の斜視図、第６図は従来例にＣｊ、る補強基材の一
例の平面図である。 １・・・調筋 ２・・・プリプレグ ３・・・内層回路
第２図は本発明に使用される補強基材の一例の平面図、
第３図は第２図のＡ−△−線による断面図、第４図は本
発明の一実施例の構成図、第５図は従来例による繊維の
一例の斜視図、第６図は従来例にＣｊ、る補強基材の一
例の平面図である。 １・・・調筋 ２・・・プリプレグ ３・・・内層回路
Claims (1)
- （１）中空繊維よりなる補強基材に樹脂を含浸して形成
された樹脂層を介して複数の導体層を積層したことを特
徴とする低誘電率多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4553690A JPH03250648A (ja) | 1990-02-28 | 1990-02-28 | 低誘電率多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4553690A JPH03250648A (ja) | 1990-02-28 | 1990-02-28 | 低誘電率多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250648A true JPH03250648A (ja) | 1991-11-08 |
Family
ID=12722107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4553690A Pending JPH03250648A (ja) | 1990-02-28 | 1990-02-28 | 低誘電率多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250648A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629635A (ja) * | 1992-05-22 | 1994-02-04 | Gunze Ltd | プリント配線基材 |
| JPH06268345A (ja) * | 1992-05-06 | 1994-09-22 | Matsushita Electric Ind Co Ltd | 回路形成用基板の製造方法および回路形成用基板 |
| US5888627A (en) * | 1996-05-29 | 1999-03-30 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method for the manufacture of same |
| US6603201B1 (en) * | 2002-10-23 | 2003-08-05 | Lsi Logic Corporation | Electronic substrate |
-
1990
- 1990-02-28 JP JP4553690A patent/JPH03250648A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268345A (ja) * | 1992-05-06 | 1994-09-22 | Matsushita Electric Ind Co Ltd | 回路形成用基板の製造方法および回路形成用基板 |
| JPH0629635A (ja) * | 1992-05-22 | 1994-02-04 | Gunze Ltd | プリント配線基材 |
| US5888627A (en) * | 1996-05-29 | 1999-03-30 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method for the manufacture of same |
| US6603201B1 (en) * | 2002-10-23 | 2003-08-05 | Lsi Logic Corporation | Electronic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210059048A1 (en) | Copper-Clad Laminate, Printed Circuit Board and Method for Manufacturing Printed Circuit Board | |
| JPH03250648A (ja) | 低誘電率多層回路基板 | |
| WO1993011652A1 (en) | Printed circuit combination and process | |
| JP2906644B2 (ja) | 低誘電率配線基板 | |
| JPH0824011B2 (ja) | 電気用積層板及びそれを用いたプリント配線基板 | |
| JPH1017684A (ja) | プリプレグ及び積層板の製造方法 | |
| JP2002103494A (ja) | プリプレグとプリント配線基板およびその製造方法 | |
| JPH07117174A (ja) | 金属箔張り積層板及びその製造方法 | |
| JP2002204043A (ja) | 配線基板及びその製造方法 | |
| JPH0231792Y2 (ja) | ||
| JPH084195B2 (ja) | 多層プリント配線板 | |
| JP3896846B2 (ja) | プリント配線板 | |
| JP3896863B2 (ja) | プリプレグとその製造方法 | |
| JP3171360B2 (ja) | プリプレグ | |
| JPH03243334A (ja) | 積層板 | |
| JPH0466182B2 (ja) | ||
| JP2001044584A (ja) | プリント配線基板用基材 | |
| KR20040051749A (ko) | 인쇄회로기판용 ｐｔｆｅ 복합체 원판의 제조방법 | |
| JPH08213762A (ja) | 低誘電率配線基板 | |
| JPH037968Y2 (ja) | ||
| JPH0250832A (ja) | 積層板 | |
| JPH0584214B2 (ja) | ||
| JPS61118245A (ja) | 銅張積層板 | |
| JPH0221694A (ja) | 多層プリント配線板 | |
| JPH01189987A (ja) | 電気用積層体 |