JPH03250493A - 出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 出力回路に係り、詳しくはＭＯ８ｈランジスタにて構成
された出力回路に関し、 出力回路の大型化及び動作速度の低下を防止しつつ、内
部回路より入力される相補信号の両方か百出力ＭＯＳト
ランジスタをオン動作させるオン信号となっても、百出
力ＭＯＳトランジスタをオフ状態にさせることができ、
これにより高電源から低電源への電流を電流をなくすこ
とができる出力回路を提供することを目的とし、 高電源及び低電源間に直列に接続された一対の出力ＭＯ
Ｓトランジスタの各ゲート端子に内部回路よりいずれか
一方の出力ＭＯＳトランジスタをオンさせるオン信号と
他方の出力ＭＯＳトランジスタをオフさせるオフ信号と
の相補信号を入力し、いずれか一方の出力ＭＯＳトラン
ジスタのオン動作に基づいて両川力ＭＯＳトランジスタ
間に設けた出力端子よりハイレベル又はローレベルの信
号を出力するようにした出力回路において、各出力ＭＯ
３）ランジスタのゲート端子に対し、それぞれ他方の出
力ＭＯＳトランジスタのゲート端子に入力される信号が
オン信号となったとき当該出力ＭＯＳトランジスタのゲ
ート端子に入力される信号にかかわらず当該出力ＭＯ８
）−ランジスタをオフさせるオフ用ＭＯＳトランジスタ
を接続して構成した。

［産業上の利用分野］ 本発明は出力回路に係り、詳しくはＭＯＳトランジスタ
にて構成された出力回路に関するものである。

近年、半導体記憶装置等の半導体集積回路において、内
部回路より出力される相補信号に基づいて動作する一対
のＭＯＳ）ランジスタを最終段トランジスタとして設け
た出力回路では、最終段のＭＯＳトランジスタの２つが
オン状態となったときの電流をなくすことが要求されて
いる。そのため、最終段ＭＯＳトランジスタの２つをオ
フ状態にさせる必要がある。

［従来の技術］ 従来、ＭＯＳ）ランジスタにて構成された半導体記憶装
置用の出力回路として、例えば第５図に示すように電源
ｖｃｃ、　ｖｓｓ間に一対のＮチャネルＭＯＳトランジ
スタ１，２を直列に接続するとともに、両ＭＯＳトラン
ジスタ１，２間に出力パッド３を設け、相補性のビット
線ＢＬＩ、ＢＬ２の状態を検出するセンスアンプ４の相
補性の出力信号をそれぞれＰチャネル及びＮチャネルＭ
ＯＳトランジスタ５，６からなる２段のインバータ回路
７．８及び９，１０を介して前記各ＮチャネルＭＯＳト
ランジスタ１，２のゲート端子に入力させるようにした
ものがある。

そして、センスアンプ４の一方の信号線Ｌ１の出力信号
がハイレベルのオン信号、他方の信号線Ｌ２の出力信号
がローレベルのオフ信号になると、インバータ回路７の
出力はローレベル、インバータ回路８の出力はハイレベ
ルとなってＮチャネルＭＯＳトランジスタｌかオンする
とともに、インバータ回路９の出力はハイレベル、イン
バータ回路１０の出力はローレベルとなってＮチャネル
ＭＯＳトランジスタ２がオフし、出力パッド３よりハイ
レベルの信号が出力される。又、逆に信号線Ｌｌの出力
信号がローレベルのオフ信号、信号線Ｌ２の出力信号が
ハイレベルのオン信号になると、ＮチャネルＭＯＳトラ
ンジスタ１がオフし、ＮチャネルＭＯＳトランジスタ２
がオンして、出力パッド３よりローレベルの信号が出力
される。

しかしながら、相補性のビット線ＢＬＩ、ＢＬ２のハイ
レベル側の電位が電源ドロップ等により低下して両ビッ
ト線ＢＬＩ、ＢＬ２の電位レベルが共に中間レベルにな
ってセンスアンプ４に入力され、信号線Ｌｌ、Ｌ２より
ハイレベルの信号が出力されると、両ＮチャネルＭＯＳ
トランジスタ１゜２がオンしてしまい、両ＭＯＳトラン
ジスタ１゜２を通して電源ｖＣＣから電源ｖＳＳに電流
が流れるという問題点があった。

このような問題点を解決するため、第６図に示すように
インバータ回路８とＮチャネルＭＯＳトランジスタ１と
の間、及びインバータ回路１０とＮチャネルＭＯＳトラ
ンジスタ２との間にＮＯＲ回路（否定論理和）１１．１
２を設け、ＮＯＲ回路１１にはインバータ回路８の出力
とＮＯＲ回路１２の出力とを入力するとともに、ＮＯＲ
回路１２にはインバータ回路１０の出力とＮＯＲ回路１
１の出力とを入力するようにした出力回路がある。そし
て、この出力回路は両ＮチャネルＭＯＳトランジスタ１
，２のゲート端子に入力される信号が共にハイレベルの
オン信号となった場合、両ＮＯＲ回路１１．１２によっ
て両ＮチャネルＭＯＳトランジスタ１，２のゲート端子
に入力される信号を共にローレベルにして両トランジス
タ１゜２をオフさせるようになっている。

［発明が解決しようとする課題］ しかしながら、上記のようにＮチャネルＭＯＳトランジ
スタ１，２の前段にＮＯＲ回路１１゜１２を設けた出力
回路では、複数の素子にてＮＯＲ回路１１．１２が構成
されるため、出力回路が大型化するとともに、動作速度
が低下するという問題点がある。

本発明は上記問題点を解決するためになされたものであ
って、その目的は出力回路の大型化及び動作速度の低下
を防止しつつ、内部回路より入力される相補信号の両方
が両川力ＭＯＳトランジスタをオン動作させるオン信号
となっても、両川力ＭＯ８ｈランジスタをオフ状態にさ
せることができ、これにより高電源から低電源への電流
を電流をなくすことができる出力回路を提供することに
ある。

［課題を解決するための手段］ 第１図に本発明の一態様における原理説明図を示す。

ＮチャネルＭＯＳトランジスタよりなる一対の出力ＭＯ
Ｓトランジスタ１，２は高電源ＶＣＣ及び低電源７８８
間に直列に接続されるとともに、両ＭＯＳトランジスタ
Ｉ、　　２間には出力パラＦ：３が設けられている。各
出力ＭＯＳトランジスタ１，２はそのゲート端子に内部
回路よりいずれか一方の出力ＭＯＳトランジスタをオン
させるハイレベルのオン信号と他方の出力ＭＯＳトラン
ジスタをオフさせるローレベルのオフ信号との相補信号
が入力され、いずれか一方の出力ＭＯ３ｈランジスタの
オン動作に基づいて出力パッド３よりハイレベル又はロ
ーレベルの信号を出力するものである。

ＮチャネルＭＯＳトランジスタよりなる各オフ用ＭＯＳ
トランジスタ１３．１４はそれぞれ出力ＭＯＳトランジ
スタ１，２のゲート端子と低電源ＶＳＳとの間に接続さ
れ、各オフ用ＭＯＳトランジスタ１３．１４のゲート端
子にはそれぞれ対応しない出力ＭＯＳトランジスタ２，
１に入力される信号が入力され、各オフ用ＭＯＳトラン
ジスタ１３．１４は入力される信号がハイレベルのオン
信号となったとき対応する出力ＭＯＳトランジスタ１，
２のゲート端子に入力される信号にかかわらず対応する
出力ＭｏＳトランジスタ１，２をオフさせるものである
。

［作用］ 各出力ＭＯＳトランジスタ１，２に入力される信号がハ
イレベルのオン信号になると、各オフ用ＭＯＳトランジ
スタ１３．１４のゲート端子にそれぞれハイレベルのオ
ン信号が入力される。このため、各オフ用ＭＯＳトラン
ジスタ１３．１４がオンして各出力ＭＯＳトランジスタ
１，２のゲート端子の電位レベルが低電源ｖＳＳの電位
となり、各出力ＭＯＳトランジスタ１，２はオフされる
。

従って、両川力ＭＯＳトランジスタ１，２を通して電源
ｖＣＣから電源ＶＳＳに電流が流れることはない。

［実施例］ 以下、本発明を具体化した一実施例を第２〜４図に従っ
て説明する。

尚、説明の便宜上、第１，５図と同様の構成については
同一の符号を付して説明を一部省略する。

第２図に示すように、ＮチャネルＭＯＳトランジスタよ
りなる出力ＭＯＳトランジスタ１のゲート端子とインバ
ータ回路８との間には信号遮断用のＰチャネルＭＯＳト
ランジスタ１５が設けられるとともに、同出力ＭＯＳト
ランジスタ１のゲート端子及びＰチャネルＭＯＳトラン
ジスタ１５間の接続点Ｄ１と低電源Ｖｓｓとの間にはＮ
チャネルＭＯＳトランジスタよりなるオフ用ＭＯＳトラ
ンジスタ１３が接続されており、ＰチャネルＭＯＳトラ
ンジスタ１５及びオフ用ＭＯＳトランジスタ１３のゲー
ト端子は接続点Ｃ２にてインバータ回路１０に接続され
ている。

そして、ＰチャネルＭＯＳトランジスタ１５はインバー
タ回路１０より出力ＭＯ８ｈランジスタ２をオン動作さ
せるハイレベルのオン信号が出力されるとオフし、イン
バータ回路８の出力信号を遮断する。オフ用ＭＯＳトラ
ンジスタ１３はインバータ回路１０よりハイレベルのオ
ン信号が出力されるとオンし、ＰチャネルＭＯＳトラン
ジスタ１５及び出力ＭＯＳトランジスタ１のゲート端子
間の配線にチャージされている電荷を放電させて出力Ｍ
ＯＳトランジスタｌのゲート端子の電位レベルを低電源
ＶＳＳの電位にし、出力ＭＯＳトランジスタ１をオフさ
せるようになっている。

又、ＮチャネルＭＯＳトランジスタよりなる出力ＭＯＳ
トランジスタ２のゲート端子とインバータ回路１０との
間には信号遮断用のＰチャネルＭＯＳトランジスタ１６
が設けられるとともに、同出力ＭＯＳトランジスタ２の
ゲート端子及びＰチャネルＭＯ８Ｉ−ランジメタ１６間
の接続点Ｄ２と低電源ＶＳＳとの間にはＮチャネルＭＯ
Ｓトランジスタよりなるオフ用ＭＯＳトランジスタ１４
が接続されており、ＰチャネルＭＯＳトランジスタ１６
及びオフ用ＭＯＳトランジスタ１４のゲート端子は接続
点Ｃ１にてインバータ回路８に接続されている。

そして、ＰチャネルＭＯＳトランジスタ１６はインバー
タ回路８より出力ＭＯＳトランジスタ１をオン動作させ
るハイレベルのオン信号が出力されるとオフし、インバ
ータ回路１０の出力信号を遮断する。オフ用ＭＯＳトラ
ンジスタ１４はインバータ回路８よりハイレベルのオン
信号が出力されるとオンし、ＰチャネルＭＯＳトランジ
スタ１６及び出力ＭＯＳトランジスタ２のゲート端子間
の配線にチャージされている電荷を放電させて出力ＭＯ
Ｓトランジスタ２のゲート端子の電位レベルを低電源Ｖ
ＳＳの電位にし、出力ＭＯＳトランジスタ２をオフさせ
るようになっている。

従って、センスアンプ４の信号線Ｌｌの出力信号がハイ
レベルのオン信号、信号線Ｌ２の出力信号がローレベル
のオフ信号になると、第３図に■で示すようにインバー
タ回路７の出力（Ｂ１点における）はローレベル、イン
バータ回路８の出力（接続点ＣＩにおける）はハイレベ
ルになるとともに、インバータ回路９の出力（８２点に
おける）はハイレベル、インバータ回路１０の出力（接
続点Ｃ２における）はローレベルとなる。そして、接続
点Ｃ２の電位レベルかローレベルであることより、Ｐチ
ャネルＭＯＳトランジスタ１５はオンされるとともに、
オフ用ＭＯＳトランジスタ１３はオフされ、接続点Ｄ１
にはインバータ回路８のハイレベルの出力が現れ、出力
ＭＯＳトランジスタＩはオンされる。一方、接続点ＣＩ
の電位レベルがハイレベルであるため、ＰチャネルＭＯ
Ｓトランジスタ１６はオフしてインバータ回路１０の出
力は遮断され、オフ用ＭＯＳトランジスタ１４はオンし
て接続点Ｄ２の電位レベルがローレベル（低電源ＶＳＳ
の電位）となり、出力ＭＯＳトランジスタ２がオフされ
る。このため、出力パッド３よりハイレベルの信号が出
力される。

又、逆に信号線Ｌｌの出力信号がローレベルのオフ信号
、信号線Ｌ２の出力信号がハイレベルのオン信号になる
と、第３図に■で示すようにインバータ回路７の出力（
Ｂ１点における）はハイレベル、インバータ回路８の出
力（接続点ＣＩにおける）はローレベルになるとともに
、インバータ回路９の出力（Ｂ２点における）はローレ
ベル、インバータ回路１０の出力（接続点Ｃ２における
）はハイレベルとなる。そして、接続点ＣＩの電位レベ
ルがローレベルであることより、ＰチャネルＭＯＳトラ
ンジスタ１６はオンされるとともに、オフ用ＭＯＳトラ
ンジスタ１４はオフされ、接続点Ｄ２にはインバータ回
路１０のハイレベルの出力が現れ、出力ＭＯＳトランジ
スタ２はオンされる。一方、接続点Ｃ２の電位レベルが
ハイレベルであるため、ＰチャネルＭＯＳトランジスタ
１５はオフしてインバータ回路８の出力は遮断され、オ
フ用ＭＯＳトランジスタ１３はオンして接続点ＤＩの電
位レベルがローレベル（低電源ＶＳＳの電位）となり、
出力ＭＯＳトランジスタ１がオフされる。このため、出
力パッド３よりローレベルの信号が出力される。

さらに、相補性のビット線ＢＬＩ、ＢＬ２のハイレベル
側の電位が電源ドロップ等により低下して両ビット線Ｂ
ＬＩ、ＢＬ２の電位レベルが共に中間レベルになってセ
ンスアンプ４に入力され、信号線Ｌｌ、Ｌ２の出力信号
が共にハイレベルのオン信号になると、第４図に■で示
すようにインバータ回路７の出力（Ｂ１点における）は
ローレベル、インバータ回路８の出力（接続点ＣＩにお
ける）はハイレベルになるとともに、インバータ回路９
の出力（Ｂ２点における）はローレベル、インバータ回
路１０の出力（接続点Ｃ２における）はハイレベルとな
る。そして、接続点Ｃ１の電位レベルがハイレベルであ
るため、ＰチャネルＭＯＳトランジスタ１６はオフして
インバータ回路ｌＯの出力は遮断され、オフ用ＭＯＳト
ランジスタ１４はオンして接続点Ｄ２の電位レベルがロ
ーレベル（低電源ｖＳＳの電位）となり、出力ＭＯＳト
ランジスタ２がオフされる。又、接続点Ｃ２の電位レベ
ルがハイレベルであるため、ＰチャネルＭＯＳトランジ
スタ１５はオフしてインバータ回路８の出力は遮断され
、オフ用ＭＯＳトランジスタ１３はオンして接続点Ｄ１
の電位レベルがローレベル（低電源ＶＳＳの電位）とな
り、出力ＭＯＳトランジスタ１がオフされる。このため
、出力パッド３はフローティング状態となるとともに、
両画力ＭＯＳトランジスタ１，２を通して電源ＶＣＣか
ら電源■ＳＳに電流が流れることはない。

このように、本実施例ではＮチャネルＭＯＳトランジス
タよりなる各出力ＭＯＳトランジスタ１゜２の各ゲート
端子と低電源■ＳＳとの間に、ＮチャネルＭＯＳトラン
ジスタよりなるオフ用ＭＯＳトランジスタ１３．１４を
接続するとともに、各オフ用ＭＯＳトランジスタ１．３
，１４“のゲート端子にはそれぞれ対応しない出力ＭＯ
Ｓトランジスタ２．１に人力される信号を入力し、各オ
フ用ＭＯＳトランジスタ１３．１４に入力される信号が
ノ＼イレベルのオン信号となったとき対応する出力ＭＯ
Ｓトランジスタ１，２をオフさせるようにしたので、相
補性のビット線ＢＬＩ、ＢＬ２の電位レベルが共に中間
レベルになってセンスアンプ４に入力されて信号線Ｌ１
．．Ｌ２の出力信号が共にハイレベルのオン信号になっ
ても、各オフ用ＭＯＳトランジスタ１．３．１４により
各出力ＭＯＳトランジスタ１，２をオフ状態にさせるこ
とができ、これにより両画力ＭＯＳトランジスタ１，２
を通して高電源ＶＣＣから低電源ＶＳＳへ流れる電流を
なくすことができる。しかも、従来のＮチャネルＭＯＳ
トランジスタ１，２の前段にＮＯＲ回路１１゜１２を設
けた出力回路のように出力回路を大型化させたり、動作
速度を低下させたすせずに済む。

尚、本実施例では出力ＭＯＳトランジスタ１゜２をＮチ
ャネルＭＯ３）ランジスタとしたが、出力ＭＯＳトラン
ジスタｌ、　　２をＰチャネルＭＯＳトランジスタとし
てもよい。この場合には、オフ用ＭＯＳトランジスタ１
３．１４をＰチャネルＭＯＳトランジスタとして高電源
ＶＣＣと出力ＭＯＳトランジスタ１，２の各ゲート端子
間に接続するとともに、信号遮断用のトランジスタをＮ
チャネルＭＯＳトランジスタとすればよい。

［発明の効果］ 以上詳述したように、本発明によれば出力回路の大型化
及び動作速度の低下を防止しつつ、内部回路より入力さ
れる相補信号の両方が両画力ＭＯＳトランジスタをオン
動作させるオン信号となりても、両画力ＭＯＳトランジ
スタをオフ状態にさせることができ、これにより高電源
から低電源への電流を電流をなくすことができる優れた
効果がある。

【図面の簡単な説明】

第１図は本発明の一態様における原理説明図、第２図は
本発明をセンスアンプの出力回路に具体化した一実施例
を示す電気回路図、 第３，４図は一実施例における作用を説明するための波
形図、 第５，６図はそれぞれ従来の出力回路を示す電気回路図
である。 図において、 ■、２は出力ＭＯＳトランジスタとしてのＮチャネルＭ
ＯＳトランジスタ、 ３は出力端子としての出力バット、 ４に内部回路としてのセンスアンプ、 １３．１４はゲート用ＭＯＳトランジスタとしてのＮチ
ャネルＭＯＳトランジスタ、 ＳＧＩ、ＳＧ２は相補信号、 ＶＣＣは高電源、 ■ＳＳは低電源である。

Claims (1)

1. 【特許請求の範囲】 高電源（ＶＣＣ）及び低電源（ＶＳＳ）間に直列に接続
   された一対の出力ＭＯＳトランジスタ（１、２）の各ゲ
   ート端子に内部回路よりいずれか一方の出力ＭＯＳトラ
   ンジスタをオンさせるオン信号と他方の出力ＭＯＳトラ
   ンジスタをオフさせるオフ信号との相補信号を入力し、
   いずれか一方の出力ＭＯＳトランジスタのオン動作に基
   づいて両出力ＭＯＳトランジスタ（１、２）間に設けた
   出力端子（３）よりハイレベル又はローレベルの信号を
   出力するようにした出力回路において、 各出力ＭＯＳトランジスタ（１、２）のゲート端子に対
   し、それぞれ他方の出力ＭＯＳトランジスタのゲート端
   子に入力される信号がオン信号となったとき当該出力Ｍ
   ＯＳトランジスタのゲート端子に入力される信号にかか
   わらず当該出力ＭＯＳトランジスタをオフさせるオフ用
   ＭＯＳトランジスタ（１３、１４）を接続したことを特
   徴とする出力回路。