JPH03250349A - 自己診断装置 - Google Patents
自己診断装置Info
- Publication number
- JPH03250349A JPH03250349A JP2047532A JP4753290A JPH03250349A JP H03250349 A JPH03250349 A JP H03250349A JP 2047532 A JP2047532 A JP 2047532A JP 4753290 A JP4753290 A JP 4753290A JP H03250349 A JPH03250349 A JP H03250349A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- board
- cpu
- fault
- harness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 claims description 9
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000012544 monitoring process Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract 9
- 239000000872 buffer Substances 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A産業上の利用分野
本発明は自己診断装置に関し、特に中継用のバスでCP
U搭載基板及びCPU非搭載基板間が接続された電子機
器に適用して好適なものである。
U搭載基板及びCPU非搭載基板間が接続された電子機
器に適用して好適なものである。
B発明の概要
本発明は、自己診断装置において、第1及び第2のバス
で接続されたCPt、i搭載基板からCPU非搭載基板
の障害を検出する際に、第1及び第2のバスの接続状態
を監視するようにしたことにより、確実にCPU非搭載
基板の障害か第1及び又は第2のバスの障害かを区別し
て検出し得る。
で接続されたCPt、i搭載基板からCPU非搭載基板
の障害を検出する際に、第1及び第2のバスの接続状態
を監視するようにしたことにより、確実にCPU非搭載
基板の障害か第1及び又は第2のバスの障害かを区別し
て検出し得る。
C従来の技術
従来、電子機器においてはCP U (central
pr。
pr。
cessing unit)の機能が向上したことによ
り、複数のCPUを用いる構成に代えて、1個のCPt
Jが搭載されたCPU搭載基板(以下単にCPU基板と
呼ぶ)と、CPUに接続されたバスが配線されたCPU
非搭載基板(以下単に回路基板と呼ぶ)を用いるように
なされたものがある。
り、複数のCPUを用いる構成に代えて、1個のCPt
Jが搭載されたCPU搭載基板(以下単にCPU基板と
呼ぶ)と、CPUに接続されたバスが配線されたCPU
非搭載基板(以下単に回路基板と呼ぶ)を用いるように
なされたものがある。
すなわち第2図に示すように、このような電子機器1に
おいてはCPU基板2のハス2Aがバスハーネス3を通
じて回路基板4のバス4Aに接続されている。
おいてはCPU基板2のハス2Aがバスハーネス3を通
じて回路基板4のバス4Aに接続されている。
実際上CPU基板2のバス2Aは、アドレスバス、デー
タバス及びコントロールバスを含んでなり、バスバッフ
ァ2Bを通じて基板コネクタ2Cに導出され、同様に回
路基板4のバス4AもCPU基板2のバス2Aと同様の
ビット構成でなり、パスバッファ4Bを通じて基板コネ
クタ4Cに導出されている。
タバス及びコントロールバスを含んでなり、バスバッフ
ァ2Bを通じて基板コネクタ2Cに導出され、同様に回
路基板4のバス4AもCPU基板2のバス2Aと同様の
ビット構成でなり、パスバッファ4Bを通じて基板コネ
クタ4Cに導出されている。
またバスハーネス3も、CPU基板2のバス2A及び回
路基板4のバス4Aと同様のビット構成でなり、その両
端にはそれぞれ基板コネクタ2C及び4Cに対応するコ
ネクタ3A及び3Bが設けられ、それぞれコネクタ3A
及び3Bを基板コネクタ2C及び4Cに接続することに
より、CPU基板2及び回路基板4のバス2A及び4A
を接続し得るようになされている。
路基板4のバス4Aと同様のビット構成でなり、その両
端にはそれぞれ基板コネクタ2C及び4Cに対応するコ
ネクタ3A及び3Bが設けられ、それぞれコネクタ3A
及び3Bを基板コネクタ2C及び4Cに接続することに
より、CPU基板2及び回路基板4のバス2A及び4A
を接続し得るようになされている。
D発明が解決しようとする課題
ところがかかる構成の電子機器lのように、CPU基板
2及び回路基板4をマザーボードを用いずにバスハーネ
ス3゛を用いて接続する場合には、例えば輸送時の衝撃
等によってパスハーネス3自体の断線が生したり、CP
U基板2、回路基板4及びバスハーネス3間のコネクタ
2C及び3A、4C及び3Bに接触不良が生じたり、さ
らにメンテナンス時にコネクタ3A及び3Bの差し忘れ
が発生するおそれがある。
2及び回路基板4をマザーボードを用いずにバスハーネ
ス3゛を用いて接続する場合には、例えば輸送時の衝撃
等によってパスハーネス3自体の断線が生したり、CP
U基板2、回路基板4及びバスハーネス3間のコネクタ
2C及び3A、4C及び3Bに接触不良が生じたり、さ
らにメンテナンス時にコネクタ3A及び3Bの差し忘れ
が発生するおそれがある。
このような状態が発生すると、CPU基板2から回路基
板4側の障害を検出するいわゆる自己診断処理を実行し
、回路基板4側から転送されてくるデータが不良データ
のとき、実際に回路基板4に障害が発生したのかまたは
バスハーネス3による障害かを区別できず、結局内部を
詳細に検査する必要が生じ、使い勝手の点で未だ不十分
であった。
板4側の障害を検出するいわゆる自己診断処理を実行し
、回路基板4側から転送されてくるデータが不良データ
のとき、実際に回路基板4に障害が発生したのかまたは
バスハーネス3による障害かを区別できず、結局内部を
詳細に検査する必要が生じ、使い勝手の点で未だ不十分
であった。
本発明は以上の点を考慮してなされたもので、中継用バ
スで接続されたCPU搭載基板側からCPU非搭載基板
の障害を検出する際に、確実に中継用バスの障害かCP
U非搭載基板の障害かを区別し得る自己診断装置を提案
しようとするものである。
スで接続されたCPU搭載基板側からCPU非搭載基板
の障害を検出する際に、確実に中継用バスの障害かCP
U非搭載基板の障害かを区別し得る自己診断装置を提案
しようとするものである。
8課題を解決するための手段
かかる課題を解決するため本発明においては、CP U
搭載基板11及びCPU非搭載基板14間を第1及び第
2のバス12.13で接続し、CPU搭載基板11から
CPU非搭載基板14の障害を検出する際に、第1及び
第2のバス12.13の接続状態を監視するようにした
。
搭載基板11及びCPU非搭載基板14間を第1及び第
2のバス12.13で接続し、CPU搭載基板11から
CPU非搭載基板14の障害を検出する際に、第1及び
第2のバス12.13の接続状態を監視するようにした
。
F作用
第1及び第2のバス12.13で接続されたCPU搭載
基板11からCPU非搭載基板14の障害を検出する際
に、第1及び第2のバス12.13の接続状態を監視す
るようにしたことにより、双方のバス12.13の接続
状態が不良のときCPU非搭載基板14の障害を検出し
、一方のバス12(又は13)の接続状態が不良で他方
のバス13(又は12)の接続状態が良好のとき第1及
び又は第2のバス12(又は13)の障害を検出し得る
。
基板11からCPU非搭載基板14の障害を検出する際
に、第1及び第2のバス12.13の接続状態を監視す
るようにしたことにより、双方のバス12.13の接続
状態が不良のときCPU非搭載基板14の障害を検出し
、一方のバス12(又は13)の接続状態が不良で他方
のバス13(又は12)の接続状態が良好のとき第1及
び又は第2のバス12(又は13)の障害を検出し得る
。
G実施例
以下図面について、本発明の一実施例を詳述する。
第1図において、10は全体として電子機器を示し、C
PU基板11のバスIIAが2本のバスハーネス12及
び13を通じて回路基板14のバス14Aに接続されて
いる。
PU基板11のバスIIAが2本のバスハーネス12及
び13を通じて回路基板14のバス14Aに接続されて
いる。
実際上CPU基板11のバスIIAは、アドレスバス、
データバス及びコントロールバスを含んでなり、第1及
び第2のハスバッファ11B及び11Cを通じてそれぞ
れ基板コネクタ11D及び11已に導出されている。
データバス及びコントロールバスを含んでなり、第1及
び第2のハスバッファ11B及び11Cを通じてそれぞ
れ基板コネクタ11D及び11已に導出されている。
また同様に回路基板14のバス14AもCPU基板11
のバスIIAと同様のビット構成でなり、第1及び第2
のパスバッファ14B及び14Cを通じて基板コネクタ
14D及び14Eに導出されている。
のバスIIAと同様のビット構成でなり、第1及び第2
のパスバッファ14B及び14Cを通じて基板コネクタ
14D及び14Eに導出されている。
この実施例の場合、第1のバスハーネス12はCPU基
板11のバスIIA及び回路基板14のバス14Aと同
様のビット構成でなり、その両端にはそれぞれ基板コネ
クタ11D及び14Dに対応するコネクタ12A及び1
2Bが設けられ、それぞれコネクタ12A及び12Bが
基板コネクタlID及び14Dに接続される。
板11のバスIIA及び回路基板14のバス14Aと同
様のビット構成でなり、その両端にはそれぞれ基板コネ
クタ11D及び14Dに対応するコネクタ12A及び1
2Bが設けられ、それぞれコネクタ12A及び12Bが
基板コネクタlID及び14Dに接続される。
また第2のバスハーネス13も第1のバスハーネス12
と同様のビット構成でなり、その両端にはそれぞれ基板
コネクタIIE及び14Eに対応するコネクタ13A及
び13Bが設けられ、それぞれコネクタ13A及び13
Bが基板コネクタ11E及び14Eに接続される。
と同様のビット構成でなり、その両端にはそれぞれ基板
コネクタIIE及び14Eに対応するコネクタ13A及
び13Bが設けられ、それぞれコネクタ13A及び13
Bが基板コネクタ11E及び14Eに接続される。
これにより、CPU基板1工及び回路基板14のバス1
1A及び14Aを2本のバスハーネス12及び13で接
続し得るようになされている。
1A及び14Aを2本のバスハーネス12及び13で接
続し得るようになされている。
以上の構成において、CPU基板11から回路基板14
の障害を検出するいわゆる自己診断処理を実行する際、
回路基板14から第1及び第2のバスハーネス12及び
13を通じて転送されてくるデータが正常データのとき
、CPU基板11のCPUは回路基板1゛4が正常であ
ることを検出できる。
の障害を検出するいわゆる自己診断処理を実行する際、
回路基板14から第1及び第2のバスハーネス12及び
13を通じて転送されてくるデータが正常データのとき
、CPU基板11のCPUは回路基板1゛4が正常であ
ることを検出できる。
これに対して第1及び第2のバスハーネス12及び13
を通じて転送されてくるデータのうち、一方のバスハー
ネス(例えば第1のバスハーネス12)を通じて転送さ
れてくるデータが不良データで、他方のバスハーネス(
第2のバスハーネス13)を通じて転送されてくるデー
タが正常データのとき、CPU基板11のCPUは回路
基板14が正常であり、一方のバスハーネス(例えば第
1のバスハーネス12)に断線やコネクタ(12A、1
2B)の差し忘れ等の障害が発生していることを検出で
きる。
を通じて転送されてくるデータのうち、一方のバスハー
ネス(例えば第1のバスハーネス12)を通じて転送さ
れてくるデータが不良データで、他方のバスハーネス(
第2のバスハーネス13)を通じて転送されてくるデー
タが正常データのとき、CPU基板11のCPUは回路
基板14が正常であり、一方のバスハーネス(例えば第
1のバスハーネス12)に断線やコネクタ(12A、1
2B)の差し忘れ等の障害が発生していることを検出で
きる。
また第1及び第2のバスハーネス12及び13を通じて
転送されてくるデータの双方が不良データのとき、CP
tJ基板11のCPUは回路基板14に例えばバッファ
14B、14Cが破壊された等の障害が発生しているこ
とを検出できる。
転送されてくるデータの双方が不良データのとき、CP
tJ基板11のCPUは回路基板14に例えばバッファ
14B、14Cが破壊された等の障害が発生しているこ
とを検出できる。
以上の構成によれば、CPU基板11のハス11A及び
回路基板14のバス14Aを2本のバスハーネス12及
び13で接続し、CPU基板11から回路基板14の障
害を検出する際に、2零のバスハーネス12及び13を
通して転送されるデータの良否を監視するようにしたこ
とにより、簡易な構成でバスハーネス12及び13の障
害か回路基[14の障害かを確実に区別し得る電子機器
を実現できる。
回路基板14のバス14Aを2本のバスハーネス12及
び13で接続し、CPU基板11から回路基板14の障
害を検出する際に、2零のバスハーネス12及び13を
通して転送されるデータの良否を監視するようにしたこ
とにより、簡易な構成でバスハーネス12及び13の障
害か回路基[14の障害かを確実に区別し得る電子機器
を実現できる。
なお上述の実施例においては、CPU基板及び回路基板
のバスと同様のビット構成でなる2本のバスハーネスを
用いたが、これに代え、一方のバスハーネスを本線バス
としてCPU基板及び回路基板のバスと同様のビット構
成にし、他方を自己診断専用のバスとして少ないビット
数で構成するようにしても良い。
のバスと同様のビット構成でなる2本のバスハーネスを
用いたが、これに代え、一方のバスハーネスを本線バス
としてCPU基板及び回路基板のバスと同様のビット構
成にし、他方を自己診断専用のバスとして少ないビット
数で構成するようにしても良い。
因にこの場合、本線バスの断線、コネクタの接触不良や
差し忘れによる障害について確実に自己診断し得る。
差し忘れによる障害について確実に自己診断し得る。
また上述の実施例においては、CPU基板及び回路基板
のバスを2本のバスハーネスで接続した場合について述
べたが、これに代え中継用の基板上に形成した2本のバ
スで接続するようにしても良い。
のバスを2本のバスハーネスで接続した場合について述
べたが、これに代え中継用の基板上に形成した2本のバ
スで接続するようにしても良い。
H発明の効果
上述のように本発明によれば、第1及び第2のバスで接
続されたCPU搭f2基板からCPU非搭載基板の障害
を検出する際に、第1及び第2のバスの接続状態を監視
するようにしたことにより、確実にCPU非搭載基板の
障害か第1及び又は第2のバスの障害かを区別し得る自
己診断装置を実現できる。
続されたCPU搭f2基板からCPU非搭載基板の障害
を検出する際に、第1及び第2のバスの接続状態を監視
するようにしたことにより、確実にCPU非搭載基板の
障害か第1及び又は第2のバスの障害かを区別し得る自
己診断装置を実現できる。
第1図は本発明による自己診断装置を適用した電子機器
の一実施例を示すブロック図、第2図は従来の電子機器
を示すブロック図である。 1.10・・・・・・電子機器、2.11・・・・・・
CPU基板、3.12.13・・・・・・バスバーぶス
、4.14・・・・・・回路基板。
の一実施例を示すブロック図、第2図は従来の電子機器
を示すブロック図である。 1.10・・・・・・電子機器、2.11・・・・・・
CPU基板、3.12.13・・・・・・バスバーぶス
、4.14・・・・・・回路基板。
Claims (1)
- 【特許請求の範囲】 CPU搭載基板及びCPU非搭載基板間を第1及び第2
のバスで接続し、 上記CPU搭載基板から上記CPU非搭載基板の障害を
検出する際に、上記第1及び第2のバスの接続状態を監
視するようにした ことを特徴とする自己診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2047532A JPH03250349A (ja) | 1990-02-28 | 1990-02-28 | 自己診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2047532A JPH03250349A (ja) | 1990-02-28 | 1990-02-28 | 自己診断装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03250349A true JPH03250349A (ja) | 1991-11-08 |
Family
ID=12777738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2047532A Pending JPH03250349A (ja) | 1990-02-28 | 1990-02-28 | 自己診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03250349A (ja) |
-
1990
- 1990-02-28 JP JP2047532A patent/JPH03250349A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070022333A1 (en) | Testing of interconnects associated with memory cards | |
KR100293950B1 (ko) | 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법 | |
JPH03250349A (ja) | 自己診断装置 | |
US6832331B1 (en) | Fault tolerant mastership system and method | |
US5612946A (en) | Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device | |
US20240028538A1 (en) | Vehicle-mounted information processing apparatus and vehicle-mounted information processing method | |
JPH0667755A (ja) | 回路基板挿抜検出方式 | |
JPH11338594A (ja) | 接触不良検出回路 | |
JPS62226238A (ja) | コンピユ−タシステム | |
US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
JP3110125B2 (ja) | 活線挿抜制御方式 | |
JPS6244664B2 (ja) | ||
JP2646755B2 (ja) | オンラインリペア可能な情報処理装置 | |
JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
JP2004295285A (ja) | ネットワーク接続の管理方法および電子機器 | |
JP3043738B1 (ja) | 障害発生特定システム及びその特定方法 | |
JPH05133994A (ja) | 活性挿抜プリント板ユニツトの誤データ発生防止方式 | |
JPH02235126A (ja) | ユニット誤挿入防止システム | |
JPH0728658A (ja) | オンライン保守方法 | |
JPH05336131A (ja) | データ伝送システム | |
JPS60201272A (ja) | 異常検出方式 | |
JP2003177976A (ja) | バックプレーン破損に対処可能な空中航行体用電子システム | |
JPS61134846A (ja) | 電子計算機システム | |
JPH0443452A (ja) | 拡張スロットを備えた制御装置 | |
JPH04171520A (ja) | 電子回路基板の活線挿抜方法およびその情報処理システム |